JPH04363056A - 集積回路用リードフレーム及びその製造方法 - Google Patents
集積回路用リードフレーム及びその製造方法Info
- Publication number
- JPH04363056A JPH04363056A JP3247319A JP24731991A JPH04363056A JP H04363056 A JPH04363056 A JP H04363056A JP 3247319 A JP3247319 A JP 3247319A JP 24731991 A JP24731991 A JP 24731991A JP H04363056 A JPH04363056 A JP H04363056A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- die pad
- internal
- integrated circuit
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/421—Shapes or dispositions
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/04—Manufacture or treatment of leadframes
- H10W70/048—Mechanical treatments, e.g. punching, cutting, deforming or cold welding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/411—Chip-supporting parts, e.g. die pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路チップを搭載
する集積回路用リードフレーム及びその製造方法に関す
るものである。
する集積回路用リードフレーム及びその製造方法に関す
るものである。
【０００２】
【従来の技術】図１１は集積回路チップを搭載する従来
のリードフレームの一例を示す平面図である。１は金属
薄板を加工してなるリードフレームで、外部リード２は
ダムバー６と呼ばれる連結部を介して内部リード３に連
結されており、内部リード３の先端部と所定の間隔を隔
てて中心部に設けられ、集積回路チップが搭載されるほ
ぼ四角形のダイパッド８は、その四隅がダムバー６に連
結されたダイパッド吊りリード９〜９ｃによって支持さ
れている。
のリードフレームの一例を示す平面図である。１は金属
薄板を加工してなるリードフレームで、外部リード２は
ダムバー６と呼ばれる連結部を介して内部リード３に連
結されており、内部リード３の先端部と所定の間隔を隔
てて中心部に設けられ、集積回路チップが搭載されるほ
ぼ四角形のダイパッド８は、その四隅がダムバー６に連
結されたダイパッド吊りリード９〜９ｃによって支持さ
れている。
【０００３】上記のようなリードフレームを用いた集積
回路の組立においては、図１２に示すように、ダイパッ
ド８上に固着された集積回路チップ１０の各電極１１と
、これに対応した各内部リード３との間をそれぞれ金属
ワイヤ１２で接続するワイヤボンディングが行なわれる
。ワイヤボンディング工程においては、ワイヤボンディ
ングが施される集積回路チップ１０の電極１１と、内部
リード３とのボンディング位置精度を高めるため、ワイ
ヤボンディングを開始する前に集積回路チップ１０側及
び内部リード３側においてそれぞれ位置補正が行なわれ
、その補正値に基いてボンディング位置が決定され、ワ
イヤボンディングを実施している。
回路の組立においては、図１２に示すように、ダイパッ
ド８上に固着された集積回路チップ１０の各電極１１と
、これに対応した各内部リード３との間をそれぞれ金属
ワイヤ１２で接続するワイヤボンディングが行なわれる
。ワイヤボンディング工程においては、ワイヤボンディ
ングが施される集積回路チップ１０の電極１１と、内部
リード３とのボンディング位置精度を高めるため、ワイ
ヤボンディングを開始する前に集積回路チップ１０側及
び内部リード３側においてそれぞれ位置補正が行なわれ
、その補正値に基いてボンディング位置が決定され、ワ
イヤボンディングを実施している。
【０００４】この場合、内部リード３の位置補正には、
図１１に示すように任意の内部リード１本、又は対向す
る一方のダイパッド吊りリード９，９ａに隣接する２本
の内部リード（例えば３と３ｍ）が用いられ、図１２に
示すように、それぞれの内部リード３，３ｍの先端部４
において、側辺部５となす角部７の形状をターゲットと
し、この角部７を含む周辺形状の特長を利用し、画像認
識装置により認識して補正するのが一般的である。
図１１に示すように任意の内部リード１本、又は対向す
る一方のダイパッド吊りリード９，９ａに隣接する２本
の内部リード（例えば３と３ｍ）が用いられ、図１２に
示すように、それぞれの内部リード３，３ｍの先端部４
において、側辺部５となす角部７の形状をターゲットと
し、この角部７を含む周辺形状の特長を利用し、画像認
識装置により認識して補正するのが一般的である。
【０００５】また、内部リード３上の認識補正個所を明
確に示すため、図１３に示すように内部リード３に穴１
３を設ける方法も行なわれている。なお、図１２、図１
３のハッチングで示した部分１４，１５は、画像認識装
置を用いた場合の形状画像記憶エリアを示す。
確に示すため、図１３に示すように内部リード３に穴１
３を設ける方法も行なわれている。なお、図１２、図１
３のハッチングで示した部分１４，１５は、画像認識装
置を用いた場合の形状画像記憶エリアを示す。
【０００６】
【発明が解決しようとする課題】近年、半導体装置の機
能増大に伴い、集積回路の入出力端子数の増加に対する
要求が急激に高まっており、最近では２００ピンを超え
る半導体装置も出現している。このような要求に伴って
、リードフレームについての内部リードの微細化による
多ピン化対応策が進められており、その結果、従来０．
３ｍｍ以上であった内部リードの先端部の幅が０．１ｍ
ｍに達するように細くなったため、前述のような内部リ
ード側のボンディング位置補正を行なう上で、次のよう
な問題が発生している。
能増大に伴い、集積回路の入出力端子数の増加に対する
要求が急激に高まっており、最近では２００ピンを超え
る半導体装置も出現している。このような要求に伴って
、リードフレームについての内部リードの微細化による
多ピン化対応策が進められており、その結果、従来０．
３ｍｍ以上であった内部リードの先端部の幅が０．１ｍ
ｍに達するように細くなったため、前述のような内部リ
ード側のボンディング位置補正を行なう上で、次のよう
な問題が発生している。
【０００７】（１） 内部リード３が微細化されると
、図１４に示すように各内部リード３の先端部４の形状
がほとんど同じようになり、各内部リード３に形状的特
長であるリード幅や先端角部がなす角度などの形状上の
差がなくなってしまう。このため、隣接する内部リード
３，３ａ，…間で見分けがつきにくくなり、前述の方法
では作業者及び画像認識装置が対象とする内部リード３
を誤って認識し、図１５に示すように対象である内部リ
ード３以外の内部リード（例えば３ａ）を認識補正する
内部リードと判断するようなことがおこり、例えば集積
回路チップ１０の電極１１ａと内部リード３ａとを接続
すべきところを、電極１１ｂと内部リード３ａとを接続
してしまうなど、大幅に位置ずれを生じたボンディング
が行なわれることがある。
、図１４に示すように各内部リード３の先端部４の形状
がほとんど同じようになり、各内部リード３に形状的特
長であるリード幅や先端角部がなす角度などの形状上の
差がなくなってしまう。このため、隣接する内部リード
３，３ａ，…間で見分けがつきにくくなり、前述の方法
では作業者及び画像認識装置が対象とする内部リード３
を誤って認識し、図１５に示すように対象である内部リ
ード３以外の内部リード（例えば３ａ）を認識補正する
内部リードと判断するようなことがおこり、例えば集積
回路チップ１０の電極１１ａと内部リード３ａとを接続
すべきところを、電極１１ｂと内部リード３ａとを接続
してしまうなど、大幅に位置ずれを生じたボンディング
が行なわれることがある。
【０００８】（２） また、図１３で説明した対象と
する内部リード３に穴１３を設ける方法は、内部リード
３の幅が狭いため実施がきわめて困難になった。
する内部リード３に穴１３を設ける方法は、内部リード
３の幅が狭いため実施がきわめて困難になった。
【０００９】本発明は、上記のような課題を解決するた
めになされたもので、ワイヤボンディングの際に迅速か
つ確実に認識することのできる形状を備えた集積回路用
リードフレーム及びその製造方法を得ることを目的とし
たものである。
めになされたもので、ワイヤボンディングの際に迅速か
つ確実に認識することのできる形状を備えた集積回路用
リードフレーム及びその製造方法を得ることを目的とし
たものである。
【００１０】
【課題を解決するための手段】本発明に係る集積回路用
リードフレームは、リードフレームの少なくとも１か所
にシャープな角部を持つ段差部を設けたものである。ま
た、ダイパッド吊りリード又はこれに隣接する内部リー
ドの少なくとも１つに段差部を設けたものである。さら
に、対向するダイパッド吊りリード又はこれに隣接する
内部リードにそれぞれ段差部を設けたものである。
リードフレームは、リードフレームの少なくとも１か所
にシャープな角部を持つ段差部を設けたものである。ま
た、ダイパッド吊りリード又はこれに隣接する内部リー
ドの少なくとも１つに段差部を設けたものである。さら
に、対向するダイパッド吊りリード又はこれに隣接する
内部リードにそれぞれ段差部を設けたものである。
【００１１】また、上記の集積回路用リードフレームを
製造するため、ダイパッド吊りリードとこれに隣接する
内部リードとの間を２回以上の工程で打抜いてダイパッ
ド吊りリード又は内部リードの側辺部に段差部を形成す
るようにしたものである。さらに、ダイパッド吊りリー
ドとこれに隣接する内部リードとの間を、内部リードの
先端部から形成される段差部までの長さより若干長く両
者の間隙に整合する幅の第１のパンチで打抜き、ついで
その残部を第１のパンチより幅の広い第２のパンチで打
抜いて段差部を形成するようにしたものである。
製造するため、ダイパッド吊りリードとこれに隣接する
内部リードとの間を２回以上の工程で打抜いてダイパッ
ド吊りリード又は内部リードの側辺部に段差部を形成す
るようにしたものである。さらに、ダイパッド吊りリー
ドとこれに隣接する内部リードとの間を、内部リードの
先端部から形成される段差部までの長さより若干長く両
者の間隙に整合する幅の第１のパンチで打抜き、ついで
その残部を第１のパンチより幅の広い第２のパンチで打
抜いて段差部を形成するようにしたものである。
【００１２】
【作用】段差部の形状を画像記憶装置により画像として
認識し、画像記憶装置が持つ基準画像、基準位置情報と
比較してＸ，Ｙ方向のずれ量Δｘ，Δｙ及び傾き量Δθ
を算出し、これに基いて内部リード全体のボンディング
位置補正を行なう。また、２以上の工程によりダイパッ
ド吊りリードと内部リードとの間を打抜くことにより、
角部がシャープでダレの少ない段差部を形成することが
できる。
認識し、画像記憶装置が持つ基準画像、基準位置情報と
比較してＸ，Ｙ方向のずれ量Δｘ，Δｙ及び傾き量Δθ
を算出し、これに基いて内部リード全体のボンディング
位置補正を行なう。また、２以上の工程によりダイパッ
ド吊りリードと内部リードとの間を打抜くことにより、
角部がシャープでダレの少ない段差部を形成することが
できる。
【００１３】
【実施例】図１は本発明実施例の平面図、図２はその要
部の拡大図である。なお、図１１で説明した従来例と同
じ部分には同じ符号を付し、説明を省略する。本実施例
は、ダイパッド８の対向する一方のダイパッド吊りリー
ド９，９ａに隣接する２本の内部リード３，３ｍに、ダ
イパッド吊りリード９，９ａ側でかつ先端部４とダムバ
ー６との間において、ほぼＺ字状の段差部２０，２０ａ
を設けたものである。
部の拡大図である。なお、図１１で説明した従来例と同
じ部分には同じ符号を付し、説明を省略する。本実施例
は、ダイパッド８の対向する一方のダイパッド吊りリー
ド９，９ａに隣接する２本の内部リード３，３ｍに、ダ
イパッド吊りリード９，９ａ側でかつ先端部４とダムバ
ー６との間において、ほぼＺ字状の段差部２０，２０ａ
を設けたものである。
【００１４】実施例によれば、図３に示すように、厚さ
０．１５ｍｍ、先端部の幅Ｗが０．２５ｍｍ、隣接する
内部リード３ａとの間隔ｇが０．１ｍｍの内部リードに
、深さｄが０．１ｍｍの段差部２０，２０ａを設けてそ
の角部２１，２１ａをシャープに形成した。そしてこの
段差部２０，２０ａの２点の形状を画像として認識し（
ハッチングを施した部分２２，２２ａは、形状画像記憶
エリアを示す）、画像認識装置が持つ基準画像、基準位
置情報と比較してＸ，Ｙ方向のずれ量Δｘ，Δｙ及び傾
き量Δθを算出し、これに基いて内部リード全体のボン
ディング位置補正を行なったところ、好結果が得られた
。
０．１５ｍｍ、先端部の幅Ｗが０．２５ｍｍ、隣接する
内部リード３ａとの間隔ｇが０．１ｍｍの内部リードに
、深さｄが０．１ｍｍの段差部２０，２０ａを設けてそ
の角部２１，２１ａをシャープに形成した。そしてこの
段差部２０，２０ａの２点の形状を画像として認識し（
ハッチングを施した部分２２，２２ａは、形状画像記憶
エリアを示す）、画像認識装置が持つ基準画像、基準位
置情報と比較してＸ，Ｙ方向のずれ量Δｘ，Δｙ及び傾
き量Δθを算出し、これに基いて内部リード全体のボン
ディング位置補正を行なったところ、好結果が得られた
。
【００１５】上記の説明では、画像認識装置により内部
リード３の位置合せを行なうために、ダイパッド吊りリ
ード９，９ａに隣接し、ダイパッド８の対角方向におい
て対向する２本の内部リード３，３ｍのダイパッド吊り
リード９，９ａ側にそれぞれ段差部２０，２０ａを設け
た場合を示したが、段差部２０，２０ａを設ける内部リ
ードは上記の位置における内部リード３，３ａに限定す
るものではなく、他の内部リードに設けてもよい。また
、段差部２０，２０ａの方向もダイパッド吊りリード９
，９ａの反対側に設けてもよい。さらに、段差部２０は
対向する２本の内部リードに限るものではなく、１本又
は３本以上の内部リードに設けてもよい。しかし、２本
以上の内部リードに段差部２０を設ける場合は、なるべ
く対向する位置にある内部リードに設けることが望まし
い。
リード３の位置合せを行なうために、ダイパッド吊りリ
ード９，９ａに隣接し、ダイパッド８の対角方向におい
て対向する２本の内部リード３，３ｍのダイパッド吊り
リード９，９ａ側にそれぞれ段差部２０，２０ａを設け
た場合を示したが、段差部２０，２０ａを設ける内部リ
ードは上記の位置における内部リード３，３ａに限定す
るものではなく、他の内部リードに設けてもよい。また
、段差部２０，２０ａの方向もダイパッド吊りリード９
，９ａの反対側に設けてもよい。さらに、段差部２０は
対向する２本の内部リードに限るものではなく、１本又
は３本以上の内部リードに設けてもよい。しかし、２本
以上の内部リードに段差部２０を設ける場合は、なるべ
く対向する位置にある内部リードに設けることが望まし
い。
【００１６】また、上記の説明では、いずれも内部リー
ド３に段差部２０を設けた場合を示したが、この段差部
２０は他の位置、例えば、外部リード２、ダムバー６、
ダイパッド８、ダイバッド吊りリード９〜９ｃ等に設け
てもよく、要はリードフレーム１上に設ければよい。
ド３に段差部２０を設けた場合を示したが、この段差部
２０は他の位置、例えば、外部リード２、ダムバー６、
ダイパッド８、ダイバッド吊りリード９〜９ｃ等に設け
てもよく、要はリードフレーム１上に設ければよい。
【００１７】ところで、リードフレームの製造方法とし
ては、周知のようにエッチング法とスタンピング法の２
つの方法が行なわれているが、コストの低いスタンピン
グ法によって製造されたリードフレームが多用されてお
り、本発明に係る段差部を有するリードフレームもスタ
ンピング法によって製造している。以下、その製造方法
について説明する。
ては、周知のようにエッチング法とスタンピング法の２
つの方法が行なわれているが、コストの低いスタンピン
グ法によって製造されたリードフレームが多用されてお
り、本発明に係る段差部を有するリードフレームもスタ
ンピング法によって製造している。以下、その製造方法
について説明する。
【００１８】図４は本発明に係るリードフレーム、特に
その段差部２０の製造方法の一例を示すもので、内部リ
ード３とダイパッド吊りリード９との間を、段差部２６
を有するパンチ２５により１工程で打抜くようにしたも
のである。しかしながら、１つのパンチ２５で１工程で
打抜くと、図５に示すように段差部２０の角部２１が円
弧状になり、形状が安定しない。これは、パンチ２５の
摩耗及びダイ（図示せず）とのクリアランスによって生
ずるものである。また、パンチ２５で打抜く際の応力に
より、角部２１及びその近傍の稜部に不安定なダレが生
じる。
その段差部２０の製造方法の一例を示すもので、内部リ
ード３とダイパッド吊りリード９との間を、段差部２６
を有するパンチ２５により１工程で打抜くようにしたも
のである。しかしながら、１つのパンチ２５で１工程で
打抜くと、図５に示すように段差部２０の角部２１が円
弧状になり、形状が安定しない。これは、パンチ２５の
摩耗及びダイ（図示せず）とのクリアランスによって生
ずるものである。また、パンチ２５で打抜く際の応力に
より、角部２１及びその近傍の稜部に不安定なダレが生
じる。
【００１９】このような段差部２０の角部２１に生じる
円弧形状やダレは、画像認識装置が持つ基準画像、基準
位置情報に対して異なる形状と判断され易く、誤認識や
装置の動作停止を発生し易い。したがって、この段差部
２０は角部２１がシャープで、ダレのないことが必要で
ある。
円弧形状やダレは、画像認識装置が持つ基準画像、基準
位置情報に対して異なる形状と判断され易く、誤認識や
装置の動作停止を発生し易い。したがって、この段差部
２０は角部２１がシャープで、ダレのないことが必要で
ある。
【００２０】図６〜図１０は本発明に係るリードフレー
ム、特にその内部リード３に形成する段差部２０の製造
方法の実施例を示すものである。図６の例は、先ず、内
部リード３の先端部４から段差部２０までの長さより長
く、内部リード３とダイパッド吊りリード９間の間隙に
整合する幅の第１のパンチ２７で、内部リード３とダイ
パッド吊りリード９の間のダイパッド８側を打抜き、つ
いで、第１のパンチ２７の幅より広い幅の第２のパンチ
２８で、内部リード３とダイパッド吊りリード９の間の
ダムバー６側を打抜き、２種類のパンチ２７，２８によ
り２工程で段差部２０を形成したものである。
ム、特にその内部リード３に形成する段差部２０の製造
方法の実施例を示すものである。図６の例は、先ず、内
部リード３の先端部４から段差部２０までの長さより長
く、内部リード３とダイパッド吊りリード９間の間隙に
整合する幅の第１のパンチ２７で、内部リード３とダイ
パッド吊りリード９の間のダイパッド８側を打抜き、つ
いで、第１のパンチ２７の幅より広い幅の第２のパンチ
２８で、内部リード３とダイパッド吊りリード９の間の
ダムバー６側を打抜き、２種類のパンチ２７，２８によ
り２工程で段差部２０を形成したものである。
【００２１】これにより、段差部２０の角部２１はシャ
ープで安定した形状が得られるばかりでなく、ダレの発
生が少なくなり、再現性が著しく向上した。図４の製造
方法により製造したリードフレームの場合、内部リード
３上への金属ワイヤ１２のボンディング精度が±２５μ
ｍであったのに対し、本実施例によって製造したリード
フレームにおいては、ボンディング精度は±１２μｍと
なり、著しく改善することができた。
ープで安定した形状が得られるばかりでなく、ダレの発
生が少なくなり、再現性が著しく向上した。図４の製造
方法により製造したリードフレームの場合、内部リード
３上への金属ワイヤ１２のボンディング精度が±２５μ
ｍであったのに対し、本実施例によって製造したリード
フレームにおいては、ボンディング精度は±１２μｍと
なり、著しく改善することができた。
【００２２】図７の例は、内部リード３とダイパッド吊
りリード９との間を両者間の間隙に整合する幅の第３の
パンチ２９で打抜き、ついで段差部２０とダムバー６と
の間を第４のパンチ３０で打抜いて、シャープでダレの
ない角部２１を有する段差部２０を形成したものである
。また、図８の例は、図７の場合と同様に、先ず内部リ
ード３とダイパッド吊りリード９との間を第３のパンチ
２９で打抜き、次に断面ほぼ四角形の第５のパンチ３１
で、内部リード３の先端部４とダムバー６との間を打抜
いて凹状の段差部２０を形成したものである。
りリード９との間を両者間の間隙に整合する幅の第３の
パンチ２９で打抜き、ついで段差部２０とダムバー６と
の間を第４のパンチ３０で打抜いて、シャープでダレの
ない角部２１を有する段差部２０を形成したものである
。また、図８の例は、図７の場合と同様に、先ず内部リ
ード３とダイパッド吊りリード９との間を第３のパンチ
２９で打抜き、次に断面ほぼ四角形の第５のパンチ３１
で、内部リード３の先端部４とダムバー６との間を打抜
いて凹状の段差部２０を形成したものである。
【００２３】図９の例は、内部リード３とダイパッド吊
りリード９との間をやや幅の広い第６のパンチ３２と第
７のパンチ３３とにより、内部リード３とダイパッド吊
りリード９を連結する橋絡部９ａを残して打抜き、つい
で、第６，第７のパンチ３２，３３より幅の狭い第８の
パンチ３４で橋絡部９ａのほぼ中央部を打抜いて、ダイ
パッド吊りリード９側に突出した段差部２０を形成した
ものである。なお、この場合、第６，第７の２つのパン
チ３２，３３を用いる代りに、中間に凹部を有する１つ
のパンチで打抜いて橋絡部９ａを形成するようにしても
よい。
りリード９との間をやや幅の広い第６のパンチ３２と第
７のパンチ３３とにより、内部リード３とダイパッド吊
りリード９を連結する橋絡部９ａを残して打抜き、つい
で、第６，第７のパンチ３２，３３より幅の狭い第８の
パンチ３４で橋絡部９ａのほぼ中央部を打抜いて、ダイ
パッド吊りリード９側に突出した段差部２０を形成した
ものである。なお、この場合、第６，第７の２つのパン
チ３２，３３を用いる代りに、中間に凹部を有する１つ
のパンチで打抜いて橋絡部９ａを形成するようにしても
よい。
【００２４】図１０の例は、内部リード３とダイパッド
吊りリード９との間を、図９で説明した第６のパンチ３
２と、両者間の間隙に整合した幅の第９のパンチ３５と
によより両者の間に橋絡部９ａを残して打抜き、ついで
この橋絡部９ａのダイパッド８側をほぼ台形状の第１０
のパンチ３６で打抜く。最後に橋絡部９ａの残部をほぼ
台形状で第１０のパンチ３６より小さい第１１のパンチ
３７で打抜き、鋭角状の角部２１を有する段差部２０を
形状したものである。
吊りリード９との間を、図９で説明した第６のパンチ３
２と、両者間の間隙に整合した幅の第９のパンチ３５と
によより両者の間に橋絡部９ａを残して打抜き、ついで
この橋絡部９ａのダイパッド８側をほぼ台形状の第１０
のパンチ３６で打抜く。最後に橋絡部９ａの残部をほぼ
台形状で第１０のパンチ３６より小さい第１１のパンチ
３７で打抜き、鋭角状の角部２１を有する段差部２０を
形状したものである。
【００２５】以上本発明に係るリードフレームの段差部
の製造方法の実施例について説明したが、本発明はこれ
に限定するものではなく、要は２つ以上のパンチを使用
して２以上の工程で打抜くことにより、シャープでほと
んどダレのない角部を有する段差部を形成できるもので
あればよい。
の製造方法の実施例について説明したが、本発明はこれ
に限定するものではなく、要は２つ以上のパンチを使用
して２以上の工程で打抜くことにより、シャープでほと
んどダレのない角部を有する段差部を形成できるもので
あればよい。
【００２６】
【発明の効果】以上の説明から明らかなように、本発明
は、リードフレームにシャープな角部を持つ段差部を設
けたので、多ピン化したリードフレームのボンディング
作業において、画像認識装置がその部分の形状を確実に
認識して位置補正を行なうことができる。このためワイ
ヤボンディングに大幅な位置ずれを生じるというような
不良の発生を防止できると共に、作業者及びボンディン
グ装置の認識時間、したがってリードフレームの製造時
間を短縮して作業能率を向上することができる。
は、リードフレームにシャープな角部を持つ段差部を設
けたので、多ピン化したリードフレームのボンディング
作業において、画像認識装置がその部分の形状を確実に
認識して位置補正を行なうことができる。このためワイ
ヤボンディングに大幅な位置ずれを生じるというような
不良の発生を防止できると共に、作業者及びボンディン
グ装置の認識時間、したがってリードフレームの製造時
間を短縮して作業能率を向上することができる。
【００２７】また、段差部を２以上の工程で製造するよ
うにしたので、角部がシャープでダレの少ない段差部を
形成でき、これにより画像認識装置が確実かつ迅速に段
差部を認識でき、認識の誤りを無くすことができる。
うにしたので、角部がシャープでダレの少ない段差部を
形成でき、これにより画像認識装置が確実かつ迅速に段
差部を認識でき、認識の誤りを無くすことができる。
【図１】本発明に係る集積回路用リードフレームの実施
例の平面図である。
例の平面図である。
【図２】図１の要部拡大図である。
【図３】図２の詳細説明図である。
【図４】本発明に係る段差部の製造方法の一例を示す説
明図である。
明図である。
【図５】図４の要部拡大図である。
【図６】本発明に係る段差部の製造方法の第１の実施例
の説明図である。
の説明図である。
【図７】本発明に係る段差部の製造方法の第２の実施例
の説明図である。
の説明図である。
【図８】本発明に係る段差部の製造方法の第３の実施例
の説明図である。
の説明図である。
【図９】本発明に係る段差部の製造方法の第４の実施例
の説明図である。
の説明図である。
【図１０】本発明に係る段差部の製造方法の第５の実施
例の説明図である。
例の説明図である。
【図１１】従来の集積回路用リードフレームの一例の平
面図である。
面図である。
【図１２】図１１の要部の作用説明図である。
【図１３】図１１の他の例の要部拡大図である。
【図１４】多ピン化した従来の集積回路用リードフレー
ムの要部拡大図である。
ムの要部拡大図である。
【図１５】図１４の作用説明図である。
１ リードフレーム
２ 外部リード
３ 内部リード
４ 内部リードの先端部
５ 内部リードの側辺部
６ ダムバー
８ ダイパッド
９，９ａ，９ｂ，９ｃ ダイパッド吊りリード１０
集積回路用チップ １１ 電極 ２０，２０ａ 段差部 ２１ 角部 ２７ 第１のパンチ ２８ 第２のパンチ ２９ 第３のパンチ ３０ 第４のパンチ ３１ 第５のパンチ ３２ 第６のパンチ ３３ 第７のパンチ ３４ 第８のパンチ ３５ 第９のパンチ ３６ 第１０のパンチ ３７ 第１１のパンチ
集積回路用チップ １１ 電極 ２０，２０ａ 段差部 ２１ 角部 ２７ 第１のパンチ ２８ 第２のパンチ ２９ 第３のパンチ ３０ 第４のパンチ ３１ 第５のパンチ ３２ 第６のパンチ ３３ 第７のパンチ ３４ 第８のパンチ ３５ 第９のパンチ ３６ 第１０のパンチ ３７ 第１１のパンチ
Claims (5)
- 【請求項１】 ダイパッド、該ダイパッドを支持する
ダイパッド吊りリード、前記ダイパッドの周囲に所定の
間隙を隔てて設けられダイパッドに固定された集積回路
チップの電極とワイヤで接続される多数の内部リードを
有するリードフレームにおいて、該リードフレームの少
なくとも１か所にシャープな角部を持つ段差部を設けた
ことを特徴とする集積回路用リードフレーム。 - 【請求項２】 ダイパッド吊りリード又はこれに隣接
する内部リードの少なくとも１か所に段差部を設けたこ
とを特徴とする請求項１記載の集積回路用リードフレー
ム。 - 【請求項３】 対向するダイパッド吊りリード又はこ
れに隣接する内部リードにそれぞれ段差部を設けたこと
を特徴とする請求項１記載の集積回路用リードフレーム
。 - 【請求項４】 ダイパッド、該ダイパッドを支持する
ダイパッド吊りリード、前記ダイパッドの周囲に所定の
間隙を隔てて設けられダイパッドに固定された集積回路
チップの電極とワイヤで接続される多数の内部リードを
有するリードフレームにおいて、前記ダイパッド吊りリ
ードとこれに隣接する内部リードとの間を２回以上の工
程で打抜いて前記ダイパッド吊りリード又は内部リード
の側辺部にシャープな角部を持つ段差部を形成すること
を特徴とする集積回路用リードフレームの製造方法。 - 【請求項５】 ダイパッド吊りリードとこれに隣接す
る内部リードとの間を、該内部リードの先端部から形成
される段差部までの長さより若干長く両者の間隙に整合
する幅の第１のパンチで打抜き、ついでその残部を該第
１のパンチより幅の広い第２のパンチで打抜いて段差部
を形成することを特徴とする請求項４記載の集積回路用
リードフレームの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3247319A JPH04363056A (ja) | 1990-11-20 | 1991-09-26 | 集積回路用リードフレーム及びその製造方法 |
| US07/777,120 US5229638A (en) | 1990-11-20 | 1991-10-16 | Integrated circuit lead frame having Z-shape step portion |
| KR1019910020586A KR950012923B1 (ko) | 1990-11-20 | 1991-11-19 | 집적회로용 리이드프레임 및 그 제조방법 |
| US08/273,270 US5406700A (en) | 1990-11-20 | 1994-07-11 | Method for producing pin integrated circuit lead frame |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31542790 | 1990-11-20 | ||
| JP2-315427 | 1990-11-20 | ||
| JP3247319A JPH04363056A (ja) | 1990-11-20 | 1991-09-26 | 集積回路用リードフレーム及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04363056A true JPH04363056A (ja) | 1992-12-15 |
Family
ID=26538209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3247319A Pending JPH04363056A (ja) | 1990-11-20 | 1991-09-26 | 集積回路用リードフレーム及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5229638A (ja) |
| JP (1) | JPH04363056A (ja) |
| KR (1) | KR950012923B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0617464B1 (en) * | 1993-03-22 | 2002-05-22 | Motorola, Inc. | Semiconductor device having X-shaped die support member and method for making the same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5444303A (en) * | 1994-08-10 | 1995-08-22 | Motorola, Inc. | Wire bond pad arrangement having improved pad density |
| US6020630A (en) * | 1995-01-05 | 2000-02-01 | Texas Instruments Incorporated | Tape automated bonding package for a semiconductor chip employing corner member cross-slots |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4513355A (en) * | 1983-06-15 | 1985-04-23 | Motorola, Inc. | Metallization and bonding means and method for VLSI packages |
-
1991
- 1991-09-26 JP JP3247319A patent/JPH04363056A/ja active Pending
- 1991-10-16 US US07/777,120 patent/US5229638A/en not_active Expired - Lifetime
- 1991-11-19 KR KR1019910020586A patent/KR950012923B1/ko not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0617464B1 (en) * | 1993-03-22 | 2002-05-22 | Motorola, Inc. | Semiconductor device having X-shaped die support member and method for making the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920010860A (ko) | 1992-06-27 |
| US5229638A (en) | 1993-07-20 |
| KR950012923B1 (ko) | 1995-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7102210B2 (en) | Lead frame, manufacturing method of the same, and semiconductor device using the same | |
| JPS639378B2 (ja) | ||
| JP4615282B2 (ja) | 半導体パッケージの製造方法 | |
| JP3535328B2 (ja) | リードフレームとこれを用いた半導体装置 | |
| JPH11260983A (ja) | リードフレームの製造方法 | |
| JPH04363056A (ja) | 集積回路用リードフレーム及びその製造方法 | |
| US20060128040A1 (en) | Bond positioning method for wire-bonding process and substrate for the bond positioning method | |
| US5406700A (en) | Method for producing pin integrated circuit lead frame | |
| US5346748A (en) | Fluorescent display panel containing chip of integrated circuit with discrepancy markers to aid in lead bonding | |
| JP2890621B2 (ja) | 混成集積回路装置 | |
| JPS6248053A (ja) | 半導体装置用リ−ドフレ−ムの製造方法 | |
| JPS59129451A (ja) | リ−ドフレ−ム | |
| JP2002353395A (ja) | リードフレームの製造方法、リードフレーム、及び半導体装置 | |
| JPH03230556A (ja) | 半導体装置用リードフレーム | |
| JPH09107063A (ja) | リードフレーム | |
| JPH02210854A (ja) | 半導体装置に用いるリードフレームの製造方法 | |
| JPS6190452A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH06112247A (ja) | リードフレームおよびそれを用いた半導体装置の組立方法 | |
| JPH01105552A (ja) | ワイヤボンディング方法 | |
| JPH05343596A (ja) | リードフレームおよびリードフレームの製造方法 | |
| JPH1056118A (ja) | リードフレームの製造方法およびそのリードフレーム | |
| JPH0284758A (ja) | 樹脂封止型半導体装置 | |
| JPS6347272B2 (ja) | ||
| JPH03127856A (ja) | リードフレームの製造方法 | |
| JPS61150358A (ja) | リ−ドフレ−ムおよびその製造方法 |