JPH04363709A - 基準電位発生回路 - Google Patents
基準電位発生回路Info
- Publication number
- JPH04363709A JPH04363709A JP5148191A JP5148191A JPH04363709A JP H04363709 A JPH04363709 A JP H04363709A JP 5148191 A JP5148191 A JP 5148191A JP 5148191 A JP5148191 A JP 5148191A JP H04363709 A JPH04363709 A JP H04363709A
- Authority
- JP
- Japan
- Prior art keywords
- reference potential
- potential
- resistor
- voltage source
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
［発明の目的］
【０００２】
【産業上の利用分野】この発明は、基準電位の変動を低
減し得る基準電位発生回路に関する。
減し得る基準電位発生回路に関する。
【０００３】
【従来の技術】従来、様々な電子回路に多用されている
基準電位発生回路の最も簡単な構成の一例としては、例
えば図６に示すようなものがある。
基準電位発生回路の最も簡単な構成の一例としては、例
えば図６に示すようなものがある。
【０００４】図６において、基準電圧発生回路は、高位
電圧源ＶＤＤと低位電圧源ＶＳＳとの間に抵抗１と抵抗
２とが直列接続され、抵抗１と抵抗２との直列接続点を
基準電位を出力する出力端子Ｒｅｆとして構成されてい
る。 ここで、抵抗１及び抵抗２は、線形な電圧−電流特性を
有するオーミック抵抗で構成されている。
電圧源ＶＤＤと低位電圧源ＶＳＳとの間に抵抗１と抵抗
２とが直列接続され、抵抗１と抵抗２との直列接続点を
基準電位を出力する出力端子Ｒｅｆとして構成されてい
る。 ここで、抵抗１及び抵抗２は、線形な電圧−電流特性を
有するオーミック抵抗で構成されている。
【０００５】このような構成において、低位電圧源ＶＳ
Ｓを接地電位（０Ｖ）とし、高位電圧源ＶＤＤの電圧を
Ｖ１ （Ｖ１ ＞０）とすると、出力端子Ｒｅｆに出力
される基準電位ＶＲ１は、抵抗１の抵抗値をＲ１、抵抗
２の抵抗値をＲ２とすると、 ＶＲ１＝｛Ｒ２／（Ｒ１＋Ｒ２）｝×Ｖ１ で与えられ
る。
Ｓを接地電位（０Ｖ）とし、高位電圧源ＶＤＤの電圧を
Ｖ１ （Ｖ１ ＞０）とすると、出力端子Ｒｅｆに出力
される基準電位ＶＲ１は、抵抗１の抵抗値をＲ１、抵抗
２の抵抗値をＲ２とすると、 ＶＲ１＝｛Ｒ２／（Ｒ１＋Ｒ２）｝×Ｖ１ で与えられ
る。
【０００６】このような状態にあって、高位電圧源ＶＤ
Ｄの電位が変動して、その電位がＶ１ からＶ２ （Ｖ
２ ＞０）に変化したとすると、この時に出力端子Ｒｅ
ｆに出力される基準電位ＶＲ２は、 ＶＲ２＝｛Ｒ２／（Ｒ１＋Ｒ２）｝×Ｖ２ で与えられ
る。
Ｄの電位が変動して、その電位がＶ１ からＶ２ （Ｖ
２ ＞０）に変化したとすると、この時に出力端子Ｒｅ
ｆに出力される基準電位ＶＲ２は、 ＶＲ２＝｛Ｒ２／（Ｒ１＋Ｒ２）｝×Ｖ２ で与えられ
る。
【０００７】しかるに、基準電位ＶＲ１に対する基準電
位ＶＲ２の変化率をｄａとすると、変化率ｄａは上記２
つの式から ｄａ＝（ＶＲ２−ＶＲ１）／ＶＲ１ ＝（Ｖ２ −Ｖ１ ）／Ｖ１ で表わされる。
位ＶＲ２の変化率をｄａとすると、変化率ｄａは上記２
つの式から ｄａ＝（ＶＲ２−ＶＲ１）／ＶＲ１ ＝（Ｖ２ −Ｖ１ ）／Ｖ１ で表わされる。
【０００８】上式から明らかなように、基準電位の変化
率ｄａは高位電圧源ＶＤＤの電位変化率と等しくなる。 すなわち、基準電位は高位電圧源ＶＤＤの電位変動の影
響を直接受けてしまうことになる。
率ｄａは高位電圧源ＶＤＤの電位変化率と等しくなる。 すなわち、基準電位は高位電圧源ＶＤＤの電位変動の影
響を直接受けてしまうことになる。
【０００９】
【発明が解決しようとする課題】以上説明したように、
図６に示すような従来の基準電位発生回路にあっては、
基準電位が電源電位の変化率と同じ変化率で変動してし
まうため、電源電圧特性が悪いという欠点があった。
図６に示すような従来の基準電位発生回路にあっては、
基準電位が電源電位の変化率と同じ変化率で変動してし
まうため、電源電圧特性が悪いという欠点があった。
【００１０】そこで、この発明は、上記に鑑みてなされ
たものであり、その目的とするところは、極めて簡易な
構成により、電源電位の変動による基準電位出力の変動
を抑制し得る基準電位発生回路を提供することを目的と
する。
たものであり、その目的とするところは、極めて簡易な
構成により、電源電位の変動による基準電位出力の変動
を抑制し得る基準電位発生回路を提供することを目的と
する。
【００１１】
［発明の構成］
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、この発明は、高位電圧源と低位電圧源との間に非線
形飽和抵抗と線形抵抗とが直列接続され、直列接続点か
ら基準電位を出力してなる。
に、この発明は、高位電圧源と低位電圧源との間に非線
形飽和抵抗と線形抵抗とが直列接続され、直列接続点か
ら基準電位を出力してなる。
【００１３】
【作用】上記構成において、この発明は、電源電圧の変
動に対する両電源間に流れる電流の変動量を非線形飽和
抵抗によって少なく抑え、基準電位の変動を抑制するよ
うにしている。
動に対する両電源間に流れる電流の変動量を非線形飽和
抵抗によって少なく抑え、基準電位の変動を抑制するよ
うにしている。
【００１４】
【実施例】以下、図面を用いてこの発明の実施例を説明
する。
する。
【００１５】図１はこの発明の一実施例に係る基準電圧
発生回路の構成を示す図である。
発生回路の構成を示す図である。
【００１６】図１において、この実施例に示す基準電圧
発生回路の特徴とするところは、図６に示す基準電圧発
生回路における抵抗１を非線形の飽和抵抗３に代えたこ
とにあり、他の構成は図６と同様である。すなわち、こ
の実施例の基準電圧発生回路は、低位電圧源ＶＳＳと出
力端子Ｒｅｆとの間に、図２に示すような線形の電圧−
電流特性を有する抵抗２が接続され、高位電圧源ＶＤＤ
と出力端子Ｒｅｆとの間には、図３に示すように、電圧
の上昇にともなって電流が所定の値に飽和するような非
線形の電圧−電流特性を有する飽和抵抗３が接続されて
構成される。
発生回路の特徴とするところは、図６に示す基準電圧発
生回路における抵抗１を非線形の飽和抵抗３に代えたこ
とにあり、他の構成は図６と同様である。すなわち、こ
の実施例の基準電圧発生回路は、低位電圧源ＶＳＳと出
力端子Ｒｅｆとの間に、図２に示すような線形の電圧−
電流特性を有する抵抗２が接続され、高位電圧源ＶＤＤ
と出力端子Ｒｅｆとの間には、図３に示すように、電圧
の上昇にともなって電流が所定の値に飽和するような非
線形の電圧−電流特性を有する飽和抵抗３が接続されて
構成される。
【００１７】このような構成において、低位電圧源ＶＳ
Ｓの電位を接地電位とし、高位電圧源ＶＤＤの電位をＶ
１ （Ｖ１ ＞０）とすると、基準電位ＶＲ１は次式で
与えられる。
Ｓの電位を接地電位とし、高位電圧源ＶＤＤの電位をＶ
１ （Ｖ１ ＞０）とすると、基準電位ＶＲ１は次式で
与えられる。
【００１８】
ＶＲ１＝｛Ｒ２／（Ｒ１＋Ｒ２）｝×Ｖ１
（１）ここで、抵抗３の抵抗値をＲ１、抵抗２の
抵抗値をＲ２とする。
（１）ここで、抵抗３の抵抗値をＲ１、抵抗２の
抵抗値をＲ２とする。
【００１９】このような状態にあって、高位電圧源ＶＤ
Ｄの電位がＶ２ （Ｖ２ ＞０）に変動し、この変動に
よって抵抗３の抵抗値がＲ１からＲ１′に変化すると、
電源電位がＶ１ ＞Ｖ２ であるならばＲ１＞Ｒ１′と
なり、Ｖ１ ＜Ｖ２ であるならばＲ１＜Ｒ１′となる
。また、この時の基準電位をＶＲ２とすれば、基準電位
ＶＲ２は次式で与えられる。
Ｄの電位がＶ２ （Ｖ２ ＞０）に変動し、この変動に
よって抵抗３の抵抗値がＲ１からＲ１′に変化すると、
電源電位がＶ１ ＞Ｖ２ であるならばＲ１＞Ｒ１′と
なり、Ｖ１ ＜Ｖ２ であるならばＲ１＜Ｒ１′となる
。また、この時の基準電位をＶＲ２とすれば、基準電位
ＶＲ２は次式で与えられる。
【００２０】
ＶＲ２＝｛Ｒ２／（Ｒ１′＋Ｒ２）｝×Ｖ２
（２）上述した（１） 式と（２） 式とにより、
基準電位ＶＲ１に対する基準電位ＶＲ２の変化率ｄｂは
数１によって表わされる。
（２）上述した（１） 式と（２） 式とにより、
基準電位ＶＲ１に対する基準電位ＶＲ２の変化率ｄｂは
数１によって表わされる。
【００２１】
【数１】
【００２２】数１において、抵抗３における抵抗値の変
化量を△Ｒとし、Ｒ１′＝Ｒ１＋△Ｒとすると、基準電
位の変化率ｄｂは数２に示されるようになる。
化量を△Ｒとし、Ｒ１′＝Ｒ１＋△Ｒとすると、基準電
位の変化率ｄｂは数２に示されるようになる。
【００２３】
【数２】
【００２４】したがって、前述した基準電位の変化率ｄ
ａと数２で表わされる基準電位の変化率ｄｂとの差ｄａ
−ｄｂは数３で与えられる。
ａと数２で表わされる基準電位の変化率ｄｂとの差ｄａ
−ｄｂは数３で与えられる。
【００２５】
【数３】
【００２６】次に、数３で示された基準電位の変化率の
差において、電源電位がＶ１ ＞Ｖ２ である場合とＶ
１ ＞Ｖ２ である場合に分けて説明する。
差において、電源電位がＶ１ ＞Ｖ２ である場合とＶ
１ ＞Ｖ２ である場合に分けて説明する。
【００２７】まず、数３において、電源電位がＶ１ ＞
Ｖ２ である場合には、前述したように、Ｒ１＞Ｒ１′
となり△Ｒ＜０となる。これにより、数３は、ｄａ−ｄ
ｂ＞０ となり、ｄａ＞ｄｂとなる。
Ｖ２ である場合には、前述したように、Ｒ１＞Ｒ１′
となり△Ｒ＜０となる。これにより、数３は、ｄａ−ｄ
ｂ＞０ となり、ｄａ＞ｄｂとなる。
【００２８】一方、数３において、電源電位がＶ１ ＜
Ｖ２ である場合には、前述したように、Ｒ１＜Ｒ１′
となり△Ｒ＞０となる。これにより、数２において、（
第１項）＜（Ｖ２ −Ｖ１ ）／Ｖ１ （第２項）＜０ が成立する。したがって、 ｄｂ＜（Ｖ２ −Ｖ１ ）／Ｖ１ ＝ｄａとなる。
Ｖ２ である場合には、前述したように、Ｒ１＜Ｒ１′
となり△Ｒ＞０となる。これにより、数２において、（
第１項）＜（Ｖ２ −Ｖ１ ）／Ｖ１ （第２項）＜０ が成立する。したがって、 ｄｂ＜（Ｖ２ −Ｖ１ ）／Ｖ１ ＝ｄａとなる。
【００２９】以上のことから、高位電圧源の電位が上昇
変動した場合であっても、あるいは低下変動した場合で
あっても、いずれの場合でも、図１に示す本発明に係る
基準電位発生回路における基準電位の変化率ｄｂは、図
６に示す従来構成における基準電位の変化率ｄａよりも
小さくすることができるようになる。したがって、基準
電位が電源電圧の変動から受ける影響は従来に比して少
なくなり、基準電位の変動を従来に比して抑制すること
ができ、基準電位に対する電源電圧特性が改善される。
変動した場合であっても、あるいは低下変動した場合で
あっても、いずれの場合でも、図１に示す本発明に係る
基準電位発生回路における基準電位の変化率ｄｂは、図
６に示す従来構成における基準電位の変化率ｄａよりも
小さくすることができるようになる。したがって、基準
電位が電源電圧の変動から受ける影響は従来に比して少
なくなり、基準電位の変動を従来に比して抑制すること
ができ、基準電位に対する電源電圧特性が改善される。
【００３０】なお、図１に示した回路で用いられる飽和
抵抗は、例えば図４に示すように、ゲート電極とソース
電極を短絡したデプレッション型のＦＥＴ（電界効果ト
ランジスタ）４を用いることができる。このような場合
には、図５に示すようなＦＥＴの電圧（ドレイン−ソー
ス間電圧）−電流特性において、ＦＥＴを破線より右側
の非線形領域で使用するようにすればよい。
抵抗は、例えば図４に示すように、ゲート電極とソース
電極を短絡したデプレッション型のＦＥＴ（電界効果ト
ランジスタ）４を用いることができる。このような場合
には、図５に示すようなＦＥＴの電圧（ドレイン−ソー
ス間電圧）−電流特性において、ＦＥＴを破線より右側
の非線形領域で使用するようにすればよい。
【００３１】
【発明の効果】以上説明したように、この発明によれば
、電源電位の変動に対する電流変化を非線形飽和抵抗に
より従来に比して少なく抑えるようにしたので、電源電
圧の変動による基準電位の変動を従来に比して抑制する
ことができる。これにより、電源電圧特性が改善された
基準電位発生回路を提供することができるようになる。
、電源電位の変動に対する電流変化を非線形飽和抵抗に
より従来に比して少なく抑えるようにしたので、電源電
圧の変動による基準電位の変動を従来に比して抑制する
ことができる。これにより、電源電圧特性が改善された
基準電位発生回路を提供することができるようになる。
【図１】この発明の一実施例に係る基準電圧発生回路の
構成を示す図である。
構成を示す図である。
【図２】図１に示す回路における一構成要素の電圧−電
流特性を示す図である。
流特性を示す図である。
【図３】図１に示す回路における要部構成の電圧−電流
特性を示す図である。
特性を示す図である。
【図４】図１に示す回路の一具体的構成を示す図である
。
。
【図５】図４に示す回路における要部構成の電圧−電流
特性を示す図である。
特性を示す図である。
【図６】従来の基準電圧発生回路の一構成例を示す図で
ある。
ある。
１，２ オーミック抵抗
３ 飽和抵抗
４ ＦＥＴ
ＶＤＤ 高位電圧源
ＶＳＳ 低位電圧源
Claims (1)
- 【請求項１】 高位電圧源と低位電圧源との間に直列
接続された非線形飽和抵抗と線形抵抗との直列接続点か
ら基準電位を出力することを特徴とする基準電位発生回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5148191A JPH04363709A (ja) | 1991-03-15 | 1991-03-15 | 基準電位発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5148191A JPH04363709A (ja) | 1991-03-15 | 1991-03-15 | 基準電位発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04363709A true JPH04363709A (ja) | 1992-12-16 |
Family
ID=12888152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5148191A Withdrawn JPH04363709A (ja) | 1991-03-15 | 1991-03-15 | 基準電位発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04363709A (ja) |
-
1991
- 1991-03-15 JP JP5148191A patent/JPH04363709A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07191769A (ja) | 基準電流発生回路 | |
| CA1199688A (en) | Current source circuit having reduced error | |
| US6388507B1 (en) | Voltage to current converter with variation-free MOS resistor | |
| EP0008897A1 (en) | Constant-voltage power source device | |
| JPH042295A (ja) | 非対称信号生成回路 | |
| JP3972601B2 (ja) | レベルシフト回路 | |
| JPS6059414A (ja) | 直流信号変換回路 | |
| CN116009639B (zh) | 带隙基准电路 | |
| JPS59205815A (ja) | デジタル信号で調整可能な端子電圧発生用集積回路 | |
| KR100223596B1 (ko) | 션트 레귤레이터를 이용한 액정 표시 장치용 계조전압 발생회로 | |
| JP2544157B2 (ja) | 半導体集積回路装置 | |
| SU1133652A2 (ru) | Повторитель напр жени | |
| JP2546371B2 (ja) | 差動論理回路 | |
| JPS60250419A (ja) | 定電圧電源回路 | |
| SU1062669A1 (ru) | Стабилизатор посто нного тока | |
| US3549988A (en) | Temperature compensated reference voltage circuitry employing current limiters and reference voltage diodes | |
| JPH03250815A (ja) | Ａ／ｄコンバータ | |
| JPS5868127A (ja) | 回路装置 | |
| JPH04367009A (ja) | 電圧レギュレータ | |
| KR19980026260A (ko) | 온도 특성을 개선한 cmos 회로의 기준전류 발생회로 | |
| JPS6173196A (ja) | 液晶駆動回路 | |
| JPS6069719A (ja) | 定電圧電源回路 | |
| JPH03102910A (ja) | 比較回路 | |
| JPS63193707A (ja) | 非線形信号発生回路 | |
| JPS6312011A (ja) | 基準電位発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |