JPS6312011A - 基準電位発生回路 - Google Patents
基準電位発生回路Info
- Publication number
- JPS6312011A JPS6312011A JP15570386A JP15570386A JPS6312011A JP S6312011 A JPS6312011 A JP S6312011A JP 15570386 A JP15570386 A JP 15570386A JP 15570386 A JP15570386 A JP 15570386A JP S6312011 A JPS6312011 A JP S6312011A
- Authority
- JP
- Japan
- Prior art keywords
- reference potential
- diode
- transistor
- circuit
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、例えばＭＯ３型集積回路のＴＴＬインター
フェース用に使用される基準電位発生回路に関する。
フェース用に使用される基準電位発生回路に関する。
（従来の技術）
例えば、ＴＴＬレベルの入力回路を構成する際には、第
３図に示すような基準電位発生回路が好都合である。こ
の基準電位発生回路は、負荷抵抗１１に２つのＰＮ接合
ダイオード１２および１３を直列接続したものである。
３図に示すような基準電位発生回路が好都合である。こ
の基準電位発生回路は、負荷抵抗１１に２つのＰＮ接合
ダイオード１２および１３を直列接続したものである。
この回路に適当なバイアス′Ｒ流を与えると、基準電位
ｖｒには、各ＰＮ接合ダイオードでの電圧降下Ｖｆの２
倍の電位が発生する。このダイオードでの電圧降下は約
０．８Ｖであるので、基準電位■ｒに発生する電位は約
１．６■となる。この値は、ＴＴＬレベルのしきい値（
０，８Ｖ、２．４Ｖ）の中間点に位置している。
ｖｒには、各ＰＮ接合ダイオードでの電圧降下Ｖｆの２
倍の電位が発生する。このダイオードでの電圧降下は約
０．８Ｖであるので、基準電位■ｒに発生する電位は約
１．６■となる。この値は、ＴＴＬレベルのしきい値（
０，８Ｖ、２．４Ｖ）の中間点に位置している。
この基準電位Ｖｒは、ＴＴＬレベルの入力信号ＳをＭＯ
Ｓレベルに変換するために、ＴＴＬ入力回路に供給され
る。すなわち基準電位Ｖｒは、バランス型のラッチ用回
路１４のＮチャンネル型ＭＯＳトランジスタ１５のゲー
トに入力され、Ｎチャンネル型ＭＯＳトランジスタ１６
のゲートに入力される入力信号Ｓの電圧値と比較される
。この結果、入力信号Ｓに応じたＭＯＳレベルの信号が
ＴＴＬ入力回路から出力される。
Ｓレベルに変換するために、ＴＴＬ入力回路に供給され
る。すなわち基準電位Ｖｒは、バランス型のラッチ用回
路１４のＮチャンネル型ＭＯＳトランジスタ１５のゲー
トに入力され、Ｎチャンネル型ＭＯＳトランジスタ１６
のゲートに入力される入力信号Ｓの電圧値と比較される
。この結果、入力信号Ｓに応じたＭＯＳレベルの信号が
ＴＴＬ入力回路から出力される。
基準電位Ｖｒがそのゲートに入力されたトランジスタ１
５のドレイン電流ｉｏは、 １ｏＣＣ（Ｖｒ−Ｖｔｎ）２ と表わすことができる。ここで、ＶｔｎはＮチャンネル
型ＭＯＳトランジスタのしきい値電圧である。また、Ｐ
Ｎ接合ダイオードの順方向電流１ｒは、 ＩＦａ：ｅｘｐ（（Ｖｆ−ＥＱ）／ｋＴ）と表わすこと
ができる。ここで、バンドギャップＥＱは約１．１■で
ある。したがって、ＩＦが与えられている時には、ダイ
オードでの電圧降下Ｖｆは、 Ｖｆ−Ｅａ−０丁 （αは定数） となる。このため、高温状態においてはダイオードの電
圧降下Ｖｆの値が低くなるので、基準電位ｖｒの値もそ
れにつれて低くなる。また、Ｎチャンネルトランジスタ
のしきい値電圧ｖｔｎが高い値であれば、トランジスタ
に流れるドレイン電流１ｏの値は大幅に減少する。した
がって、ＴＴＬ入力回路の動作速度が遅くなるという問
題点がある。
５のドレイン電流ｉｏは、 １ｏＣＣ（Ｖｒ−Ｖｔｎ）２ と表わすことができる。ここで、ＶｔｎはＮチャンネル
型ＭＯＳトランジスタのしきい値電圧である。また、Ｐ
Ｎ接合ダイオードの順方向電流１ｒは、 ＩＦａ：ｅｘｐ（（Ｖｆ−ＥＱ）／ｋＴ）と表わすこと
ができる。ここで、バンドギャップＥＱは約１．１■で
ある。したがって、ＩＦが与えられている時には、ダイ
オードでの電圧降下Ｖｆは、 Ｖｆ−Ｅａ−０丁 （αは定数） となる。このため、高温状態においてはダイオードの電
圧降下Ｖｆの値が低くなるので、基準電位ｖｒの値もそ
れにつれて低くなる。また、Ｎチャンネルトランジスタ
のしきい値電圧ｖｔｎが高い値であれば、トランジスタ
に流れるドレイン電流１ｏの値は大幅に減少する。した
がって、ＴＴＬ入力回路の動作速度が遅くなるという問
題点がある。
（発明が解決しようとする問題点）
この発明は上記のような点に鑑みなされたもので、高温
状態でＴＴＬ入力回路の基準電位ｖｒが低下した際にこ
のトランジスタのドレイン電流が減少するのを防ぎ、Ｔ
ＴＬ入力回路の動作速度を所定の値以上に維持できるよ
うに、基準電位の値がトランジスタのしきい値電圧に依
存する基準電位発生回路を提供しようとするものである
。
状態でＴＴＬ入力回路の基準電位ｖｒが低下した際にこ
のトランジスタのドレイン電流が減少するのを防ぎ、Ｔ
ＴＬ入力回路の動作速度を所定の値以上に維持できるよ
うに、基準電位の値がトランジスタのしきい値電圧に依
存する基準電位発生回路を提供しようとするものである
。
［発明の構成］
（問題点を解決するための手段）
すなわちこの発明にあっては、負荷回路に直列接続され
た２つのダイオードのうちの一方のダイオードの陰極側
接続点にＮチャンネル型ＭＯＳトランジスタを直列に接
続し、このトランジスタを上記ダイオードの陽極側電位
に応じてスイッチングするようにしたものである。
た２つのダイオードのうちの一方のダイオードの陰極側
接続点にＮチャンネル型ＭＯＳトランジスタを直列に接
続し、このトランジスタを上記ダイオードの陽極側電位
に応じてスイッチングするようにしたものである。
（作用）
すなわちこのような構成の基準電位発生回路にあっては
、Ｎチャンネル型ＭＯＳトランジスタのしきい値電圧が
ダイオードの電圧降下よりも小さい場合にはダイオード
の電圧降下の２倍の値の基準電位を発生し、トランジス
タのしきい値電圧がダイオードの電圧降下よりも大きい
場合にはそのしきいｌ！！電圧とダオードの降下電圧と
の和の値の基準電位を発生するものである。
、Ｎチャンネル型ＭＯＳトランジスタのしきい値電圧が
ダイオードの電圧降下よりも小さい場合にはダイオード
の電圧降下の２倍の値の基準電位を発生し、トランジス
タのしきい値電圧がダイオードの電圧降下よりも大きい
場合にはそのしきいｌ！！電圧とダオードの降下電圧と
の和の値の基準電位を発生するものである。
（実施例）
以下図面を参照してこの発明の一実施例を説明する。第
１図＜Ａ）に示すように、例えば抵抗等から成る負荷回
路１１には、２つのＰＮ接合ダイオード１２および１３
が直列に接続されている。ダイオード１２とダイオード
１３との間の接続点には、Ｎチャンネル型ＭＯＳトラン
ジスタ１７のゲート電極が接続されている。このＭＯＳ
トランジスタ１７のドレイン電極はダイオード１３の陰
漫に接続され、そのソース電極は接地されている。この
場合、このＭ ＯＳ型トランジスタのコンダクタンスは
負荷回路１１よりも充分に大きな値を有するものである
。
１図＜Ａ）に示すように、例えば抵抗等から成る負荷回
路１１には、２つのＰＮ接合ダイオード１２および１３
が直列に接続されている。ダイオード１２とダイオード
１３との間の接続点には、Ｎチャンネル型ＭＯＳトラン
ジスタ１７のゲート電極が接続されている。このＭＯＳ
トランジスタ１７のドレイン電極はダイオード１３の陰
漫に接続され、そのソース電極は接地されている。この
場合、このＭ ＯＳ型トランジスタのコンダクタンスは
負荷回路１１よりも充分に大きな値を有するものである
。
Ｎチャンネル型ＭＯＳトランジスタ１７のしきい値電圧
ｖｔｎがダイオード１３の電圧降下Ｖｆよりも小さい場
合には、このＭＯＳトランジスタ１１はオン状態となり
、ＭＯＳトランジスタ１７のコンダクタンスが大きいた
めその電圧降下は無視することができ、発生される基準
電位ｖｒは、Ｖｒ”ｐ２Ｖｆ となる。
ｖｔｎがダイオード１３の電圧降下Ｖｆよりも小さい場
合には、このＭＯＳトランジスタ１１はオン状態となり
、ＭＯＳトランジスタ１７のコンダクタンスが大きいた
めその電圧降下は無視することができ、発生される基準
電位ｖｒは、Ｖｒ”ｐ２Ｖｆ となる。
また、Ｎチャンネル型ＭＯＳトランジスタ１７のしきい
値電圧ｖｔｎがダイオード１３の電圧降下Ｖｆよりも大
きな値を有する場合には、このＭＯＳトランジスタ１７
はそのゲート電位がｙｔｎ以上になってようやくオン状
態となるため、発生される基準電位ｖｒは、 Ｖｒ４Ｖｆ＋Ｖｔｎ となる。
値電圧ｖｔｎがダイオード１３の電圧降下Ｖｆよりも大
きな値を有する場合には、このＭＯＳトランジスタ１７
はそのゲート電位がｙｔｎ以上になってようやくオン状
態となるため、発生される基準電位ｖｒは、 Ｖｒ４Ｖｆ＋Ｖｔｎ となる。
第１図（Ｂ）は、Ｎチャンネル型ＭＯＳトランジスタ１
７のゲート電極をダイオード１２の陽極に接続し、また
そのドレインおよびソース電極をダイオード１２とダイ
オード１３との間に直列に接続したものである。基準電
位発生回路をこのように構成した場合においても、ダイ
オード１２とダイオード１３の電圧降下は同じなので発
生される基準電位ｖｒは第１図（Ａ）と同様になる。す
なわち、ＭＯＳトランジスタ１７のしきい値電圧ｖｔｎ
がダイオード１２の電圧降下Ｖｆよりも小さい場合には
、基準電位ｖｒは、 ■ｒ〜２Ｖｆ となり、そのしきい値電圧Ｖｔｎがダイオード１２の電
圧降下Ｖｆよりも大きい場合には、ｖｒｓｖｒ＋ｖｔｎ となる。
７のゲート電極をダイオード１２の陽極に接続し、また
そのドレインおよびソース電極をダイオード１２とダイ
オード１３との間に直列に接続したものである。基準電
位発生回路をこのように構成した場合においても、ダイ
オード１２とダイオード１３の電圧降下は同じなので発
生される基準電位ｖｒは第１図（Ａ）と同様になる。す
なわち、ＭＯＳトランジスタ１７のしきい値電圧ｖｔｎ
がダイオード１２の電圧降下Ｖｆよりも小さい場合には
、基準電位ｖｒは、 ■ｒ〜２Ｖｆ となり、そのしきい値電圧Ｖｔｎがダイオード１２の電
圧降下Ｖｆよりも大きい場合には、ｖｒｓｖｒ＋ｖｔｎ となる。
したがって、第１図（Ａ）および（Ｂ）に示した回路か
ら発生される基準電位ｖｒは、第２図に示すように、Ｍ
ＯＳ トランジスタ１７のしきい値電圧ｖｔｎに依存し
て増加するようになる。このような基準電位Ｖｒを発生
する基準電位発生回路をＴＴＬ入力回路に使用すると、
基準電位Ｖｒがゲートｉ！極に供給される入力回路内の
ＭＯＳ トランジスタのドレイン電流１ｏは、 Ｉ ｏ ＣＣ（Ｖ ｒ −Ｖ ｔ ｎ ） ２ ≧Ｖ
ｆ２となり、一定値以上のドレイン電流、すなわち動作
速度を確保することができる。
ら発生される基準電位ｖｒは、第２図に示すように、Ｍ
ＯＳ トランジスタ１７のしきい値電圧ｖｔｎに依存し
て増加するようになる。このような基準電位Ｖｒを発生
する基準電位発生回路をＴＴＬ入力回路に使用すると、
基準電位Ｖｒがゲートｉ！極に供給される入力回路内の
ＭＯＳ トランジスタのドレイン電流１ｏは、 Ｉ ｏ ＣＣ（Ｖ ｒ −Ｖ ｔ ｎ ） ２ ≧Ｖ
ｆ２となり、一定値以上のドレイン電流、すなわち動作
速度を確保することができる。
尚、この実施例においては負荷回路１１に抵抗を使用し
たが、ノーマリ−オンのＭＯＳトランジスタを使用する
ことも可能である。また、基準電位■ｒの取出点とダイ
オード１２との間に抵抗あるいはノーマリ−オンのＭＯ
Ｓトランジスタを挿入して、基準電位Ｖｒを全体として
上げても良い。
たが、ノーマリ−オンのＭＯＳトランジスタを使用する
ことも可能である。また、基準電位■ｒの取出点とダイ
オード１２との間に抵抗あるいはノーマリ−オンのＭＯ
Ｓトランジスタを挿入して、基準電位Ｖｒを全体として
上げても良い。
［発明の効果］
以上のようにこの発明によれば、発生される基準電位の
値をＮチャンネル型ＭＯＳトランジスタのしきい値電圧
の値に依存するようにしたことにより、高部状態でＴＴ
Ｌ入力回路の基準電位ｙｒの値が低下した際にこのトラ
ンジスタのドレイン電流が減少することを効果的に防ぐ
ことができるようになり、ＴＴＬ入力回路の動作速度を
一定値以上に維持できるようになる。
値をＮチャンネル型ＭＯＳトランジスタのしきい値電圧
の値に依存するようにしたことにより、高部状態でＴＴ
Ｌ入力回路の基準電位ｙｒの値が低下した際にこのトラ
ンジスタのドレイン電流が減少することを効果的に防ぐ
ことができるようになり、ＴＴＬ入力回路の動作速度を
一定値以上に維持できるようになる。
第１図（Ａ）はこの発明の第１の実施例である基準電位
発生回路を説明する構成図、第１図（Ｂ）はこの発明の
第２の実施例を説明する構成図、第２図は第１図に示し
た基準電位発生回路の特性を示す図、第３図は従来の基
準電位発生回路を説明する構成図である。 １１・・・負荷回路、１２．１３・・・ダイオード、１
７・・・Ｎチャンネル型ＭＯＳトランジスタ。 出願人代理人 弁理士 鈴江武彦 （Ａ） （Ｂ） 第１図 ■「 第２図 第３図
発生回路を説明する構成図、第１図（Ｂ）はこの発明の
第２の実施例を説明する構成図、第２図は第１図に示し
た基準電位発生回路の特性を示す図、第３図は従来の基
準電位発生回路を説明する構成図である。 １１・・・負荷回路、１２．１３・・・ダイオード、１
７・・・Ｎチャンネル型ＭＯＳトランジスタ。 出願人代理人 弁理士 鈴江武彦 （Ａ） （Ｂ） 第１図 ■「 第２図 第３図
Claims (1)
- 【特許請求の範囲】 基準電位発生端子に一端が接続された負荷回路と、 上記基準電位発生端子に接続された第１および第２のダ
イオードから成る直列回路と、 上記第１および第２のダイオードの選択された一方のダ
イオードの陰極側に直列接続されたＮチャンネル型ＭＯ
Ｓトランジスタとを具備し、上記トランジスタを上記選
択されたダイオードの陽極電位に応じてスイッチングす
るようにしたことを特徴とする基準電位発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15570386A JPH061420B2 (ja) | 1986-07-02 | 1986-07-02 | 基準電位発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15570386A JPH061420B2 (ja) | 1986-07-02 | 1986-07-02 | 基準電位発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6312011A true JPS6312011A (ja) | 1988-01-19 |
| JPH061420B2 JPH061420B2 (ja) | 1994-01-05 |
Family
ID=15611669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15570386A Expired - Fee Related JPH061420B2 (ja) | 1986-07-02 | 1986-07-02 | 基準電位発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061420B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0340843U (ja) * | 1989-08-31 | 1991-04-19 |
-
1986
- 1986-07-02 JP JP15570386A patent/JPH061420B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0340843U (ja) * | 1989-08-31 | 1991-04-19 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH061420B2 (ja) | 1994-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0138823B1 (en) | A current source circuit having reduced error | |
| JPS61230411A (ja) | 電気回路 | |
| JPS60501035A (ja) | 低減した入力バイアス電流を有する比較器回路 | |
| JPH0473806B2 (ja) | ||
| US4404477A (en) | Detection circuit and structure therefor | |
| JPH061420B2 (ja) | 基準電位発生回路 | |
| JPH086653A (ja) | レファレンス電圧発生回路 | |
| JP3064573B2 (ja) | 昇圧回路 | |
| JPH0474734B2 (ja) | ||
| JPH01218211A (ja) | 基準電圧発生回路 | |
| JPH0687537B2 (ja) | レベルシフト回路 | |
| JP2544157B2 (ja) | 半導体集積回路装置 | |
| JP2740650B2 (ja) | 定電流発生回路 | |
| JP2730071B2 (ja) | 半導体回路 | |
| JPH0210917A (ja) | Ｍｏｓトランジスタのしきい値電圧発生回路 | |
| JP2545374B2 (ja) | 定電流源回路を有する差動増幅回路 | |
| JP2936277B2 (ja) | コンパレータ回路 | |
| JP2546371B2 (ja) | 差動論理回路 | |
| JPS60236324A (ja) | 半導体論理集積回路 | |
| JP2701312B2 (ja) | 定電流供給回路 | |
| JP2748477B2 (ja) | 定電圧発生回路 | |
| JPS63100520A (ja) | 定電流源回路 | |
| JP2748475B2 (ja) | 定電圧発生回路 | |
| JPS62261967A (ja) | 電圧検出器 | |
| JPH04170222A (ja) | Ｅｃｌ論理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |