JPH043639A - 復調回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、準同期検波信号にディジタル信号処理を施し
信号再生を行う復調回路に係り、特に移動体通信にも好
適な復調回路に関する。

（従来の技術） 近年、ディジタル信号処理技術は急速に進歩発展しつつ
あるが、この技術を信号再生に応用すれば汎用性に富む
復調回路を実現できる。この種の復調回路は、例えば第
２図に示すように、受信被変調信号をまず準同期検波し
、その準同期検波信号にディジタル信号処理を施すよう
に構成される。

第２図は一般的な構成例を示す。

第２図において、ローカル発振器１、π／２移相器２、
ミキサ３−１及び同３−２は全体として準同期検波回路
を楕成し、受信被変調信号を位相がπ／２異なる２つの
ローカル信号（周波数は受信被変調信号の搬送波周波数
と略等しい）によって基底帯域の信号に周波数変換する
。

この準同期検波回路の２出力（準同期検波信号）のそれ
ぞれは低域ろ波器（Ｌ　Ｐ　Ｆ　＞４−１と同４−２の
対応するものにてろ波されＡ／Ｄ変換器５−１と同５−
２の対応するものに入力する。Ａ／Ｄ変換器（５−１，
５−２）では、入力された基底帯域の準同期検波信号を
サンプルタイミング発生回路１５からのサンプルタイミ
ングで標本化しディジタル信号に変換する。この標本化
速度は、受信被変調信号の占有帯域幅の少なくとも２倍
以上の速さであり、通常８倍等相当に高速なものである
。

Ａ／Ｄ変換器（５−１，５−２）の各出力はチャネルフ
ィルタ（１３−１，１３−２）の対応するものにて整合
ろ波され復調器１４に入力する。

復調器１４は、同期検波あるいは非同期検波（遅延検波
、周波数弁別検波等）によってＰチャネルとＱチャネル
の変調データ及びクロックを再生し出力する。

なお、特殊な場合には、再生クロックをｍ逓倍しそれを
Ａ／Ｄ変換器（５−１，５−２）のサンプルタイミング
とすることもある。

（発明が解決しようとする課題） ところで、準同期検波では、受信被変調信号とローカル
信号間の周波数誤差が不可避であるが、これは次のよう
な不都合を生ずる。

即ち、チャネルフィルタでは不整合を招来し復調特性に
劣化を生じさせる。また、復調器では、同期検波方式の
場合には搬送波再生回路の同期引込みを困難にし、非同
期検波方式の場合には周波数や位相の偏移のためオフセ
ットを生じ、ディジタル信号伝送ではビット誤り率を著
しく劣化させる。特に、周波数差が信号の伝送速度に比
べである程度大きくなると、被変調信号による位相の変
化と周波数誤差による位相変化の判別が困難となり復調
器は動作不能となってしまう。

そこで、従来、この周波数誤差に基づく弊害を除くため
、ローカル発振器を恒温槽に入れる等して高安定化を図
り周波数誤差の発生を積極的に抑制する、あるいは、伝
送信号に無変調信号を前置して復調回路の初期同期動作
の容易化を図る等の種々の対策を講じている。

しかし、移動体通信では、移動体装置は小形でかつ安価
であることが要求されるので、高価でかつ大形化しがち
な高安定化ローカル発振器は採用困難である。また、移
動体通信では、立木や建物等によって頻繁に信号電力の
低下が生ずるので、無変調信号を前置伝送する方式も有
効でなくなる。

本発明は、このような問題に鑑みなされたもので、その
目的は、移動体通信にも支障なく適用でき真に汎用性の
あるディジタル信号処理形復調回路を提供することにあ
る。

（課題を解決するための手段） 前記目的を達成するために、本発明の復調回路は次の如
き構成を有する。

即ち、本発明の復調回路は、受信被変調信号を準同期検
波し位相がπ／２異なる２系列の基底帯域信号（複素基
底帯域信号）を形成出力する準同期検波回路と；　前記
２系列の基底帯域信号の対応するものを低域ろ波する２
個の低域ろ波器と；前記２個の低域ろ波器の出力の対応
するものをディジタル化する２個のＡ／Ｄ変換器と−入
力される２系列の信号の対応するものを整合ろ波する２
個のチャネルフィルタと；　前記２個のチャネルフィル
タの出力を受けて信号再生を行う復調器と；　を備える
復調回路において；　入力されるディジタル制御値を積
分しその積分結果に基づき位相がπ／２異なる２系列の
ディジタル制御信号（複素制御信号）を形成出力する制
御信号発生回路と；　前記２個のＡ／Ｄ変換器の出力（
複素出力）と前記制御信号発生回路の複素出力とを複素
乗算し前記２個のチャネルフィルタに対する２系列の信
号を発生する第１の複素乗算器と；　前記第１の複素乗
算器の複素出力を１サンプルタイム遅延させる２個の遅
延器と；　前記第１の複素乗算器の複素出力と前記２個
の遅延器の出力（複素出力）とを複素乗算する第２の複
素乗算器と；前記第２の複素乗算器の複素出力のうち虚
部出力を積分するディジタル積分器と：　前記ディジタ
ル積分器の出力を低域ろ波し前記ディジタル制御値を出
力するループフィルタと；　を備えたことを特徴とする
ものである。

（作　用） 次に、前記の如く構成される本発明の復調回路の作用を
説明する。

本発明の復調回路は、準同期検波方式を採用する復調回
路において準同期検波信号をディジタル化する２個のＡ
／Ｄ変換器の出力が複素信号である点に着目し、この２
個のＡ／Ｄ変換器と２個のチャネルフィルタ間に第１の
複素乗算器を設けるとともに、この第１の複素乗算器の
出力を入力側に負帰還させ第１の複素乗算器の出力にお
ける周波数誤差を零にすべく動作する自動周波数制御（
ＡＦＣ）ループを付加したものである。

即ち、第２の複素乗算器の虚部出力に得られる周波数誤
差弁別電圧をディジタル積分器とループフィルタにて平
滑化する。これは制御信号発生回路において積分され、
２個のＡ／Ｄ変換器の出力と複素乗算される２系列のデ
ィジタル制御信号が形成される。このＡＦＣルーズには
ディジタル積分器を含むので周波数誤差を完全に零とす
る動作が行われる。そして、周波数誤差が零となると、
制御信号発生回路が積分器として動作する結果、当該ル
ープは位相同期ループとなり、周波数誤差を零に保持す
る。

斯くして、本発明によれば、従来解決困難であったチャ
ネルフィルタの不整合の問題や復調器の同期引込みの困
難性の問題を解決することができる。

また、周波数制御動作は被変調信号に対して行われるか
ら、移動体通信のように頻繁に受信信号の電力低下があ
る場合でも正常な信号捕捉を持続できる。

さらに、以上説明した周波数制御動作は、変調方式がア
ナログであるがディジタルであるがを問わず普遍して可
能であるので、極めて広汎な種類の被変調信号に対し同
じ方式を適用できることになる。

（実　施　例） 以下、本発明の実施例を図面を参照して説明する。

第１図は本発明の一実施例に係る復調回路を示す０本実
施例回路は、従来例と同様に受信被変調信号がディジタ
ル変調方式によるものであるが、第２図に示す復調回路
において、Ａ／Ｄ変換器（５−１，５−２）とチャネル
フィルタ（＋３−１．１３−２＞の間に（第１の）複素
乗算器６−１を設けるとともに、この複素乗算器６−１
の出力を入力側に負帰還させる自動周波数制御（ＡＦＣ
＞ループを付加したものである。以下、本発明に係るＡ
ＦＣ動作を説明する。

受信被変調信号は位相がπ／２異なる２系列の信号（複
素信号）となるので、Ａ／Ｄ変換器（５−１゜５−２）
の出力Ｗ、（ｔ）は、一般に、Ｗ＋（ｔ）＝　（ｘ　（
ｔ）＋ｊｙ　（ｔ））ｅｘｐ　Ｉｊ　（ω１ｔ＋θ１）
）と表せる。ここに、Ｘ　（ｔ）、ｙ　（ｔ）は被変調
信号の原信号（即ち、変調信号）であり、それぞれ実数
値を取り、その自己相関関数は、と定義され、その相関
長をＴとすると、が成り立つ。また、ｘ　（ｔ）　、ｙ
　（ｔ）は相互に独立であり、 である。なお、式（２）、同Ｂ）において、□　は時間
平均を示す。

制御信号発生回路１６は、積分器９−１と、ｓｉｎ信号
発生回路７とｃｏｓ信号発生回路８とで構成される。積
分器９−１は、ループフィルタ１２の出力（ディジタル
制御値）を一方の入力とする加算器１１−１と、加算器
１１−１の出力を１サンプルタイム宛遅延して加算器１
１−１の他方の入力に与える遅延器１０−１とのループ
回路で構成される。　ｓｉｎ信号発生回路７とｃｏｓ信
号発生回路８は、例えばＲＯＭ（ＲｅａｄＯｎｌｙ　Ｍ
ｅｍｏｒｙ）からなり、積分器９−１の出力をアドレス
信号として受けて位相がπ／２異なる２系列のディジタ
ル制御信号を出力する。ローカル信号の周波数をωし、
位相をθＬとすると、制御信号発生回路１６の出力ＷＬ
（ｔ）は ＷＬ（ｔ　）　　＝ｅ　Ｘｐ　　（ｊ　　（ωｔｔ　＋
θＬ）＋　　　　　　　　　　　　（５）と表せる。

従って、複素乗算器６−１の出力Ｗ０（ｔ）はＷｏ（ｔ
　）　＝Ｗｌ（ｔ　）・ＷＬ（ｔ　）　’＝　（ｘ　（
ｔ）＋ｊｙ　（ｔ））ｅｘｐ　（ｊ　（ωｅｔ＋θｅ）
）となる。ここに、≠は複素共役を表し、またである。

遅延器１０−３と同１０−４は、遅延器１０−１と同様
に入力信号を１サンプルタイム宛遅延して出力するもの
であるが、クロック周期をＴとし、これのｍ倍でサンプ
リングしているとすると、複素乗算器６−１の各出力は
Ｔ　／　ｍ宛遅延される。

従って、複素乗算器６−２の出力Ｗｄ（ｔ）は＝　（Ｒ
ｘｘ（Ｔ／ｍ）＋Ｒｙｙ　（Ｔ／ｍ））ｅｘｐ　（ｊ　
ω、Ｔ／ｍ）となり、その虚部出力■６は Ｖａ　＝　Ｉ　−（Ｗｄ（ｔ　）　１ となる。即ち、周波数誤差弁別電圧が得られるのである
。

積分器９−２は、積分器９−１と同様に、加算器１１−
２と遅延器１Ｏ−２とのループ回路で構成され、その出
力がループフィルタ１２に与えられる。即ち、式（９）
で示される周波数誤差弁別電圧は積分器９−２とループ
フィルタ１２において平滑化され制御信号発生回路１６
に入力する。そして、制御信号発生回Ｆ！＠１６では、
式（９）における周波数誤差ω。を零にする制御信号を
形成する。特に、以上説明しＡＦＣループでは、積分器
９−２を含むため、周波数誤差ω。

を完全に零とするように動作する。

次に、周波数誤差ω６が零になると、式（９）はＶＰ（
ｔ） ＝　（Ｒｘ、　（Ｔ／＋＋＋）＋Ｒｙｙ（Ｔ／ｍ）　）
　ｓｉｎ　（θ、（１）−θｅ（ｔ　−Ｔ／ｍ）　）”
＝　（ＲＸＸ（Ｔ／ｍ）＋Ｒｙｙ　（Ｔ／ｍ）ｌ　　（
θ、（ｔ）−θｅ（ｔ　−Ｔ／ｍ）　）となる。即ち、
Ｚ変換の変数Ｚは Ｚ＝ｅｘｐ（ｊωＴ／ｍ）　　　　　　　　　　　（Ｉ
Ｉ）であるから、伝達間数Ｖｄ（Ｚ）は Ｖｄ（Ｚ）＝Ｋｄ（１−Ｚ−’）ｅ、（Ｚ）となる。但
し、Ｋ６は検波感度で、 Ｋｄ　＝ＲＸＸ（Ｔ／ｍ）＋Ｒｙｙ（Ｔ／ｍ）　　　　
　　　（１３）である。

ところが、積分器９−２の伝達関数は であり、積分器９−２の出力は Ｔ＋（Ｚ）・Ｖａ（Ｚ）　＝Ｋｄ・θ、（Ｚ）　　　　
　　　　　（＋５）となり、単なる位相誤差が出方され
ることになる。

その結果、制御信号発生回路１６は積分器としての動作
を開始する。つまり、上述したＡＦＣループは、周波数
誤差が零となった後は位相同期ループとして動作し、周
波数誤差を零に保持し続ける。

以上説明したＡＦＣ動作の同期範囲は次のようにして求
めることができる。式（９）から（Ｊ）ｅＴ／ｍｌ≦π
（１６） であるから、 １ωや１≦早　　　　　　　　　　　　（１７）である
。例えば、Ｔをクロック周期、ｍ＝４とすると、同期範
囲は １ｆ、１≦−２−（１８） となり、タロツク周波数以上の周波数誤差に対しても同
期引込みが可能であることが理解できる。

また、本発明回路が動作するためには、自己相関関数が
実数値になれば良いのであり、具体的には式は）が成立
すれば良く、変調方式がディジタルであるかアナログで
あるかを問わない。従って、本発明の復調回路は、極め
て広汎の被変調信号に対して適用可能である。

（発明の効果） 以上説明したように、本発明の復調回路によれば、準同
期検波方式を採用する復調回路において、準同期検波信
号をディジタル化するＡ／Ｄ変換器とチャネルフィルタ
間に複素乗算器と、この複素乗算器の出力における周波
数誤差を零にすべくその出力を入力側に負帰還させる自
動周波数制御ループとを設けたので、従来解決困難であ
ったチャネルフィルタの不整合の問題や復調器の同期引
込みの困難性の問題を解決することができる。

また、周波数制御動作は被変調信号に対して行われるか
ら、移動体通信のように頻繁に受信信号の電力低下があ
る場合でも正常な信号捕捉を持続できる。

さらに、周波数制御動作は、変調方式がアナログである
かディジタルであるかを問わず普遍して可能であるので
、極めて広汎な種類の被変調信号に対し同じ方式を適用
できることになる、等の効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例に係る復調回路の構成ブロッ
ク図、第２図は従来の復調回路の一般的な構成ブロック
図である。 １・・・・・・ローカル発振器、　２・・・・・・π／
２移相器、３−１．３−２・・・・・・ミキサ、　４−
１．４−２・・・・・・低域ろ波器（ＬＰＦ）、　５−
１．５−２・・・・・Ａ／Ｄ変換器、６−１．６−２・
・・・・・複素乗算器、　７・・・・・・ｓｉｎ信号発
生回路、　８・・・・・・ｃｏｓ信号発生回路、　９−
１．９−２・・・・・・積分器、　１０−１〜１０−４
・・・・・・遅延器、　ｌｌ−１，１１２・・・・・・
加算器、　】２・・・・・・ループフィルタ、　１３１
゜ｌ３−２・・・・・・チャネルフィルタ、　１４・・
・・・・復調器、１５・・・・・・サンプルタイミング
発生回路、　１６・旧・・制御信号発生回路。 代理人　弁理士　　八　幡　　義　博

Claims (1)

【特許請求の範囲】
1. 受信被変調信号を準同期検波し位相がπ／２異なる２系
   列の基底帯域信号（複素基底帯域信号）を形成出力する
   準同期検波回路と；前記２系列の基底帯域信号の対応す
   るものを低域ろ波する２個の低域ろ波器と；前記２個の
   低域ろ波器の出力の対応するものをディジタル化する２
   個のＡ／Ｄ変換器と；入力される２系列の信号の対応す
   るものを整合ろ波する２個のチャネルフィルタと；前記
   ２個のチャネルフィルタの出力を受けて信号再生を行う
   復調器と；を備える復調回路において；入力されるディ
   ジタル制御値を積分しその積分結果に基づき位相がπ／
   ２異なる２系列のディジタル制御信号（複素制御信号）
   を形成出力する制御信号発生回路と；前記２個のＡ／Ｄ
   変換器の出力（複素出力）と前記制御信号発生回路の複
   素出力とを複素乗算し前記２個のチャネルフィルタに対
   する２系列の信号を発生する第１の複素乗算器と；前記
   第１の複素乗算器の複素出力を１サンプルタイム遅延さ
   せる２個の遅延器と；前記第１の複素乗算器の複素出力
   と前記２個の遅延器の出力（複素出力）とを複素乗算す
   る第２の複素乗算器と；前記第２の複素乗算器の複素出
   力のうち虚部出力を積分するディジタル積分器と；前記
   ディジタル積分器の出力を低域ろ波し前記ディジタル制
   御値を出力するループフィルタと；を備えたことを特徴
   とする復調回路。