JPH0436494B2

JPH0436494B2 -

Info

Publication number: JPH0436494B2
Application number: JP58216451A
Authority: JP
Inventors: Budon Jeraaru; Morie Pieeru; Rubenure Jeraaru
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1982-12-28
Filing date: 1983-11-18
Publication date: 1992-06-16
Also published as: DE3276516D1; JPS59123344A; US4539680A; EP0112951B1; EP0112951A1

Description

【発明の詳細な説明】

〔本発明の分野〕本発明は情報処理システムを含む集積回路が設
けられている半導体チツプから半導体チツプへの
２進情報の高速伝送の方法および装置に関連す
る。〔先行技術の説明〕今日、種々のモジユール上に配列されたチツプ
からチツプへの情報ビツトの伝送は、チツプ上の
集積回路によつて与えられた情報処理システムを
当業者が設計しなければならないときに問題を生
じる。事実、チツプを支えるモジユールの接点に
接続されたチツプ入出力パツドが占有する空間を
最小限にし、前記チツプ上の集積回路の密度の増
大を利用する必要がある。このようなケースで
は、入出力パツドの数Ｂは回路数Ｃの増加に従つ
て増加し、ＢC^2/3 の関係を有する。１つのチツプから他のチツプ
に情報ビツトを伝送するのに必要な駆動回路の数
も同じ比率で増加する。これらの駆動回路は電源
電圧に電子雑音を発生するので、駆動回路の数を
増加するとは好ましくない。更にモジユールの入出力ピンの数は制限されて
おり、従つて、チツプ回路の入出力パツドの数の
増加はモジユールの設計を複雑なものにし、その
生産費を増大させる。今日、データ処理システムの性能を更にすぐれ
たものにするには、チツプ対チツプの伝送および
チツプ回路の両者が改善されなければならない。
実際、システム・レベルで、ある回路の特定の処
理時間は各々の回路の平均処理時間の約３分の１
に等しいに過ぎない。一般に、情報処理システムにおいて、チツプ回
路はビツトのグループ、すなわちバイトまたはワ
ードを処理し、処理后に得られたビツトのグルー
プはそれらが再び処理されることになつている他
のチツプに並列に伝送される。チツプが種々のモジユール上に配列されるとき
は、前記モジユールには多数の入出力ピンが設け
られ、前記並列伝送が確保されるようになつてい
る。更に、前記並列伝送には、チツプ出力駆動回路
のトランジスタを同時に導電状態に切替えること
によつて発生する電子雑音の問題を伴なう。これらの問題の１つの解決方法は、チツプ回路
の入出力パツドの数を制限するように、伝送され
る情報ビツトを１つのモジユールに設けられた１
つのチツプから他のモジユールに設けられた他の
チツプにマルチプレツクスすることである。直列伝送は入出力パツドを節約するが、同時に
いくつかの不利点を有する。実際には、直列伝送はNRZまたはNRZI記録方
式のコーデイングによつて確保され、クロツク信
号が受信側で検索されることがある。この方式の
伝送はそれが論理回路だけを前提としないので複
雑である。事実、クロツクの検索は位相検出器か
ら得られた電圧によつて制御されたVCO方式の
発振器を必要とする。論理集積回路の環境の範囲
内で与えられたこれらの回路を実行し検査するこ
とは困難である。これらの不利点を克服するため、受信端で、ク
ロツクが受信された信号から直接検査されること
を可能にする２種周波数タイプのコーデイングに
よつて伝送を実行することが可能である。この伝
送方式はNRZまたはNRZI方式のコーデイングを
用いる伝送方式よりも広い通過帯域幅を必要と
し、従つて、同じ通過帯域では、データ・ビツト
の伝送速度は低下する。［本発明の概要］本発明によつて、２進信号を高速で送信チツプ
から受信チツプへ最小限の入出力パツド数を用い
て送信し、受信する方法が与えられる。また、本発明によつて、この型の簡単な回路を
用いる装置が与えられる。本発明は、第１チツプ上の回路により発生され
たビツト並列−バイト直列形式のデータをマルチ
プレクサのような並−直変換器を介して直列ビツ
ト列に変換し、クロツク周期当り１ビツトの割合
で第２ビツト上の回路へ転送する方法に関連す
る。この方法は下記のコーデングおよびデコーデ
ング法に特徴がある。 (a) ビツトの振幅を越える振幅および２クロツク
周期に相当する周期を有する鋸歯状クロツク信
号CK′を生成する。クロツク周期の中間に
CK′の高又は低レベルが位置するように同期を
とる。その際、各単位ビツト区画において該鋸
歯状クロツク信号のいずれか一方の傾斜辺のみ
がデータ・ビツト波形の高又は低レベルと交差
するよう鋸歯状クロツク信号の振幅の大きさ及
びビツト区画に関する位相差を予め調整する。 (b) 信号PH1はビツト列Ｄのレベルがクロツク
信号CK′のレベルよりも高いとき第１のレベ
ル、例えば高レベルであり、ビツト列Ｄのレベ
ルがクロツク信号CK′のレベルよりも低いとき
第２のレベル、例えば低レベルであり、且つ信
号PH2はビツト列の補数のレベルがクロツ
ク信号CK′のレベルよりも高いとき第１のレベ
ル（高レベル）であり、ビツト列の補数のレ
ベルがクロツク信号CK′のレベルよりも低いと
き第２のレベル（低レベル）であるような、第
１および第２の信号PH1およびPH2がビツト
列Ｄおよびその補数から生成される。 (c) 信号PH1およびPH2を受信チツプに伝送す
る。 (d) 前記第２のチツプにおいて、信号PH1およ
びPH2から、ビツト・ステータスを表わす２
つの信号およびが生成され且つ各々のビ
ツト周期を定義する再構成されたクロツク信号
CLKが生成される。第３の信号は、PH1お
よびPH2のレベルが等しいとき、またPH1の
レベルがPH2のレベルよりも低いとき、第１
のレベル（高レベル）にあり、PH1のレベル
がPH2のレベルよりも高いとき、第２のレベ
ル（低レベル）にある。第４の信号は、
PH1およびPH2のレベルが等しいとき、また
はPH1のレベルがPH2のレベルよりも高いと
き、第１のレベル（高レベル）にあり、PH1
のレベルがPH2のレベルよりも低いとき、第
２のレベル（低いレベル）にある。再構成されたクロツク信号CLKは、PH1お
よびPH2のレベルが異なるときは第１のレベ
ル（高レベル）にあり、その反対の場合は、第
２のレベル（低レベル）にある。実施例では、第１のチツプにおいて並列−直列
変換された直列ビツト列の各バイトを区分するの
にフレーム信号Ｆが用いられる。この信号は第２
のチツプに送られて、再構成されたクロツク信号
CLKとともに用いられ、信号およびをビ
ツト並列のバイトに変換する。本発明は前記方法を実行する装置にも関連す
る。［詳細な説明］第１図に、本発明の方法を実現するのに必要な
回路のブロツク図が示されている。データ・ビツトは第１のモジユール上に配列さ
れた、いわゆる受信チツプ（チツプ１）から、第
２のモジユール上に配列された、いわゆる受信チ
ツプ（チツプ２）に転送されることになつてい
る。チツプ１は論理回路３のブロツクを含む。論理
回路３はデータ・ビツトの操作を実行し、バイト
単位の並列ビツトＤ０〜Onを生成する。チツプ
２は受取つた直列ビツトの操作を実行する回路を
含む。第１図には、ビツトＤ０〜Ｄ７からなるバ
イトを伝送するのに必要な素子だけが示されてい
る。本発明の原理は異なるビツト数からなるグル
ープに適用できることは明白である。並列ビツトＤ０〜Ｄ７はマルチプレツクス回路
４に送られ、マルチプレツクス回路４は第２図に
示されたクロツク信号CKおよびフレーム信号Ｆ
の制御の下に出力線５を介して並列形式のビツト
Ｄ０〜Ｄ７を直列形式で送出する。この機能を確
実に実行しうる複数の回路が先行技術で既知であ
り、このような回路の一例を後に第４図に関連し
て説明する。フレーム信号Ｆは駆動回路６を介してチツプ２
に送られる。本発明によつて、コーデイング回路７はクロツ
ク信号CKに同期され且つデータ・ビツトの振幅
を越える振幅範囲を有する鋸歯状信号CK′の制御
の下に２つのパルス列PH1およびPH2を生成す
る。これについては後に第２図に関連して説明す
る。両パルス列PH1およびPH2は駆動回路８およ
び９ならびに伝送線路１０−ａおよび１０−ｂを
介してチツプ２に送られる。チツプ２に設けられている受信装置１２も線１
１を介してフレーム信号Ｆを受信し、この信号
は、直列ビツト列をバイト単位に区分して受信ビ
ツト列の直列−並列変換に利用される。パルス列PH1およびPH2はデコーダ１３が受
取り、受取つた直列データを表わす２つの信号
DJおよびを出力線１４および１５を介して生
成するとともに、クロツク信号CLKを出力線１
６を介して生成する。信号、およびCLK、ならびに伝送線路
１１を介して駆動回路６から受信装置１２が受取
つたフレーム信号Ｆは直−並変換・デマルチプレ
ツクス回路１７に転送される。この回路は、フレ
ーム内の直列ビツトを並列化し、受信チツプ上の
利用回路へビツト並列形式でビツトD0〜D7を出
力線１８−１〜１８−７を介して供給する。次に、送受チツプ１上のコーデング回路７で直
列ビツトをコーデングし、受信チツプ２上のデコ
ーダ１３がデコードして出力線１４，１５，１６
から信号，およびCLKを生成する方法を
第２図に関連して説明する。パルス列PH1およびPH2は直列データ・ビツ
ト・ストリームＤおよびその補数ならびにクロ
ツク信号CK′から生成される。信号CK′の前縁の
中間および後縁の中間に信号CKの高レベルが位
置するように両信号CK′およびCKが同期してい
る。換言すれば、クロツク周期の中間において鋸
歯状クロツクCK′の高又は低レベルが現われる。
従つて、信号CK′はクロツク信号CKの周期の２
倍の周期を有する。特定の実施例では、「１」の
ビツトは高レベルで示し、他方「０」のビツトは
低レベルで示される。直列ビツト・ストリームＤ
及びその補数の信号波形の立上り縁及び下り縁
が垂直であろうが傾斜を有していようが、本発明
のコーデングに影響はない。信号PH1及びPH2
は、信号Ｄ，及びクロツク信号CK′のレベルに
依存するからである。クロツク信号CK′のレベルがデータ・ビツト・
ストリームＤのレベルよりも低いとき、PH1は
第１のレベル（例えば、高レベル）であり、その
反対が真のとき、すなわちクロツク信号CK′のレ
ベルがデータ・ビツト・ストリームＤのレベルよ
りも高いときは、PH1は第２のレベル（例えば、
低レベル）である。クロツク信号CK′のレベルがデータ・ビツト・
ストリームの補数のレベルよりも低いとき、
PH2は第１のレベル（例えば、高レベル）であ
り、その反対が真のとき、すなわち、クロツク信
号のレベルがデータ・ビツト・ストリームの補数
Ｄのレベルよりも高いときは、PH2は第２のレ
ベル（例えば、低レベル）である。このように、２つのパルス列PH1およびPH2
はクロツク信号の過渡期（遷移期間）同じ高レベ
ルまたは低レベルになるように生成され、クロツ
クの過渡期の間におけるこれらの２つの信号の位
相シフトは伝送されたデータを表わし、次のよう
に符号化される。クロツク信号CK′の立上りの過渡期において、
PH1の下端（立下り縁）がPH2の下端に先行し
て現われるときは、対応するデータ・ビツトは
「０」である。その反対が真であるとき、すなわ
ちPH1の下端がPH2の下端の後に現われるとき
は、対応するデータ・ビツトは「１」である。クロツク信号CK′の立下がる過渡期において、
PH1の上端（立上り縁）がPH2の上端に先行し
て現われるときは、対応するデータ・ビツトは
「１」である。その反対が真であるとき、すなわ
ちPH1の上端がPH2の上端の後に現われるとき
は、対応するデータ・ビツトは「０」である。この位相シフトを検出してデータ・ビツトを検
索するために、PH1とPH2のレベルが比較され
る。実際には、クロツク信号の過渡期を除き、
PH1とPH2は同じレベル、すなわち高レベル、
または低レベルである。これらの過渡期におい
て、PH1がPH2よりも低いときは「０」が検出
され、PH1がPH2よりも高いときは「１」が検
出される。受信端で、クロツク信号CLKが受信された信
号PH1とPH2のレベルの比較によつて生成され、
PH1とPH2のレベルが等しいときは、前記クロ
ツク信号CLKは第２のレベル、例えば低レベル
であり、その反対が真のとき、すなわちPH1と
PH2のレベルが等しくないときは、信号CLKは
第１のレベル、例えば高レベルである。データ・ビツトを表わす２つの信号および
DKはPH1およびPH2から生成され、直列で受信
されたデータ・ビツトは並列化される。 PH1とPH2が等しい、すなわちクロツクCK′の
過渡期の外にあるとき、とは通常高レベル
に選択されている第１のレベルである。 PH1とPH2のレベルが異なるとき、２つのケ
ースが起こりうる。PH1＞PH2の場合は、だ
けが低レベルに選択されている第２のレベルに移
行する。PH1＜PH2の場合には、信号だけが
低レベルに移行する。２進データがの場合は
「１」、の場合は「０」であることを表示する
信号とは次にJKラツチ型のレジスタの入
力とに加えられてデータ・ビツトを並列化す
る。この方法を実現するために設けられた回路につ
いて次に第３図に関連して説明する。チツプ１において、２つの比較器３０および３
１は第４図に示されたマルチプレツクス回路４に
よつて供給された直列データ・ビツト・ストリー
ムＤおよびその補数からPH1およびPH2を生
成する。チツプ２において、信号、およびCLK
は２つの比較器３３および３４によつて供給さ
れ、第５図に示された変換・デマルチプレツクス
回路１７に送られる。チツプ１において、クロツク３５は出力線３６
を介して信号CK′を供給し、出力線３７を介して
信号CKを供給する。前記信号CKは周波数分割器
３８によつて８分され、フレーム信号Ｆを生成す
る。信号CKおよびＦはマルチプレツクス回路４
に送られてビツトＤ０〜Ｄ７を直列化する。良好な実施例において、信号PH1およびPH2
を生成する比較器の各々は２個のエミツタ結合
NPNトランジスタから成る。比較器３０のＴ１
およびＴ２、比較器３１のＴ３およびＴ４がこれ
に該当する。トランジスタＴ３のベースはデータ・ビツトＤ
を受取り、トランジスタＴ１のベースはデータ・
ビツトの補数を受取る。トランジスタＴ２およ
びＴ４のベースは出力線３６からクロツク信号
CK′を受取る。Ｔ１およびＴ２のエミツタは電流
源Ｓ１を介して接地され、Ｔ３およびＴ４のエミ
ツタは電流源Ｓ２を介して接地されている。Ｔ１
およびＴ３のコレクタは正の電源電圧＋Vcに接
続され、Ｔ２およびＴ４のコレクタはそれぞれ抵
抗Ｒ２およびＲ４を介して電源電圧＋Vcに接続
されている。Ｔ３のベースのデータ・ビツトのＤがＴ４のベ
ースのクロツク信号CK′よりも高いレベルにある
ときは、Ｔ３は導電し、従つてＴ４はオフにな
り、トランジスタＴ４のコレクタ（点Ｍ）は高レ
ベルになる。その反対が真のとき、すなわちデー
タ・ビツトＤがクロツク信号CK′よりも低いレベ
ルにあるときは、Ｔ４が導電してＴ３はオフにな
り、点Ｍは低レベルになる。Ｔ１のベースのデータ・ビツトの補数のレベ
ルがＴ２のベースのクロツク信号CK′よりも高い
ときは、Ｔ１が導電してＴ２はオフになり、Ｔ２
のコレクタ（点Ｎ）の電圧レベルは高レベルにな
る。反対に、データ・ビツトの補数のレベルが
クロツク信号CK′よりも低いときは、Ｔ１はオフ
になり、Ｔ２は導電する。従つて、点Ｎは低レベ
ルになる。点ＮおよびＭは第１図の駆動回路９および８を
構成する２つのトランジスタＴ５およびＴ６のベ
ースに接続されている。前記トランジスタＴ５お
よびＴ６のコレクタは正の電源電圧に接続され、
エミツタは抵抗Ｒ６およびＲ５を介して接地され
ている。従つて、点ＭおよびＮからの信号は同じ
レベル差で点ＯおよびＰに現われる。これらは信
号PH1およびPH2であつて、伝送線路１０−ａ
および１０−ｂを介して受信チツプ（チツプ２）
に伝送される。チツプ２において、２つの比較器３３および３
４が設けられており、次の３つの条件PH1＞
PH2、PH1＜PH2およびPH1＝PH2を検出する。比較器３３は２つのエミツタ結合トランジスタ
Ｔ７およびＴ８から成り、そのエミツタは電流源
Ｓ３を介して接地されている。Ｔ７のベースは伝送線路１０−ｂおよび抵抗Ｒ
１１の第１のパツドに接続され、抵抗Ｒ１１の第
２のパツドＵはIR電流源Ｓ５を介して接地され
ている。Ｔ８のコレクタは抵抗Ｒ８を介して電源電圧＋
Vcに接続されている。比較器３４は２つのエミツタ結合トランジスタ
Ｔ９およびＴ１０を含み、そのエミツタは電流源
Ｓ４を介して接地されている。Ｔ９のベースは伝送線路１０−ａおよび抵抗Ｒ
１２の第１のパツドに接続され、その第２のパツ
ドＶはIR電流源３６を介して接地されている。
抵抗Ｒ１２は抵抗Ｒ１１と同じ抵抗値を有する。
Ｔ１０のコレクタは抵抗Ｒ１０を介して電源電圧
＋Vcに接続されている。Ｔ９のコレクタは接続
点ＷでトランジスタＴ７のコレクタに共通接続さ
れ、抵抗Ｒ９を介して電源電圧に接続されてい
る。Ｔ８のベースは点Ｖに接続され、Ｔ１０のベ
ースは点Ｕに接続されている。信号および
は、Ｔ１０およびＴ８のコレクタから、各々、点
ＸおよびＹにおいて得られ、他方、信号CLKは
Ｔ７およびＴ９のコレクタ側の共通接続点Ｗから
得られる。第１のパツドがチツプ２の入力側の線
１０−ａおよび１０−ｂに接続され、第２のパツ
ドが電流電圧Vtに接続されている抵抗Ｒ１３お
よびＲ１４は、ライン・アダプタとして機能す
る。これらの抵抗を流れる電流が制限されるの
で、Ｔ５およびＴ６は過度には導通しない。次に、回路動作について説明する。PH1が
PH2よりも高いとき、トランジスタＴ９のベー
ス電位はＴ１０のベース電位よりも高い。実際に
は、点Ｕの電位はPH2からＲ１１のIRを差引い
たものに等しく、これは回路雑音の除去に相当す
る。従つて、Ｔ９は導電し、Ｔ１０はオフにな
り、点Ｘの電位は高くなる。比較器３３において、PH1がPH2にＲ１２の
電圧降下を加えたものよりも高い場合には、Ｔ７
はオフになり、Ｔ８は導電して点Ｙの電位は低く
なる。Ｔ９が導電しＴ７がオフのときは点Ｗの電位は
高くなる。反対に、PH1がPH2よりも低いときは、Ｔ７
のベース電位はＴ８のベース電位よりも高い。実
際には、点Ｗの電位はPH1からＲ１２のIRを差
引いたものに等しく、これは回路雑音の除去に相
当する。従つて、Ｔ７は導電しＴ８はオフにな
り、点Ｙの電位は高くない。比較器３４において、Ｔ９がオフでＴ１０が導
電するときは、点Ｘの電位は低くない。Ｔ７が導電しＴ９がオフのときは点Ｗの電位は
高くなる。 PH1＝PH2のとき、またはこれらの２つの信
号の差がＲ１１またはＲ１２の電圧降下よりも低
いときは、トランジスタＴ９およびＴ７は導電
し、Ｔ８およびＴ１０はオフになる。従つて、点
ＸおよびＹの電位は高くなり、点Ｗの電位は低く
なる。その結果、点Ｙ，ＸおよびＷから得られた信号
が第２図の信号、およびLKであり、受信
装置１２が受取つたフレーム信号Ｆの制御の下に
変換・デマルチプレツクス回路１７において用い
られ、非直列化されたデータ・ビツトＤ０〜Ｄ７
が供給され、受信チツプ（チツプ２）の回路（図
示せず）によつて使用される。第４図は直列化されたデータ・ビツトＤ０〜Ｄ
７がマルチプレツクスされる回路（マルチプレツ
クス回路４）を示す。この回路は２つのデータ入力および２つの制御
入力を有する８ステージのシフト・レジスタ・ラ
ツチSRL０〜SRL７から成り、２つのクロツク
信号を受取ることができる。これらのラツチに
は、論文“Level sensitive scan designal tests
chips，board，systtem”，“electronics”，
March15，1979，page108において記述された型
を用いることがある。この図面において各々のラツチの種々の入力お
よび出力に用いた参照記号を下記に示す。これら
は前記論文に用いた参照記号と同じである。Ｄ：システム・データＣ：システム・クロツクＩ：スキヤン・データＡ：シフトＡクロツク＋L2：真出力 −L2：補数出力ラツチSRL７〜SRL０はシフト・レジスタを
与えるように配列されている。ラツチSRL７の
出力＋L2はラツチSRL６の入力Ｉに接続されて
いる。以下同様に接続される。クロツク信号CKはすべてのラツチ入力Ａに加
えられ、フレーム信号Ｆはすべての入力Ｃに加え
られる。データ・ビツトは入力Ｄに加えられ、Ｄ７はラ
ツチSRL７の入力Ｄに加えられ、D0はラツチ
SRL０の入力Ｄに加えられる。最初のフレーム・パルスＦ１で、データ・ビツ
トに並列にラツチSRL７〜SRL０にロードされ、
次いで各々のクロツク・パルスCKで、ラツチ・
セツトにシフトされる。従つて、最初のクロツ
ク・パルスCK０で、ラツチSRL０の出力＋L2お
よびL2は、出力線５−ａおよび５−ｂを介して
ビツトＤ０および補数０を供給し、ラツチ
SRL１の状態はラツチSRL０に転送される。こ
のようにして、後続するパルスCK１〜CK７の
各々で、次々と１つのビツトとその補数Ｄ１、
１〜Ｄ７、７が出力線５−ａおよび５−ｂから
送り出される。次のフレーム・パルスＦ２で、もう１つのバイ
トがレジスタにロードされて直列化される。第５図はデータ・ビツトＤ０〜Ｄ７が信号、
DKおよびCLKから検索される回路（変換・デマ
ルチプレツクス回路１７）を示す。この回路は−タイプの８個の直列に配列さ
れたラツチ０〜７から成り、ラツチの状態
は第３図に示された回路の点Ｗから得られたクロ
ツク信号CLKの制御の下に次のラツチに転送さ
れる。このタイプのラツチでは、２つの入力のおよ
びならびに２つの出力Ｑおよびが与えられ
る。入力はラツチを０にセツトするように与え
られ、入力はラツチを１にセツトするように与
えられる。ｔ＋１の時刻におけるラツチの状態
Qt＋１は下記の真理表により、前の時刻におけ
る状態Qtによつて決まる。

【表】信号およびはラツチ７の入力およ
びに加えられる。ラツチ７の出力および
Ｑは次のラツチ６の入力およびに接続さ
れている。以下同様に、ラツチ０に至るまで
順次接続されている。連続するラツチ７〜０の状態はクロツク
信号CLKの速度で伝えられる。ラツチはすべてフレーム・パルスによつて０に
リセツトされている（状態Ｑ＝０、＝１）。従つて、最初に受取られたパルス・フレームＦ
１はすべてのラツチを０にセツトする。クロツク・パルスCLK０（第２図）では、
＝０かつ＝１である。Ｑ７は１になる。クロツク時刻CLK１では、Ｑ７は１に、７
は０にセツトされており、ラツチ６は１にな
り、は１に、は０にセツトされ、ラツチ
JK７は０になる。（Ｑ７＝１、Ｑ７＝０）。クロツク・パルスCLK２では、Ｑ６＝１かつ
Ｑ６＝０であり、７＝１かつＱ７＝０であり、
ラツチ５は１になり、ラツチ６は０にな
り、は１に等しく、かつは０に等しく、前
に０にセツトされたラツチ７は０のままであ
る。このように、各々のクロツク・パルスCLKに
おいて、各々のラツチの状態はラツチ７〜
０のセツトを介して伝わり、８個のパルスCLK
０〜CLK７の後、それぞれラツチの出力Ｑ７〜
Ｑ０は第２図に示された例においてデータ・ビツ
ト10011000で表わされたレベルである。次にラツチの状態は第２図に示された信号FS
によつて開かれたゲート５０を介して出力レジス
タ５１に転送される。前記信号FSはクロツクCK
の半周期分だけ進められたフレーム信号Ｆであ
る。既に示された本発明の利点の１つは送信および
受信チツプを取付けるのに用いるモジユールＩ／
Ｏピンが節約されることである。データ・ビツト
の直列伝送は追加フレーム信号の伝送を必要とす
るから、駆動回路６によつて送信され、受信回路
１２で受取られた同じ信号を用いて、チツプ１か
らチツプ２に送られていくつかのデータ・バイト
のマルチプレツクスおよびデマルチプレツクスを
制御することが可能である。この利点の外に、本発明の方法および装置は、
異なる伝送モードが用いられるから、データを小
さい信号振幅によつて伝送できる。実際には、
PH1とPH2のレベル差だけが重要である。その
ため、最小限の間隙を有する。印刷回路線を用い
ることがある２本の結合された線上の小さい電圧
振幅によつて伝送が実行されることがある。この
結合により、システムは在来のシステムの場合よ
りも高い雑音／信号比に耐えることができる。線路の端の抵抗（第３図のＲ１３，Ｒ１４）を
線路インピーダンスに整合させ、電力と性能特性
の間によりよい妥協点を与えることも可能であ
る。伝送線路１０−ａおよび１０はどちらも光学フ
アイバから成る。この場合には、前記光学フアイ
バを駆動するのに必要なアダプタはチツプ１およ
び２に設けなければならない。このシステムのもう１つの利点は、受信端での
パリテイ・エラーの検出をより容易にすることで
ある。の作用を確実なものにするには、第５図の
回路にラツチ５２を設け、ラツチ５２の状態を出
力Ｑ７によつて制御すれば十分である。ラツチ５
２はフレーム信号によつてリセツトされ、その状
態は出力Ｑ７から出された信号の立上りの過渡期
ごとに変化する。従つて、バイト伝送の終了時に
は、ラツチ５２は常に、前記伝送でパリテイ・エ
ラーを生じたかどうかを決定した状態であり、前
記状態は使用上の約速、すなわち１の数が偶数
か、または奇数かによつて決まる。ラツチ５２の
状態はバイト伝送終了時に検査される。そのた
め、信号FSおよびラツチ５２の出力信号がAND
ゲート５３に加えられ、その出力５４が検査され
る。 ANDゲート５３の出力信号の状態は伝送中に
パリテイ・エラーがあつたかどうかを表わす。

【図面の簡単な説明】

第１図は本発明による伝送装置のブロツク図、
第２図は本発明の方法によつて生成された種々の
信号のタイミング図、第３図は本発明による装置
の詳細図、第４図および第５図は第１図および第
３図のマルチプレツクス回路および変換・デマル
チプレツクス回路である。１，２……チツプ、３……論理回路、４……マ
ルチプレツクス回路、６……駆動回路、７……コ
ーデイング回路、８，９……駆動回路、１２……
受信装置、１３……デコーダ、１７……変換・デ
マルチプレツクス回路、３０，３１，３３，３４
……比較器、３５……クロツク、３８……周波数
分割器、５０……ゲート、５１……出力レジス
タ、５２……ラツチ、５３……ANDゲート。

Claims

【特許請求の範囲】１情報ビツトをコーデングしてクロツク毎に１
ビツトの割合で直列化ビツト・ストリームとして
送信し、受信側でデコーデングして情報ビツトを
再生するための情報ビツト送受方法であつて、送信側において、送信すべきデータ・ビツト波
形よりも高い振幅と２クロツク周期に相当する周
期とを有し、クロツク周期の中間に高又は低レベ
ルが位置するようにクロツクに同期された鋸歯状
クロツク信号を生成し、その際、各単位ビツト区
画において該鋸歯状クロツク信号のいずれか一方
の傾斜辺のみがデータ・ビツト波形の高又は低レ
ベルと交差するよう鋸歯状クロツク信号の振幅の
大きさ及びビツト区画に関する位相差を予め調整
しておく段階；データ・ビツト・ストリームＤおよびその補数
Ｄから、該ビツト・ストリームのレベルが該鋸歯
状クロツク信号のレベルよりも高いときには第１
のレベルになり且つ該ビツト・ストリームのレベ
ルが該鋸歯状クロツク信号のレベルよりも低いと
きには第２のレベルになる第１の信号PH1と、
該ビツト・ストリームの補数のレベルが該鋸歯状
クロツク信号のレベルよりも高いときには第１の
レベルになり且つ該ビツト・ストリームの補数の
レベルが該鋸歯状クロツク信号のレベルよりも低
いときには第２のレベルになる第２の信号PH2
とを生成するコーデング段階；受信側において、受信した第１および第２の信
号PH1およびPH2のレベルを比較してビツト状
態を表わす第３および第４の信号およびを
下記の(イ)乃至(ニ)の条件に従つて生成すると共に
各々のビツト周期を定義するクロツク信号CLK
を下記の(ホ)および(ヘ)の条件に従つて再生するコー
デング段階から成る上記送受方法。［但し： (イ) PH1＝PH2またはPH1＜PH2のとき：第３信号は第１レベル。 (ロ) PH1＞PH2のとき；第３信号は第２レベ
ル。 (ハ) PH1＝PH2またはPH1＞PH2のとき：第４信号は第１レベル。 (ニ) PH1＜PH2のとき；第４信号は第２レベ
ル。 (ホ) PH1＞PH2またはPH1＜PH2のとき：信号CLKは第１レベル。 (ヘ) PH1＝PH2のとき；信号CLKは第２レベ
ル。］