JPH04365352A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04365352A JPH04365352A JP14054891A JP14054891A JPH04365352A JP H04365352 A JPH04365352 A JP H04365352A JP 14054891 A JP14054891 A JP 14054891A JP 14054891 A JP14054891 A JP 14054891A JP H04365352 A JPH04365352 A JP H04365352A
- Authority
- JP
- Japan
- Prior art keywords
- film
- mask
- silicon nitride
- photoresist
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000010931 gold Substances 0.000 claims abstract description 17
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052737 gold Inorganic materials 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 26
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 20
- 238000005530 etching Methods 0.000 abstract description 13
- 229910052782 aluminium Inorganic materials 0.000 abstract description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 239000002245 particle Substances 0.000 abstract description 5
- 239000000377 silicon dioxide Substances 0.000 abstract description 3
- 230000007547 defect Effects 0.000 abstract description 2
- 239000004411 aluminium Substances 0.000 abstract 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000007795 chemical reaction product Substances 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000011248 coating agent Substances 0.000 description 9
- 238000000576 coating method Methods 0.000 description 9
- 229920001721 polyimide Polymers 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 239000004642 Polyimide Substances 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に絶縁膜へのホールの形成方法に関する。
に関し、特に絶縁膜へのホールの形成方法に関する。
【０００２】
【従来の技術】従来の半導体装置の製造工程において、
金配線及びその上に絶縁膜形成後、絶縁膜にホールを形
成する場合は、まず、絶縁膜上にフォトレジスト膜を塗
布し、ホール形成領域上のみに開口部を有するフォトマ
スクを用いて露光し、現像処理によりフォトレジスト膜
を除去する。続いて、パターン形成された前記フォトレ
ジスト膜をマスクとして、絶縁膜を膜質に応じたガスを
用いて等方性又は異方性エッチング法によりエッチング
除去する。その後マスクとしてのフォトレジスト膜を除
去する。
金配線及びその上に絶縁膜形成後、絶縁膜にホールを形
成する場合は、まず、絶縁膜上にフォトレジスト膜を塗
布し、ホール形成領域上のみに開口部を有するフォトマ
スクを用いて露光し、現像処理によりフォトレジスト膜
を除去する。続いて、パターン形成された前記フォトレ
ジスト膜をマスクとして、絶縁膜を膜質に応じたガスを
用いて等方性又は異方性エッチング法によりエッチング
除去する。その後マスクとしてのフォトレジスト膜を除
去する。
【０００３】ここで、絶縁膜が窒化シリコン膜等の場合
には、ＣＦ４ を主とするエッチングガス系を、またシ
リコンポリイミド等の有機塗布膜の場合には、Ｏ２ を
主とするエッチングガス系を用いる。さらに、シリコン
ポリイミド等の有機塗布膜の場合は、上部に窒化シリコ
ン等の絶縁膜を形成し、フォトレジスト膜をマスクとし
てまず窒化シリコン膜等の絶縁膜にパターン形成し、次
でフォトレジスト膜を除去した後、この窒化シリコン膜
等をマスクとしてシリコンポリイミド等の有機塗布膜に
Ｏ２ を主とするエッチングガス系を用いてパターンを
形成し、最後に窒化シリコン膜等のマスクを除去すると
いう方法も用いられている。
には、ＣＦ４ を主とするエッチングガス系を、またシ
リコンポリイミド等の有機塗布膜の場合には、Ｏ２ を
主とするエッチングガス系を用いる。さらに、シリコン
ポリイミド等の有機塗布膜の場合は、上部に窒化シリコ
ン等の絶縁膜を形成し、フォトレジスト膜をマスクとし
てまず窒化シリコン膜等の絶縁膜にパターン形成し、次
でフォトレジスト膜を除去した後、この窒化シリコン膜
等をマスクとしてシリコンポリイミド等の有機塗布膜に
Ｏ２ を主とするエッチングガス系を用いてパターンを
形成し、最後に窒化シリコン膜等のマスクを除去すると
いう方法も用いられている。
【０００４】
【発明が解決しようとする課題】最近の半導体装置にお
いては、金属配線材料として、従来のＡｌから金（Ａｕ
）を用いる傾向にある。しかし、金配線上の絶縁膜に従
来のようにＣＦ４ を主としたガスを用いてホールを形
成する場合、マスクのフォトレジスト膜中の酸素とＣＦ
４ ガスと金が反応し、黒色の粒子が形成され、パター
ン欠陥が発生するという問題があった。またシリコンポ
リイミド等の有機塗布膜をフォトレジスト膜をマスクと
し、Ｏ２ を主とするガスを用いてエッチングする場合
は、フォトレジスト膜と有機塗布膜のエッチング速度が
ほぼ同等であるため、非常に厚いフォトレジスト膜を使
用しなければならず、微細パターンの形成が困難であっ
た。また、等方性エッチング法を用いるとパターンが広
がってしまうため、異方性エッチング法しか用いること
ができないため、ホール上に上層配線を形成する場合上
層配線のステップカバレッジが非常に悪かった。
いては、金属配線材料として、従来のＡｌから金（Ａｕ
）を用いる傾向にある。しかし、金配線上の絶縁膜に従
来のようにＣＦ４ を主としたガスを用いてホールを形
成する場合、マスクのフォトレジスト膜中の酸素とＣＦ
４ ガスと金が反応し、黒色の粒子が形成され、パター
ン欠陥が発生するという問題があった。またシリコンポ
リイミド等の有機塗布膜をフォトレジスト膜をマスクと
し、Ｏ２ を主とするガスを用いてエッチングする場合
は、フォトレジスト膜と有機塗布膜のエッチング速度が
ほぼ同等であるため、非常に厚いフォトレジスト膜を使
用しなければならず、微細パターンの形成が困難であっ
た。また、等方性エッチング法を用いるとパターンが広
がってしまうため、異方性エッチング法しか用いること
ができないため、ホール上に上層配線を形成する場合上
層配線のステップカバレッジが非常に悪かった。
【０００５】上記問題の対策として、窒化シリコン膜等
をマスクとして有機塗布膜にパターン形成する方法があ
るが、この場合は、窒化シリコン膜等を除去する時に有
機塗布膜がエッチングされるため、パターン精度が低下
するという問題があった。
をマスクとして有機塗布膜にパターン形成する方法があ
るが、この場合は、窒化シリコン膜等を除去する時に有
機塗布膜がエッチングされるため、パターン精度が低下
するという問題があった。
【０００６】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、金配線上の絶縁膜にホールを形成する場合の
マスクとしてアルミ等の、ウェットエッチング法で容易
にエッチング除去可能な金属膜を用いる。
造方法は、金配線上の絶縁膜にホールを形成する場合の
マスクとしてアルミ等の、ウェットエッチング法で容易
にエッチング除去可能な金属膜を用いる。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。図１（ａ）〜（ｄ）は本発明の第１の実施例を説明
するための半導体チップの断面図である。
る。図１（ａ）〜（ｄ）は本発明の第１の実施例を説明
するための半導体チップの断面図である。
【０００８】まず図１（ａ）に示すように、半導体基板
１上に金配線２をメッキ法等により形成した後、第１の
窒化シリコン膜３を形成する。次で平坦化のために全面
にシリカ塗布膜４を形成したのちエッチバックをおこな
う。さらに第２の窒化シリコン膜５を成長させ層間膜を
形成する。続いてアルミ膜６をスパッタ法又はＣＶＤ法
等により形成する。この時の膜厚は、２００〜３００ｎ
ｍ程度で良い。その後、全面にフォトレジスト膜７を塗
布し、フォトマスクを用いて開口部１０Ａの形成をおこ
なう。次に図１（ｂ）に示すように、このフォトレジス
ト膜７をマスクとして、Ｃｌ２ 系等のガスを用いてア
ルミ膜６をエッチングし開口部１０Ｂを形成する。この
時アルミ膜厚は、２００〜３００ｎｍと非常に薄いため
、フォトレジスト膜７のパターンを正確に転写すること
ができる。その後フォトレジスト膜７を剥離除去する。
１上に金配線２をメッキ法等により形成した後、第１の
窒化シリコン膜３を形成する。次で平坦化のために全面
にシリカ塗布膜４を形成したのちエッチバックをおこな
う。さらに第２の窒化シリコン膜５を成長させ層間膜を
形成する。続いてアルミ膜６をスパッタ法又はＣＶＤ法
等により形成する。この時の膜厚は、２００〜３００ｎ
ｍ程度で良い。その後、全面にフォトレジスト膜７を塗
布し、フォトマスクを用いて開口部１０Ａの形成をおこ
なう。次に図１（ｂ）に示すように、このフォトレジス
ト膜７をマスクとして、Ｃｌ２ 系等のガスを用いてア
ルミ膜６をエッチングし開口部１０Ｂを形成する。この
時アルミ膜厚は、２００〜３００ｎｍと非常に薄いため
、フォトレジスト膜７のパターンを正確に転写すること
ができる。その後フォトレジスト膜７を剥離除去する。
【０００９】次に図１（ｃ）に示すように、このアルミ
膜６をマスクとしてＣＦ４ ＋Ｏ２ ガスにより、第１
の窒化シリコン膜３を等方エッチングしてホール１１Ａ
を形成する。続いて、ＣＦ４ ガスのみを用いて第２の
窒化シリコン膜５を異方性エッチングする。この時、オ
ーバーエッチング分で金配線２の上面とＣＦ４ ガスが
接触するが、フォトレジストのマスクと違ってアルミ膜
のマスクのため、従来のように金とＣＦ４ とＯ２ の
反応による黒色粒子は発生しない。最後に図１（ｄ）に
示すように、アルミ膜をリン酸系の薬品を使ってウェッ
ト処理により除去する。この時、金配線２及び窒化シリ
コン膜３及び５への影響はない。
膜６をマスクとしてＣＦ４ ＋Ｏ２ ガスにより、第１
の窒化シリコン膜３を等方エッチングしてホール１１Ａ
を形成する。続いて、ＣＦ４ ガスのみを用いて第２の
窒化シリコン膜５を異方性エッチングする。この時、オ
ーバーエッチング分で金配線２の上面とＣＦ４ ガスが
接触するが、フォトレジストのマスクと違ってアルミ膜
のマスクのため、従来のように金とＣＦ４ とＯ２ の
反応による黒色粒子は発生しない。最後に図１（ｄ）に
示すように、アルミ膜をリン酸系の薬品を使ってウェッ
ト処理により除去する。この時、金配線２及び窒化シリ
コン膜３及び５への影響はない。
【００１０】図２（ａ）〜（ｄ）は本発明の第２実施例
を説明するための半導体チップの断面図である。まず図
２（ａ）に示すように、半導体基板１上に金配線２を形
成した後、窒化シリコン膜３を成長させる。続いてシリ
コンポリイミド膜８により表面を平坦化する。その後、
厚さ約２００ｎｍのＴｉＷ膜９を形成する。次でフォト
レジスト膜７を形成したのちフォトマスクを用いてホー
ルのパターンである開口部１０Ａを形成する。次に図２
（ｂ）に示すように、このフォトレジスト膜をマスクと
して、ＴｉＷ膜９をＣＦ４ 系のガスによりエッチング
し開口部１０Ｂを形成する。
を説明するための半導体チップの断面図である。まず図
２（ａ）に示すように、半導体基板１上に金配線２を形
成した後、窒化シリコン膜３を成長させる。続いてシリ
コンポリイミド膜８により表面を平坦化する。その後、
厚さ約２００ｎｍのＴｉＷ膜９を形成する。次でフォト
レジスト膜７を形成したのちフォトマスクを用いてホー
ルのパターンである開口部１０Ａを形成する。次に図２
（ｂ）に示すように、このフォトレジスト膜をマスクと
して、ＴｉＷ膜９をＣＦ４ 系のガスによりエッチング
し開口部１０Ｂを形成する。
【００１１】次に図２（ｃ）に示すように、フォトレジ
スト膜７とＴｉＷ膜９をマスクとしＯ２ ガスを用いて
シリコンポリイミド膜８を等方性エッチングしホール１
１Ｂを形成する。この時、フォトレジスト膜７も同時に
エッチング除去されるが、下層のＴｉＷ膜はＯ２ ガス
でサイドエッチングされることはない。その後、Ｏ２
ガスを用いて異方性エッチングをおこなう。この時もＴ
ｉＷ膜９は、エッチングされないため、フォトレジスト
膜のように厚い膜にする必要がなく、Ｏ２ ガスによる
シリコンポリイミド膜８の加工精度は非常に良いものと
なる。次に図２（ｄ）に示すように、更に窒化シリコン
膜３をＣＦ４ 系ガスによりエッチングする。この時、
同時にＴｉＷ膜９もエッチングされるが、ＴｉＷ膜９が
完全にはなくならないようにあらかじめＴｉＷの膜厚を
設定しておくことにより、窒化シリコン膜３のオーバー
エッチング分でも金配線２上に黒粒が発生することはな
い。最後に残ったＴｉＷ膜を過酸化水素水でエッチング
除去する。
スト膜７とＴｉＷ膜９をマスクとしＯ２ ガスを用いて
シリコンポリイミド膜８を等方性エッチングしホール１
１Ｂを形成する。この時、フォトレジスト膜７も同時に
エッチング除去されるが、下層のＴｉＷ膜はＯ２ ガス
でサイドエッチングされることはない。その後、Ｏ２
ガスを用いて異方性エッチングをおこなう。この時もＴ
ｉＷ膜９は、エッチングされないため、フォトレジスト
膜のように厚い膜にする必要がなく、Ｏ２ ガスによる
シリコンポリイミド膜８の加工精度は非常に良いものと
なる。次に図２（ｄ）に示すように、更に窒化シリコン
膜３をＣＦ４ 系ガスによりエッチングする。この時、
同時にＴｉＷ膜９もエッチングされるが、ＴｉＷ膜９が
完全にはなくならないようにあらかじめＴｉＷの膜厚を
設定しておくことにより、窒化シリコン膜３のオーバー
エッチング分でも金配線２上に黒粒が発生することはな
い。最後に残ったＴｉＷ膜を過酸化水素水でエッチング
除去する。
【００１２】本第２の実施例では上述したようにフォト
レジスト膜の剥離工程を省略できるという利点がある。
レジスト膜の剥離工程を省略できるという利点がある。
【００１３】
【発明の効果】以上説明したように本発明は、金配線上
の絶縁膜にホールを形成する場合に、ウェットエッチン
グ法により除去できる金属膜をマスクとすることにより
、黒色粒子の発生をおさえる効果がある。また、シリコ
ンポリイミドのようにドライエッチング特性がフォトレ
ジスト膜とよく似た材料に対して加工精度を向上させる
ことができるという効果もある。
の絶縁膜にホールを形成する場合に、ウェットエッチン
グ法により除去できる金属膜をマスクとすることにより
、黒色粒子の発生をおさえる効果がある。また、シリコ
ンポリイミドのようにドライエッチング特性がフォトレ
ジスト膜とよく似た材料に対して加工精度を向上させる
ことができるという効果もある。
【図１】本発明の第１の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図２】本発明の第２の実施例を説明するための半導体
チップの断面図。
チップの断面図。
１ 半導体基板
２ 金配線
３，５ 窒化シリコン膜
４ シリカ塗布膜
６ アルミ膜
７ フォトレジスト膜
８ シリコンポリイミド膜
９ ＴｉＷ膜
Claims (1)
- 【請求項１】 半導体基板上に金配線を形成する工程
と、この金配線上に絶縁膜を形成する工程と、ドライエ
ッチング法によりこの絶縁膜にホールを形成する工程と
を有する半導体装置の製造方法において、前記絶縁膜に
ホールを形成する際にウェットエッチング法により除去
が容易な金属膜をマスクとすることを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14054891A JPH04365352A (ja) | 1991-06-13 | 1991-06-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14054891A JPH04365352A (ja) | 1991-06-13 | 1991-06-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04365352A true JPH04365352A (ja) | 1992-12-17 |
Family
ID=15271239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14054891A Pending JPH04365352A (ja) | 1991-06-13 | 1991-06-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04365352A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013038195A (ja) * | 2011-08-07 | 2013-02-21 | Denso Corp | 半導体装置の製造方法 |
-
1991
- 1991-06-13 JP JP14054891A patent/JPH04365352A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013038195A (ja) * | 2011-08-07 | 2013-02-21 | Denso Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5915198A (en) | Contact process using taper contact etching and polycide step | |
| JPH11145278A (ja) | 半導体装置の製造方法 | |
| JPH04251925A (ja) | 半導体装置の製造方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPS607737A (ja) | 半導体装置の製造方法 | |
| JPH04365352A (ja) | 半導体装置の製造方法 | |
| JPH04259241A (ja) | 半導体装置の製造方法 | |
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| JP2001148423A (ja) | 半導体装置の製造方法 | |
| JPH03248429A (ja) | 半導体装置の製造方法 | |
| JP2000260871A (ja) | 半導体装置の製造方法 | |
| JPH05109719A (ja) | 半導体装置の製造方法 | |
| JPH02111054A (ja) | 半導体装置およびその製造方法 | |
| JPH05206083A (ja) | 半導体装置の製造方法 | |
| KR20010060984A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| JPH02122546A (ja) | 半導体装置の製造方法 | |
| KR100935251B1 (ko) | 반도체 소자의 나노 스페이스 제조 방법 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| JPH02134818A (ja) | 配線構造体の形成法 | |
| KR0172293B1 (ko) | 반도체 장치의 콘택홀 형성방법 | |
| JPH09246376A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH02140953A (ja) | 半導体装置の製造方法 | |
| JP2000269193A (ja) | 微細コンタクト及びビアホールの形成方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPH04356944A (ja) | 半導体装置およびその製造方法 |