JPH04368031A - 多重化装置 - Google Patents

多重化装置

Info

Publication number
JPH04368031A
JPH04368031A JP14336291A JP14336291A JPH04368031A JP H04368031 A JPH04368031 A JP H04368031A JP 14336291 A JP14336291 A JP 14336291A JP 14336291 A JP14336291 A JP 14336291A JP H04368031 A JPH04368031 A JP H04368031A
Authority
JP
Japan
Prior art keywords
clock
circuit
multiplexing
frequency divider
stuff
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14336291A
Other languages
English (en)
Inventor
Masae Okada
岡田 真江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP14336291A priority Critical patent/JPH04368031A/ja
Publication of JPH04368031A publication Critical patent/JPH04368031A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えば光伝送装置にお
いて、映像情報等の主情報とそれに付随する音声情報等
の副情報とを多重化するために設けられる多重化装置に
関する。
【0002】
【従来の技術】従来、この種の装置として例えば次のよ
うなものが知られている。図4はその構成を示す回路ブ
ロック図である。
【0003】同図において、図示しない撮像装置または
映像記録装置から出力された映像信号VSは、映像符号
化回路(V−COD)1で符号化されたのち、そのクロ
ックCK1とともに多重化装置3の多重変換回路(MU
X)31に入力される。一方、上記映像信号VSに付随
する音声信号ASは、音声符号化回路(A−COD)2
で符号化されたのちスタッフ多重変換回路32に入力さ
れる。このスタッフ多重変換回路32では、上記映像信
号クロックCK1に同期して、上記符号化音声信号AD
Sにスタッフパルスが多重化される。そして、このスタ
ッフ多重された符号化音声信号ASSは上記多重変換回
路31に入力される。
【0004】また、この多重化装置3はクロック抽出器
33を有しており、このクロック抽出器33で上記映像
信号クロックCK1に同期した、周波数がN倍の多重化
用クロックCK2が生成される。そして、この多重化用
クロックCK2は多重変換回路31に供給される。多重
変換回路31では、上記クロック抽出器33から供給さ
れた多重化用クロックCK2に同期して、上記符号化映
像信号VDSとスタッフ多重された符号化音声信号AS
Sとの多重化が行なわれ、これにより得られた多重化デ
ータMDは例えば次段の多重化装置へ供給される。
【0005】ところで、この種の装置では、映像信号V
Sが入力されない場合でも音声信号ASを単独で送信し
たい場合がある。しかし、上記従来の装置は、多重変換
回路31およびスタッフ多重変換回路32を、映像信号
クロックCK1およびこのクロックを基に生成した多重
化用クロックCK2に同期して動作させているため、映
像信号VSが入力されていない状態では、音声信号AS
を単独で送出することができない。
【0006】そこで、従来より例えば図5に示すような
装置が考えられている。この装置は、クロック抽出器と
してPLL(phase locked loop )
回路34を使用するとともに、クロック制御回路40を
設け、このクロック制御回路40により、上記PLL回
路34から出力された多重化用クロックCK2を基にス
タッフ多重用のクロックCK3を生成するようにしたも
のである。
【0007】すなわち、PLL回路34では、映像信号
クロックCK1が入力されている期間には、この映像信
号クロックCK1に同期して周波数がN倍の多重化用ク
ロックCK2が発生され、一方映像信号クロックCK1
が断になると自走発振動作状態になって、上記多重化用
クロックCK2の発生が継続される。
【0008】一方クロック制御回路40は、例えば図6
に示す如く、上記PLL回路34から出力された多重化
用クロックCK2を分周してスタッフ多重用クロックC
K3を生成する分周器41に加えて、同期回路42、ク
ロック断検出回路43および切換回路44を備えている
。このうち同期回路42では、分周器41から出力され
たスタッフ多重用クロックCK3が、映像信号クロック
CK1により同期化される。このような構成であるから
、映像信号クロックCK1が入力されている期間には、
切換回路44が同期回路42側に設定され、この結果同
期回路42により同期化されたスタッフ多重用クロック
CK3がスタッフ多重変換回路32に供給される。 これに対し、映像信号クロックCK1が断になると、こ
の断がクロック断検出回路43で検出されて切換回路4
4が分周器41側に切換わる。このため分周器41から
出力されたスタッフ多重用クロックCK3がスタッフ多
重変換回路32に供給される。
【0009】したがって、このような装置であれば、映
像信号VSの入力が断になった状態でも、多重化用クロ
ックCK2およびスタッフ多重用クロックCK3は発生
されるため、音声信号ASの送出は行なわれる。
【0010】
【発明が解決しようとする課題】ところが、このような
従来の装置は、クロック制御回路40でクロック断検出
回路43および切換回路44を必要とするため、クロッ
ク制御回路の構成が複雑化しかつ回路規模が大形化する
という問題点があった。
【0011】本発明は上記事情に着目してなされたもの
で、その目的とするところは、クロック断検出回路およ
び切換回路を不要とし、これにより回路構成の簡単小形
化を図り得る多重化装置を提供することにある。
【0012】
【課題を解決するための手段】上記目的を達成するため
に本発明は、主情報に同期した第1のクロックを基に時
分割多重用の第2のクロックを生成する回路を、位相同
期ループを使用したクロック生成回路により構成し、か
つ上記第2のクロックを基にスタッフ多重用の第3のク
ロックを生成するクロック制御回路を、分周器と論理和
回路とにより構成し、この分周器により上記第2のクロ
ックを分周して第3のクロックを生成し、この分周器に
より生成された第3のクロックに対応するクロックと上
記第1クロックとを、上記論理和回路で論理和してその
論理和出力を上記分周器に帰還供給するように構成した
ものである。
【0013】
【作用】この結果本発明によれば、主情報が入力されて
いる期間には、論理和回路により上記主情報の第1のク
ロックに同期化された分周クロックが分周器に帰還され
、一方主情報の入力が断となっている期間には、上記分
周クロックが論理和回路をそのまま通過して分周器に帰
還されることになる。このため、主情報が入力されてい
る場合と入力断となっている場合とで分周器に入力する
クロックを切換える必要はなくなり、この結果切換回路
およびクロック断検出回路は不要となる。したがって、
クロック制御回路の回路構成は大幅に簡単小形化される
【0014】
【実施例】図1は、本発明の一実施例における多重化装
置の構成を示す回路ブロック図である。尚、本実施例で
は、主情報として映像信号VSを、また副情報として音
声信号ASをそれぞれ取扱い、かつ映像信号用クロック
CK1の周波数をf0 、多重化用クロックCK2の周
波数を上記映像信号用クロックCK1の周波数f0 の
2倍である2f0 とした場合について説明する。また
、上記図1において前記図5と同一部分には同一符号を
付してある。
【0015】本実施例のクロック制御回路50は、2分
周器を構成するD形フリップフロップ51と、同期回路
を構成するオア回路52とから構成される。D形フリッ
プフロップ51は、PLL回路34から出力された多重
化用クロックCK2をクロック入力端子Cに取り込み、
非反転出力端子Qからスタッフ多重用のクロックCK3
を出力している。オア回路52は、映像信号用クロック
CK1と、上記D形フリップフロップ51の反転出力端
子(Q ̄)から出力された反転出力との論理和をとり、
その論理和出力OSを上記D形フリップフロップ51の
入力端子Dに供給している。
【0016】このような構成であるから、先ず映像信号
VSが入力されている期間には、PLL回路34では映
像信号クロックCK1に同期した2倍のクロック2f0
 が発生され、このクロックが多重化用クロックCK2
として多重変換回路31に供給される。また、クロック
制御回路50では、オア回路52にD形フリップフロッ
プ51の反転出力と映像信号クロックCK1とが入力さ
れ、その結果上記映像信号クロックCK1に同期したク
ロックOSがD形フリップフロップ51の入力端子Dに
入力される。したがって、D形フリップフロップ51か
らは、結果的に上記映像信号クロックCK1に同期した
2分周クロックCK3がスタッフ多重用クロックとして
出力される。図2は、このときのクロック制御回路50
の動作タイミングを示すものである。
【0017】一方、映像信号VSの入力が断たれた場合
には、PLL回路34は自走発振動作状態となり、この
自走発振により発生されたクロックCK2′が多重化用
クロックとして多重変換回路31に供給される。また、
クロック制御回路50では、映像信号クロックCK1が
“L”レベルとなるため、オア回路52はスルー状態と
なって、D形フリップフロップ51の反転出力がそのま
まD形フリップフロップ51の入力端子Dに帰還供給さ
れる。したがって、D形フリップフロップ51は等価的
に自己同期形の2分周器として動作することになり、こ
の結果D形フリップフロップ51からは、上記PLL回
路34から出力された自走クロックCK2′を2分周し
たクロックCK3′がスタッフ多重用クロックとして出
力される。図3は、このときのクロック制御回路50の
動作タイミングを示すものである。
【0018】この様に本実施例であれば、クロック制御
回路50をD形フリップフロップ51とオア回路52と
により構成し、D形フリップフロップ51によりPLL
回路34から出力されたクロックCK2を2分周してス
タッフ多重用クロックCK3を発生し、かつ映像信号V
Sが入力されている場合には、このスタッフ多重用クロ
ックCK3をオア回路52により映像信号クロックCK
1に同期させるようにしたので、クロック制御回路から
切換回路およびクロック断検出回路を不要にすることが
できる。したがって、装置の回路構成を簡単化しかつ小
形化することができる。
【0019】尚、本発明は上記実施例に限定されるもの
ではない。例えば、上記実施例では映像信号クロックC
K1の周波数f0 の2倍の周波数2f0を有する多重
化用クロックCK2を発生する場合を例にとって説明し
たが、3倍以上の周波数を有する多重化用クロックCK
2を発生する場合にも適用することができる。この場合
、クロック制御回路の分周器の構成を変更する必要があ
るが、D形フリップフロップの接続段数を増やす等して
対応すればよい。
【0020】また、前記実施例では副情報として音声信
号ASを取り扱う場合を例にとって説明したが、音声信
号AS以外に文字情報や暗号情報等を送出するようにし
てもよく、さらに映像信号VSが障害等により入力断に
なった場合には、その旨を表わす音声信号または文字デ
ータ等からなるガイダンス情報を送出するようにしても
よい。また、主情報としては映像信号に代わってデータ
等を送出するようにしてもよい。
【0021】その他、クロック制御回路の構成について
は勿論のこと、クロック生成回路の構成や情報多重変換
回路およびスタッフ多重回路の構成等についても、本発
明の要旨を逸脱しない範囲で種々変形して実施できる。
【0022】
【発明の効果】以上詳述したように本発明によれば、主
情報に同期した第1のクロックを基に時分割多重用の第
2のクロックを生成する回路を、位相同期ループを使用
したクロック生成回路により構成し、かつ上記第2のク
ロックを基にスタッフ多重用の第3のクロックを生成す
るクロック制御回路を、分周器と論理和回路とにより構
成し、この分周器により上記第2のクロックを分周して
第3のクロックを生成し、この分周器により生成された
第3のクロックに対応するクロックと上記第1クロック
とを、上記論理和回路で論理和してその論理和出力を上
記分周器に帰還供給するように構成したことによって、
クロック断検出回路および切換回路を不要とすることが
でき、これにより回路構成の簡単小形化を図り得る多重
化装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施例における多重化装置の構成を
示す回路ブロック図。
【図2】図1に示した装置のクロック制御回路の一動作
を示すタイミング図。
【図3】図1に示した装置のクロック制御回路の他の動
作を示すタイミング図。
【図4】従来の多重化装置の構成の一例を示す回路ブロ
ック図。
【図5】従来の多重化装置の構成の他の例を示す回路ブ
ロック図。
【図6】図5に示した装置のクロック制御回路の構成を
示す図。
【符号の説明】
1…映像符号化回路(V−COD)、2…音声符号化回
路(A−COD)、3,30,300…多重化装置、3
1…多重変換回路(MUX)、32…スタッフ多重変換
回路、33…クロック抽出器、34…PLL回路、40
,50…クロック制御回路、41…分周器、42…同期
回路、43…クロック断検出回路、44…切換回路、5
1…D形フリップフロップ、52…オア回路。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  主情報とこの主情報に付随する副情報
    とを時分割多重して送出する多重化装置において、前記
    主情報に同期した第1のクロックに基づいて、前記時分
    割多重を行うための第2のクロックを生成するための位
    相同期ループ形のクロック生成回路と、このクロック生
    成回路により生成された第2のクロックに基づいて、前
    記第1のクロックと同期した第3のクロックを生成する
    ためのクロック制御回路と、このクロック制御回路で生
    成された第3のクロックに同期して、前記副情報にスタ
    ッフパルスを多重化するためのスタッフ多重変換回路と
    、前記主情報と、前記スタッフ多重変換回路により得ら
    れたスタッフ多重された副情報とを、前記クロック生成
    回路により生成された第2のクロックに同期して時分割
    多重するための情報多重変換回路とを具備し、かつ前記
    クロック制御回路を、前記第2のクロックを分周して第
    3のクロックを生成する分周器と、この分周器により生
    成された第3のクロックに対応するクロックと前記第1
    クロックとを論理和してその論理和出力を上記分周器に
    帰還供給する論理和回路とから構成したことを特徴とす
    る多重化装置。
JP14336291A 1991-06-14 1991-06-14 多重化装置 Pending JPH04368031A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14336291A JPH04368031A (ja) 1991-06-14 1991-06-14 多重化装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14336291A JPH04368031A (ja) 1991-06-14 1991-06-14 多重化装置

Publications (1)

Publication Number Publication Date
JPH04368031A true JPH04368031A (ja) 1992-12-21

Family

ID=15337024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14336291A Pending JPH04368031A (ja) 1991-06-14 1991-06-14 多重化装置

Country Status (1)

Country Link
JP (1) JPH04368031A (ja)

Similar Documents

Publication Publication Date Title
JPH0124385B2 (ja)
US6396888B1 (en) Digital data transmission system
US4771441A (en) Synchronizing unit
JPH1174878A5 (ja)
CN101502036B (zh) 半导体集成电路和具有该电路的发送装置
US5003308A (en) Serial data receiver with phase shift detection
JPH04368031A (ja) 多重化装置
JPS6218140A (ja) デジタル通信装置の受信装置
US5715285A (en) Data transmission apparatus, a data receiving apparatus, and a data transmission system
KR100200826B1 (ko) 위상동기 일치회로
US5937021A (en) Digital phase-locked loop for clock recovery
JP3288192B2 (ja) 同期クロック回路
JPH05102952A (ja) デイジタル伝送装置のクロツク切替回路
KR0177237B1 (ko) 디지탈 비디오카세트레코더에 있어서 락드모드용 오디오계의 클럭생성기
US5770952A (en) Timer that provides both surveying and counting functions
JP2795008B2 (ja) 位相同期発振回路の耐入力クロック断回路方式
US5943373A (en) External protocol hooks system and method
JPS6253539A (ja) フレ−ム同期方式
JP2643523B2 (ja) ビット多重装置
JPH01180151A (ja) 自走周波数安定度補償式pll回路
KR100211333B1 (ko) 디지탈 음성신호의 동기 조절장치
JPH04225408A (ja) 情報処理装置
JPH05268184A (ja) 多重通信方式
JPH03254238A (ja) データ多重化方式
KR920009088A (ko) 디지틀 비디오 광 전송장치에서의 동기제어회로