JPH04370582A

JPH04370582A - ディジタル信号記録再生装置

Info

Publication number: JPH04370582A
Application number: JP14835991A
Authority: JP
Inventors: Toshihiro Ueda; 智弘上田; Yoshiyuki Inoue; 禎之井上
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1991-06-20
Filing date: 1991-06-20
Publication date: 1992-12-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、映像信号や音声信号を
ディジタル記録して再生するビデオテープレコーダー（
以下、ＶＴＲという）、ビデオディスクプレーヤー、お
よびオーディオテープレコーダーなどのディジタル信号
記録再生装置に関し、特に記録信号の符号構成に関する
ものである。

【０００２】

【従来の技術】映像信号や音声信号等をディジタル記録
するディジタル信号記録再生装置において、記録する情
報記号ブロックを上位ビット（ＭＳＢビット）から複数
のブロックに分割し、それぞれのブロックに異なる誤り
訂正能力を持つ誤り訂正符号を付加して記録する方法が
ある。この方法は、上記のように各ブロックの情報デー
タに付加する誤り訂正符号の能力に偏りを持たせ、誤り
が生じた場合に元信号に対して大きな劣化を招く上位ビ
ットのブロック（以下、ＭＳＢブロックという）には、
誤り訂正能力を大きく、逆に誤りが生じてもさほど大き
な劣化を招かない下位ビットのブロック（以下、ＬＳＢ
ブロックという）には誤り訂正能力を小さくするように
構成する。この時、例えば記録信号が映像信号の場合、
再生時に発生する誤りによる再生画質の劣化を顕著に招
くＭＳＢ側のデータに対して大きな誤り訂正符号を付加
するので、誤りによる再生画像の劣化を極力抑え良好な
再生画像を得ることができる。

【０００３】図５は従来のデータの重要度に応じた誤り
訂正符号を付加したデータを記録するディジタルＶＴＲ
の構成を示すブロック図である。図５の構成について説
明する。なお、本実施例では、ＮＴＳＣ信号のような１
チャンネルのコンポジット信号を扱うものとする。図５
において、１は信号入力端子、２はアナログ信号をディ
ジタルデータに変換するＡ／Ｄ変換回路、３は入力され
たディジタルデータに第１のシャフリング処理等を施す
記録信号処理回路Ｉ　、４は第１のシャフリング処理等
を施した後、ディジタルデータを上位のビット列と下位
のビット列とに分割し、ＭＳＢブロックとＬＳＢブロッ
クを構成するデータ分割回路Ｉ　である。５はＭＳＢブ
ロックに対して誤り訂正符号Ｃ２’パリティを付加する
誤り訂正符号回路Ｉ　、６はＬＳＢブロックに対して誤
り訂正符号Ｃ２”パリティを付加する誤り訂正符号回路
ＩＩである。７は誤り訂正符号回路Ｉ　５からのＭＳＢ
ブロックに第２のシャフリング処理等を施す記録信号処
理回路ＩＩ、８は誤り訂正符号回路ＩＩ６からのＬＳＢ
ブロックに第２のシャフリング処理等を施す記録信号処
理回路ＩＩＩである。９は第２のシャフリング処理等を
施されたＭＳＢブロックに誤り訂正符号Ｃ１’パリティ
を付加する誤り訂正符号回路ＩＩＩ　、１０は第２のシ
ャフリング処理等を施されたＬＳＢブロックに誤り訂正
符号Ｃ１”パリティを付加する誤り訂正符号回路ＩＶで
ある。１１はＭＳＢブロックとＬＳＢブロックをミキシ
ングした後、ＩＤ信号および同期信号等を付加するＭＩ
Ｘ回路Ｉ　である。１２は誤り訂正符号、ＩＤ信号およ
び同期信号を付加されたディジタルデータをディジタル
変調するディジタル変調回路、１３はディジタル変調さ
れた記録信号を増幅する記録アンプ、１４は記録ヘッド
で記録信号、１５は磁気テープである。

【０００４】１６は磁気テープ１５上に記録された記録
信号１４を読み出すための再生ヘッド、１７は読出され
た再生信号を増幅するヘッドアンプ、１８は再生信号の
周波数特性を補償する再生イコライザ回路、１９は再生
信号を再生ディジタル信号に変換するデータ検出回路、
２０は再生ディジタル信号に同期したクロックを発生さ
せるＰＬＬ回路である。２１は再生ディジタル信号を再
生ディジタルデータに復調するディジタル復調回路、２
２は再生ディジタルデータからＩＤ信号、同期信号を分
離するＩＤ・同期分離回路である。２３はＭＳＢブロッ
ク、ＬＳＢブロックを分離するデータ分割回路ＩＩ、２
４はＭＳＢブロックに生じた誤りをＣ１’パリティで訂
正、検出する誤り訂正複号回路Ｉ　、２５はＬＳＢブロ
ックに生じた誤りをＣ１”パリティで訂正、検出する誤
り訂正複号回路ＩＩである。２６はＭＳＢブロックに第
１のデシャフリング処理等を施す再生信号処理回路Ｉ　
、２７はＬＳＢブロックに第１のデシャフリング処理等
を施す再生信号処理回路ＩＩである。２８はＣ２’パリ
ティでＭＳＢブロックに生じた誤りを訂正、検出する誤
り訂正複号回路ＩＩＩ　、２９はＣ２”パリティでＬＳ
Ｂブロックに生じた誤りを訂正、検出する誤り訂正複号
回路ＩＶである。３０は分割されていたＭＳＢブロック
、ＬＳＢブロックをミキシングするＭＩＸ回路ＩＩ、３
１は第２のデシャフリング処理等を施すとともに同期信
号等を付加する再生信号処理回路ＩＩＩ　である。３２
はディジタルデータをアナログ信号に変換するＤ／Ａ変
換回路であり、３３は信号出力端子である。

【０００５】図６は従来のデータ分割回路の構成を示す
図である。図において、６０は８ビットディジタルデー
タを入力する入力端子、６１は入力された８ビットのシ
リアルディジタルデータを１６ビットのパラレルディジ
タルデータに変換するＳ／Ｐ変換回路である。６２ａ、
６２ｂはそれぞれ８ビットのＭＳＢデータ、ＬＳＢデー
タをラッチするラッチ回路である。６３ａ、６３ｂはそ
れぞれＭＳＢデータ、ＬＳＢデータを出力する出力端子
である。

【０００６】次に図５の動作について説明する。入力さ
れた信号は、Ａ／Ｄ変換回路２でディジタルデータに変
換された後、記録信号処理回路Ｉ　３でシャフリング処
理等が施される。そして、データ分割回路Ｉ　４でディ
ジタルデータを上位のビット列と下位のビット列とに分
割し、ＭＳＢブロックとＬＳＢブロックを構成する。

【０００７】上記データ分割回路Ｉ　４では、入力され
た８ビットのシリアルディジタルデータ（このディジタ
ル信号をａｎ８とおく。）をＳ／Ｐ変換回路６１で１６
ビットのパラレルディジタルデータに変換する。Ｓ／Ｐ
変換回路６１では出力データをａｎｈ４　データ（ａｎ
８データのＭＳＢ側４ビット）、ａｎｌ４　データ（ａ
ｎ８データのＬＳＢ側４ビット）、ａ（ｎ＋１）ｈ４　
データ（ａ（ｎ＋１）８データのＭＳＢ側４ビット）、
ａ（ｎ＋１）ｌ４データ（ａ（ｎ＋１）８　データのＬ
ＳＢ側４ビット）の４つのデータとして出力する。この
４つの信号を（ａｎｈ４、ａ（ｎ＋１）ｈ４）、（ａｎ
ｌ４、ａ（ｎ＋１）ｌ４）のように組み合わせてラッチ
回路６２ａ、および６２ｂに入力し、ＭＳＢブロックの
構成要素である８ビットのａｎｈ８　データとＬＳＢブ
ロックの構成要素である８ビットのａｎｌ８をデータを
構成する。

【０００８】誤り訂正符号回路Ｉ　５はＭＳＢブロック
のデータに対して誤り訂正符号Ｃ２’パリティを付加し
、誤り訂正回路ＩＩ６はＬＳＢブロックに対して誤り訂
正符号Ｃ２”パリティを付加する。記録信号処理回路Ｉ
Ｉ７は、ＭＳＢブロック内のシャフリング処理等を施し
、記録信号処理回路ＩＩＩ８は、ＬＳＢブロック内のシ
ャフリング処理等を施す。誤り訂正符号回路ＩＩＩ　９
は、ＭＳＢブロックに誤り訂正符号Ｃ１’パリティを付
加し、誤り訂正符号回路ＩＶ１０は、ＬＳＢブロックに
誤り訂正符号Ｃ１”パリティを付加する。

【０００９】図７（ａ）、（ｂ）は従来のリード・ソロ
モン積符合の構成を示す図である。同図（ａ）はＭＳＢ
ブロックの構成図であり、Ｃ１’方向の情報データ数を
８５、誤り訂正符号データ数を１２（ｄｍｉｎ＝１３：
ｄｍｉｎ＝最小ハミング距離）とする。またＣ２’方向
の情報データ数を６４、誤り訂正符号データ数を４（ｄ
ｍｉｎ＝５）とする。同図（ｂ）はＬＳＢブロックの構
成図であり、Ｃ１”方向の情報データ数を８５、誤り訂
正符号データ数を４（ｄｍｉｎ　＝５）とする。またＣ
２”方向の情報データ数を６４、誤り訂正符号データ数
を４（ｄｍｉｎ　＝５）とする。

【００１０】ＭＩＸ回路Ｉ　１１はＭＳＢブロックとＬ
ＳＢブロックをミキシングした後、ＩＤ信号や同期信号
等を付加する。図８はＩＤ信号・同期信号等を付加され
たディジタルデータの１シンクブロックの信号フォーマ
ットである。ＭＳＢブロック１’、ＬＳＢブロック１’
はそれぞれＭＳＢブロック、ＬＳＢブロックのＣ１方向
のデータである。

【００１１】ディジタル変調回路１２は、ミキシングさ
れたディジタルデータをディジタル変調する。そして記
録信号は記録アンプ１３で増幅され、記録ヘッド１４で
テープ１５上に記録される。

【００１２】再生ヘッド１６で再生された再生信号は、
ヘッドアンプ１７で増幅され、再生イコライザ回路１８
で周波数特性を補償され、データ検出回路１９でデータ
が検出される。ＰＬＬ回路２０は再生信号から検出され
た検出データに同期したクロックを発生する。検出され
たデータは、ディジタル復調回路２１で復調され、ＩＤ
・同期分離回路２２で再生ディジタルデータよりＩＤ信
号と同期信号を分離する。データ分割回路ＩＩ２３はＩ
Ｄ・同期分離回路で分離された同期信号をもとに再生デ
ィジタルデータをＭＳＢブロックとＬＳＢブロックに分
離する。誤り訂正復号回路Ｉ　２４はＭＳＢブロックに
生じた誤りをＣ１’パリティで誤り訂正および検出し、
誤り訂正復号回路ＩＩ２５はＬＳＢブロックに生じた誤
りをＣ１”パリティで誤り訂正及び検出する。再生信号
処理回路Ｉ　２６はＭＳＢブロックにブロック内のデシ
ャフリング処理等を施し、再生信号処理回路ＩＩ２７は
ＬＳＢブロックにブロック内のデシャフリング処理等を
施す。誤り訂正復号回路ＩＩＩ　２８はＣ２’パリティ
でＭＳＢブロックに生じた誤りを訂正及び検出し、誤り
訂正復号回路ＩＶ２９はＣ２”パリティでＬＳＢブロッ
クに生じた誤りを誤り訂正及び検出する。ＭＩＸ回路Ｉ
Ｉ３０は分割されていたＭＳＢブロックとＬＳＢブロッ
クのデータをミキシングする。そして、再生信号処理回
路ＩＩＩ　３１でデシャフリング処理等を施され、誤り
訂正ができなかったデータの誤り修正を行なった後、同
期信号などを付加し、Ｄ／Ａ変換回路３２でアナログ信
号に変換される。

【００１３】一般に上記のような符号構成は、映像信号
や音声信号等のディジタル信号記録再生装置において、
情報記号ブロックをＭＳＢブロックとＬＳＢブロック等
の複数のブロックに分割し、各ブロックに異なる誤り訂
正能力を持つ誤り訂正符号を付加し、誤り訂正能力に偏
りを持たせ、誤りが生じた場合に元信号に対して大きな
劣化を招くＭＳＢブロックには、誤り訂正能力を大きく
、逆に誤りが生じてもさほど大きな劣化を招かないＬＳ
Ｂブロックには誤り訂正能力を小さくすることにより、
再生時に発生する誤りによる再生画質の劣化を極力抑え
、また一定の限られた伝送容量で効率よく記録再生する
ことができるるが、回路の規模を考えた場合、記録側と
再生側で誤り訂正回路と誤り訂正復号回路のＭＳＢデー
タ用とＬＳＢデータ用の回路の２系統を設けなくてはな
らない。

【００１４】

【発明が解決しようとする課題】従来のディジタル記録
再生装置は以上のように構成されているので、必然的に
回路規模が大きくなり、したがってシステムの小型化が
困難になるという問題点があった。

【００１５】本発明に係るディジタル記録再生装置は上
記のような問題点を解消するためになされたもので、映
像信号をディジタル記録・再生する場合に誤りが発生し
た時の各情報ビットの画質の劣化に対する重要度に応じ
た誤り訂正能力を持つ誤り訂正符号を付加し、画質に対
する考慮を行い、一定の限られた伝送容量に制約される
場合にも、画質の劣化を極力抑えることが可能であり、
かつ誤り訂正符号回路の数、誤り訂正復号回路の数をそ
れぞれ４つから３つにし、回路規模を縮小することが可
能なディジタル信号記録再生装置を得ることを目的とす
る。

【００１６】

【課題を解決するための手段】本発明に係るディジタル
信号記録再生装置は、記録時に、上記１ワードが複数の
ビット列で構成されているディジタルデータを上位ビッ
ト列（ＭＳＢビット列）と下位ビット列（ＬＳＢビット
列）の２チャンネルのデータブロックに分割する分割手
段と、上記分割手段より出力される各チャンネルのデー
タを再構成して１ワードがＮビットのビット列で構成さ
れるディジタルデータに変換するデータ再構成手段と、
上記データ再構成手段から出力される各チャンネルのデ
ータを複数のセクタに分割するセクタ分割手段を有し、
上記２チャンネルのデータブロックの内、重要度の高い
ＭＳＢセクタ側に第１の誤り訂正符号を付加する第１の
誤り訂正符号付加手段と、上記第１の誤り訂正符号付加
手段の出力とＬＳＢセクタを再び再構成するセクタ再構
成手段と、上記セクタ再構成手段の出力に第２の誤り訂
正符号を付加する第２の誤り訂正符号付加手段を有する
ものである。また、上記セクタ再構成手段の出力に少な
くとも異なる２方向以上に誤り訂正符号を付加するもの
である。

【００１７】

【作用】本発明におけるディジタルＶＴＲは、上記の構
成により、４つ必要であった誤り訂正符号回路、誤り訂
正復号回路のそれぞれを３つにし回路規模を縮小するこ
とができる。

【００１８】

【実施例】

実施例１．以下、本発明を図に基ずいて説明する。図１
は本発明の一実施例によるディジタル信号記録再生装置
の構成を示すブロック図である。図において、１から４
、１２〜２２、３０〜３３は従来例と同様であり説明を
省略する。４０はＭＳＢブロックに誤り訂正符号Ｃ３パ
リティを付加する誤り訂正回路Ｖ　、４１はＬＳＢブロ
ックを遅延する遅延回路Ｉ　、４２はＭＳＢブロックと
ＬＳＢブロックのデータをミキシングするＭＩＸ回路Ｉ
ＩＩ　である。４３はミキシングされたディジタルデー
タブロックに第２のシャフリング処理等を施す記録信号
処理回路ＩＶ、４４はシャフリング処理等を施されたデ
ィジタルデータブロックに誤り訂正符号Ｃ２パリティを
付加する誤り訂正符号回路ＶＩ、４５はディジタルデー
タブロックに第３のシャフリング処理等を施す記録信号
処理回路Ｖ　、４６はディジタルデータブロックに誤り
訂正符号Ｃ１パリティを付加する誤り訂正符号回路ＶＩ
Ｉ　、４７はディジタルデータブロックにＩＤ信号・同
期信号等を付加するＩＤ・同期付加回路である。

【００１９】４８は再生ディジタルデータブロックに生
じた誤りを誤り訂正符号Ｃ１パリティで訂正及び検出す
る誤り訂正復号回路Ｖ　、４９は再生ディジタルデータ
ブロックにデシャフリング処理等を行う再生信号処理回
路ＩＶ、５０は再生ディジタルデータブロックに生じた
誤りを誤り訂正符号Ｃ２パリティで訂正及び検出を行う
誤り訂正復号回路ＶＩ、５１は再生ディジタルデータブ
ロックにデシャフリング処理等を行う再生信号処理回路
Ｖ　である。５２は再生ディジタルデータブロックを誤
り訂正符号Ｃ３パリティが付加されているＭＳＢブロッ
クと誤り訂正符号が付加されていないＬＳＢブロックに
分割するデータ分割回路ＩＩＩ　、５３はＭＳＢブロッ
クに生じた誤りを誤り訂正符号Ｃ３パリティで訂正及び
検出を行う誤り訂正符号回路ＶＩＩ、５４はＬＳＢブロ
ックを遅延する遅延回路ＩＩである。

【００２０】次に動作について説明する。図２は本発明
に係わるディジタルデータブロックの構成のフローチャ
ートである。入力された信号は、Ａ／Ｄ変換回路２によ
ってディジタルデータに変換される。記録信号処理回路
Ｉ　３によってシャフリング処理等を施す。図２（ａ）
は記録信号処理回路Ｉ　３によって構成されたディジタ
ルデータブロック（ブロックサイズ：１７０×６４）で
ある。データ分割回路Ｉ　４で上位ビット列と下位ビッ
ト列とに分割され、ＭＳＢブロックとＬＳＢブロック（
図２（ｂ）ＭＳＢブロック、ＬＳＢブロックサイズは共
に８５×６４である。）を構成する。

【００２１】ＭＳＢブロック側に誤り訂正符号回路Ｖ　
４０により誤り訂正符号Ｃ３パリティ（図２（ｃ）：ｄ
ｍｉｎ　＝５）が付加される。この時、ＬＳＢブロック
側は、ＭＳＢブロックとタイミングを合わせるために遅
延回路Ｉ　４１によって遅延される。（ＭＳＢブロック
のブロックサイズ：８９×６４、ＬＳＢブロックのブロ
ックサイズ：８５×６４）

【００２２】次に、ＭＩＸ回路ＩＩＩ　４２でＭＳＢブ
ロックとＬＳＢブロックのデータがミキシングされ、図
２（ｄ）に示すディジタルデータブロックが構成される
。（ブロックサイズは１７４×６４）記録信号処理回路Ｉ
Ｖ４３でディジタルデータブロック内のシャフリング処
理等が行われ、誤り訂正符号回路ＶＩ４４で誤り訂正符
号Ｃ２パリティ（ｄｍｉｎ　＝５）が付加され、図２（
ｅ）に示すブロック構成となる。（ブロックサイズは１
７４×６８）再び記録信号処理回路Ｖ　４５でこのディ
ジタルデータブロック内でシャフリングが行われ、誤り
訂正回路ＶＩＩ　４６でディジタルデータブロックに誤
り訂正符号Ｃ１パリティ（ｄｍｉｎ　＝９）が付加され
、図２（ｆ）に示すブロック構成となる。（ブロックサ
イズは１８２×６８）

【００２３】次にディジタルデータブロックにＩＤ・同
期付加回路４７でＩＤ信号・同期信号等が付加され、図
３のようなブロック構成となる。図４は図３のようにデ
ジタルデータブロックを構成した場合の１シンクブロッ
クの信号フォーマットである。ＭＳＢブロック１、ＬＳ
Ｂブロック１はそれぞれＭＳＢブロック、ＬＳＢブロッ
クのデータである。上記のように構成されたディジタル
データは、ディジタル変調回路１２でディジタル変調さ
れ、記録アンプ１３で増幅されて記録ヘッド１４磁気で
テープ１５上に記録される。

【００２４】再生ヘッド１６で記録信号を再生し、ヘッ
ドアンプ１７で増幅する。増幅された再生信号は再生イ
コライザ回路１８で周波数特性を補償され、データ検出
回路１９でデータを検出する。ＰＬＬ回路２０は再生信
号から検出された検出データに同期したクロックを発生
する。検出されたデータは、ディジタル復調回路２１で
復調され、ＩＤ・同期分離回路２２で再生ディジタルデ
ータよりＩＤ信号と同期信号を分離される。誤り訂正復
号回路Ｖ　４８は再生ディジタルデータブロックＩＶ４
９は再生ディジタルデータブロック内でのデシャフリン
グ処理等を行う。誤り訂正復号回路ＶＩ５０は再生ディ
ジタルデータブロックに生じた誤りを誤り訂正符号Ｃ２
パリティで訂正及び検出し、再生信号処理回路Ｖ　５１
は再生ディジタルデータブロック内でのデシャフリング
処理などを行う。

【００２５】そしてデータ分割回路ＩＩＩ　５２で再生
ディジタルデータブロックはＬＳＢブロックと誤り訂正
符号Ｃ３パリティが付加されたＭＳＢブロックに分割さ
れる。誤り訂正復号回路ＶＩＩ　５３はＭＳＢブロック
に生じた誤りを誤り訂正符号Ｃ３パリティで訂正及び検
出を行う。また遅延回路ＩＩはＬＳＢブロックとＭＳＢ
ブロックのタイミングを合わせるためＬＳＢブロックを
遅延する。ＭＳＢブロックとＬＳＢブロックのデータは
、ＭＩＸ回路ＩＩ３０でミキシングされ、再生信号処理
回路ＩＩＩ　３１でデシャフリング処理等を施され、誤
り訂正ができなかったデータの誤り修正を行なった後、
同期信号などを付加し、Ｄ／Ａ変換回路３２で出力信号
に変換される。

【００２６】このような手法で、映像信号をディジタル
記録するディジタル信号記録再生装置において、Ａ／Ｄ
変換後のディジタルデータをＭＳＢデータブロックとＬ
ＳＢデータブロックに分割し、あらかじめ画質に対して
重要なＭＳＢデータブロックに誤り訂正符号を付加し、
ＬＳＢブロックと前記誤り訂正符号の付加されたＭＳＢ
ブロックをミキシングした後、ＬＳＢブロックとＭＳＢ
ブロックがミキシングされたディジタルデータブロック
に誤り訂正符号を付加することにより、再生時に発生す
る誤りによる再生画質の劣化を極力抑え、また一定の限
られた伝送容量で効率よく記録再生することができ、訂
正符号回路及び誤り訂正復号回路の数をそれぞれ４つか
ら３つに削減し、全体の回路規模を縮小することができ
る。

【００２７】実施例２．この実施例では、上記の符号、
符号長を使用してブロック構成を行ったがこれに限るも
のではなく、任意の情報ブロックサイズ、任意の誤り訂
正符号でも同一の効果を奏する。

【００２８】実施例３．この実施例では、遅延回路Ｉ　
４１、遅延回路ＩＩ５４を用いたが、遅延回路必ずしも
必要ではなく、例えば記録系では記録信号処理回路ＩＶ
４３、再生系では再生信号処理回路ＩＩＩ　３１のメモ
リの書き込み、読み出しを制御することによって省略し
ても同様の効果を奏する。。

【００２９】実施例４．この実施例では、図４に示すよ
うな１シンクブロックのフォーマットを定めたが、これ
に限るものではなく、例えば、ＭＳＢだけ、ＬＳＢだけ
の１シンクブロックのフォーマットでも同様の効果を奏
する。

【００３０】実施例５．この実施例では、ＭＳＢブロッ
クに積符号形式の３重リード・ソロモン、ＬＳＢブロッ
クに積符号形式の２重リード・ソロモンの誤り訂正符号
を使用したが、これに限るものではなく、ＭＳＢブロッ
クにＭ重、ＬＳＢブロックにＬ重（Ｍ＞Ｎ）の誤り訂正
符号の符号形式でも同様の効果を奏する。

【００３１】また上記説明では、本発明を映像信号に関
する場合について述べてきたが、音声等のディジタル記
録再生装置にも利用できることは言うまでもない。

【００３２】

【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載するような効果を奏する。

【００３３】情報記号ブロックをまずＭＳＢブロックと
ＬＳＢブロックの２つに分割し、ＭＳＢブロック側にの
み誤り訂正符号を付加し、再びミキシングした後、複数
の異なる方向に誤り訂正符号を付加することで再生時に
発生する誤りによる再生画質の劣化を極力抑え、一定の
限られた伝送容量でも記録再生することができ、かつ誤
り訂正符号回路及び誤り訂正復号回路の数を４つから３
つに回路規模を縮小しても、誤り訂正符号回路及び誤り
訂正復号回路の数が４つの場合と同様の効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例によるディジタル信号記録再
生装置の構成をしめすブロック図である。

【図２】　　本発明に係わるデータブロックの構成を示
すフローチャートである。

【図３】本発明に係わるリード・ソロモン積符号の構成
を示す図である。

【図４】本発明に係わるセクタフォーマットの構成を示
す図である。

【図５】従来のディジタル信号記録再生装置を示すブロ
ック図である。

【図６】従来のデータ分割回路の構成を示す図である。

【図７】従来のリード・ソロモン積符号の構成を示す図
である。

【図８】従来のセクタフォーマットの構成を示す図であ
る。

【符号の説明】

２　　　Ａ／Ｄ変換回路４　　　データ分割回路Ｉ４０　　誤り訂正符号回路Ｖ４２　　ＭＩＸ回路ＩＩＩ４４　　誤り訂正符号回路ＶＩ４６　　誤り訂正符号回路ＶＩＩ

Claims

【特許請求の範囲】

【請求項１】　　入力信号を１ワードがＮビットのビッ
ト列で構成されるディジタルデータに変換して記録再生
するディジタル信号記録再生装置において、記録時に、
上記１ワードが複数のビット列で構成されているディジ
タルデータを上位ビット列（ＭＳＢビット列）と下位ビ
ット列（ＬＳＢビット列）の２チャンネルのデータブロ
ックに分割する分割手段と、上記分割手段より出力され
る各チャンネルのデータを再構成して１ワードがＮビッ
トのビット列で構成されるディジタルデータに変換する
データ再構成手段と、上記データ再構成手段から出力さ
れる各チャンネルのデータを複数のセクタに分割するセ
クタ分割手段を有し、上記２チャンネルのデータブロッ
クの内、重要度の高いＭＳＢセクタ側に第１の誤り訂正
符号を付加する第１の誤り訂正符号付加手段と、上記第
１の誤り訂正符号付加手段の出力とＬＳＢセクタを再び
再構成するセクタ再構成手段と、上記セクタ再構成手段
の出力に第２の誤り訂正符号を付加する第２の誤り訂正
符号付加手段を有することを特徴とするディジタル信号
記録再生装置。
【請求項２】　　上記第２の誤り訂正符号付加手段にお
いて、上記セクタ再構成手段の出力に少なくとも異なる
２方向以上に誤り訂正符号を付加することを特徴とする
請求項第１項記載のディジタル信号記録再生装置。