JPH04370943A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH04370943A JPH04370943A JP3147538A JP14753891A JPH04370943A JP H04370943 A JPH04370943 A JP H04370943A JP 3147538 A JP3147538 A JP 3147538A JP 14753891 A JP14753891 A JP 14753891A JP H04370943 A JPH04370943 A JP H04370943A
- Authority
- JP
- Japan
- Prior art keywords
- metal interconnection
- bonding pad
- metal wiring
- cross
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/934—Cross-sectional shape, i.e. in side view
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に係
り、特に半導体素子上に絶縁層を介してボンディングパ
ッドと半導体素子との接続を行なう金属配線が配設され
た半導体集積回路装置に関する。
り、特に半導体素子上に絶縁層を介してボンディングパ
ッドと半導体素子との接続を行なう金属配線が配設され
た半導体集積回路装置に関する。
【０００２】半導体集積回路装置では内部回路は入力保
護回路を介してボンディングパッドに接続されていた。 入力保護回路は半導体集積回路外部からサージ電圧が加
わった場合、保護素子が作用して、基板に放電していた
。その際、ボンディングパッドから入力保護回路に多大
な電流が流れた場合、ボンディングパッドと入力保護回
路とを接続する金属配線が細かったり、薄かったり等で
、断面積が小さいところで溶断してしまう。このため、
金属配線の断面積は十分に大きく確保する必要があった
。
護回路を介してボンディングパッドに接続されていた。 入力保護回路は半導体集積回路外部からサージ電圧が加
わった場合、保護素子が作用して、基板に放電していた
。その際、ボンディングパッドから入力保護回路に多大
な電流が流れた場合、ボンディングパッドと入力保護回
路とを接続する金属配線が細かったり、薄かったり等で
、断面積が小さいところで溶断してしまう。このため、
金属配線の断面積は十分に大きく確保する必要があった
。
【０００３】
【従来の技術】図３は従来の半導体集積回路装置の要部
平面図、図４は従来の半導体集積回路装置の要部の断面
図を示す。図４は図３に示す平面図のｃ−ｄ断面図を示
している。図３において、１２はボンディングパッドを
示す。ボンディングパッド１２は金属配線１３を介して
保護素子となる電界効果トランジスタ（ＦＥＴ）と接続
される。
平面図、図４は従来の半導体集積回路装置の要部の断面
図を示す。図４は図３に示す平面図のｃ−ｄ断面図を示
している。図３において、１２はボンディングパッドを
示す。ボンディングパッド１２は金属配線１３を介して
保護素子となる電界効果トランジスタ（ＦＥＴ）と接続
される。
【０００４】ＦＥＴ１４は半導体基板１６上にウェル層
１７，拡散層１８を積層した構造を有し、その上部にフ
ィールド酸化膜１９が形成される。フィールド酸化膜１
９の上部にはドレイン電極１５，ソース電極２０，ゲー
ト電極２１が形成される。ドレイン電極１５及びソース
電極２０はフィールド酸化膜１９に形成されたコンタク
トホール２２から拡散層１９と接続した構成としてなる
。
１７，拡散層１８を積層した構造を有し、その上部にフ
ィールド酸化膜１９が形成される。フィールド酸化膜１
９の上部にはドレイン電極１５，ソース電極２０，ゲー
ト電極２１が形成される。ドレイン電極１５及びソース
電極２０はフィールド酸化膜１９に形成されたコンタク
トホール２２から拡散層１９と接続した構成としてなる
。
【０００５】従来の半導体集積回路装置ではボンディン
グパッド１２は保護素子であるＦＥＴ１４を構成するウ
ェル層１７，拡散層１８からは離れた位置に形成されて
いた。
グパッド１２は保護素子であるＦＥＴ１４を構成するウ
ェル層１７，拡散層１８からは離れた位置に形成されて
いた。
【０００６】
【発明が解決しようとする課題】しかるに、従来の半導
体集積回路装置ではウェル層１７，拡散層１８はＦＥＴ
１４の下部にだけ延在していたため、拡散層１８上部に
形成されるフィールド酸化膜１９と拡散層１８との境界
部２３分に段差２４が生じる。これによりその上部に形
成される金属配線１３に段差２５が生じ、金属配線１３
，断面積が段差２５で小さくなってしまうため、金属配
線１３に大電流が流入したときに金属配線１３の断面積
の小さい位置（段差２５）で溶断されてしまう等の問題
点があった。
体集積回路装置ではウェル層１７，拡散層１８はＦＥＴ
１４の下部にだけ延在していたため、拡散層１８上部に
形成されるフィールド酸化膜１９と拡散層１８との境界
部２３分に段差２４が生じる。これによりその上部に形
成される金属配線１３に段差２５が生じ、金属配線１３
，断面積が段差２５で小さくなってしまうため、金属配
線１３に大電流が流入したときに金属配線１３の断面積
の小さい位置（段差２５）で溶断されてしまう等の問題
点があった。
【０００７】また、金属配線１３の断面積を十分に得よ
うとすると金属配線１３の幅を太くしなければならず、
集積度を低下させてしまうという問題点があった。
うとすると金属配線１３の幅を太くしなければならず、
集積度を低下させてしまうという問題点があった。
【０００８】本発明は上記の点に鑑みてなされたもので
、金属配線の断面を均一な構成として断面積の小さい部
位が形成されるのを防止し、大電流流入時に金属配線が
溶断しにくい構成とすることにより、信頼性を向上した
半導体集積回路装置を提供することを目的とする。
、金属配線の断面を均一な構成として断面積の小さい部
位が形成されるのを防止し、大電流流入時に金属配線が
溶断しにくい構成とすることにより、信頼性を向上した
半導体集積回路装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は半導体基板上に
半導体層を形成することに構成された半導体素子を半導
体素子上に絶縁層を介して形成された金属配線によりボ
ンディングパッドと接続した構造の半導体集積回路装置
において、金属配線に接続された半導体層をボンディン
グパッドの下部まで延在させた構成としてなる。
半導体層を形成することに構成された半導体素子を半導
体素子上に絶縁層を介して形成された金属配線によりボ
ンディングパッドと接続した構造の半導体集積回路装置
において、金属配線に接続された半導体層をボンディン
グパッドの下部まで延在させた構成としてなる。
【００１０】
【作用】半導体素子を構成し、金属配線に接続される半
導体層をボンディングパッド下部まで延在させることに
より金属配線及びボンディングパッドの下地を平坦にで
きる。このため、金属配線及びボンディングパッドに段
差が形成されない。
導体層をボンディングパッド下部まで延在させることに
より金属配線及びボンディングパッドの下地を平坦にで
きる。このため、金属配線及びボンディングパッドに段
差が形成されない。
【００１１】
【実施例】図１は本発明の一実施例の要部平面図、図２
は本発明の一実施例の要部の断面図を示す。図２におい
て、１は半導体基板を示す。半導体基板１上には半導体
素子４が形成される。
は本発明の一実施例の要部の断面図を示す。図２におい
て、１は半導体基板を示す。半導体基板１上には半導体
素子４が形成される。
【００１２】半導体素子４は内部回路の保護素子として
働き、ＭＯＳ ＦＥＴを構成している。半導体素子４
は図１に示すようにウェル層１，２，拡散層３，絶縁層
５，ドレイン電極８，ソース電極９，ゲート電極１０等
が積層されて形成されている。
働き、ＭＯＳ ＦＥＴを構成している。半導体素子４
は図１に示すようにウェル層１，２，拡散層３，絶縁層
５，ドレイン電極８，ソース電極９，ゲート電極１０等
が積層されて形成されている。
【００１３】ドレイン電極８，ソース電極９，ゲート電
極１０はアルミニウム（Ａｌ）等の金属よりなり、その
下部には絶縁層５が形成されている。ドレイン電極８及
びソース電極９は絶縁層５に形成されたコンタクトホー
ル１１から拡散層３と接続される。また、ゲート電極１
０は絶縁層５によりウェル層２と絶縁される。
極１０はアルミニウム（Ａｌ）等の金属よりなり、その
下部には絶縁層５が形成されている。ドレイン電極８及
びソース電極９は絶縁層５に形成されたコンタクトホー
ル１１から拡散層３と接続される。また、ゲート電極１
０は絶縁層５によりウェル層２と絶縁される。
【００１４】ドレイン電極８は金属配線６を介して、ボ
ンディングパッド７と接続される。金属配線６はアルミ
ニウム（Ａｌ）等の金属よりなり、一端がドレイン電極
８を構成し、他端はボンディングパッド７と接続される
。ボンディングパッド７にはワイヤ（図示せず）が接続
され、ワイヤを介して半導体集積回路のパッケージに設
けられた外部回路との接続用ピンと接続される。
ンディングパッド７と接続される。金属配線６はアルミ
ニウム（Ａｌ）等の金属よりなり、一端がドレイン電極
８を構成し、他端はボンディングパッド７と接続される
。ボンディングパッド７にはワイヤ（図示せず）が接続
され、ワイヤを介して半導体集積回路のパッケージに設
けられた外部回路との接続用ピンと接続される。
【００１５】金属配線６及びボンディングパッド７の下
部には半導体素子４のドレイン領域Ｄと同一工程でドレ
イン領域Ｄと一体に絶縁層５，拡散層３，ウェル層２が
形成される。
部には半導体素子４のドレイン領域Ｄと同一工程でドレ
イン領域Ｄと一体に絶縁層５，拡散層３，ウェル層２が
形成される。
【００１６】従って、金属配線６からドレイン電極８に
至るａ−ｂ断面は図１に示すように平坦な構造とするこ
とができ、金属配線６に段差が生じることがない。金属
配線６に段差がないため、金属配線６の断面を均一に形
成することができる。
至るａ−ｂ断面は図１に示すように平坦な構造とするこ
とができ、金属配線６に段差が生じることがない。金属
配線６に段差がないため、金属配線６の断面を均一に形
成することができる。
【００１７】このように金属配線６に断面積が小さくな
る部位が生じることがなくなるため、ボンディングパッ
ド７より大電流が流入した場合に金属配線６が溶断しに
くくなる。
る部位が生じることがなくなるため、ボンディングパッ
ド７より大電流が流入した場合に金属配線６が溶断しに
くくなる。
【００１８】なお、本実施例ではＦＥＴについて説明し
たがこれに限ることはなく、他の半導体素子にも適用で
きる。
たがこれに限ることはなく、他の半導体素子にも適用で
きる。
【００１９】
【発明の効果】上述の如く、本発明によれば、金属配線
に接続された半導体素子をボンディングパッド下部まで
延在させることによりその上部に延在する金属配線の形
成素地を平坦化できるため、金属配線を平坦に形成でき
、従って、金属配線断面を均等に形成でき、金属配線の
信頼性を向上させることができる等の特長を有する。
に接続された半導体素子をボンディングパッド下部まで
延在させることによりその上部に延在する金属配線の形
成素地を平坦化できるため、金属配線を平坦に形成でき
、従って、金属配線断面を均等に形成でき、金属配線の
信頼性を向上させることができる等の特長を有する。
【図１】本発明の一実施例の要部の平面図である。
【図２】本発明の一実施例の要部の断面図である。
【図３】従来の一例の要部の平面図である。
【図４】従来の一例の要部の断面図である。
１ 基板
２ ウェル層
３ 拡散層
４ 半導体素子
５ 絶縁層
６ 金属配線
７ ボンディングパッド
Claims (1)
- 【請求項１】 半導体基板（１）上に半導体層（２，
３）を形成することにより構成された半導体素子（４）
を、該半導体素子（４）上に絶縁層（５）を介して形成
された金属配線（６）によりボンディングパッド（７）
と接続した構造の半導体集積回路装置において、前記金
属配線（６）上に接続された前記半導体層（２，３）を
前記ボンディングパッド（７）の下部まで延在させたこ
とを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3147538A JPH04370943A (ja) | 1991-06-19 | 1991-06-19 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3147538A JPH04370943A (ja) | 1991-06-19 | 1991-06-19 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04370943A true JPH04370943A (ja) | 1992-12-24 |
Family
ID=15432581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3147538A Withdrawn JPH04370943A (ja) | 1991-06-19 | 1991-06-19 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04370943A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100631917B1 (ko) * | 2000-08-08 | 2006-10-04 | 삼성전자주식회사 | 반도체 장치의 패드 주변회로 레이아웃 구조 |
-
1991
- 1991-06-19 JP JP3147538A patent/JPH04370943A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100631917B1 (ko) * | 2000-08-08 | 2006-10-04 | 삼성전자주식회사 | 반도체 장치의 패드 주변회로 레이아웃 구조 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5023699A (en) | Resin molded type semiconductor device having a conductor film | |
| US5539257A (en) | Resin molded type semiconductor device having a conductor film | |
| US10103120B2 (en) | Semiconductor device including a buffer layer structure for reducing stress | |
| JPS6134967A (ja) | Ｖｌｓｉ集積回路装置用の入力保護構成体 | |
| JP2000058762A (ja) | 回路装置、その製造方法 | |
| US5229642A (en) | Resin molded type semiconductor device having a conductor film | |
| KR20100031053A (ko) | 반도체 장치 패키지의 본드 와이어 재 루트를 위한 디스크리트 도전층을 사용한 반도체 장치 | |
| US7045831B2 (en) | Semiconductor device | |
| US20110241125A1 (en) | Power Semiconductor Device with Low Parasitic Metal and Package Resistance | |
| US5552639A (en) | Resin molded type semiconductor device having a conductor film | |
| JP2004311832A (ja) | 半導体装置 | |
| CN100511660C (zh) | 半导体器件及其构建方法 | |
| JP2682227B2 (ja) | 半導体集積回路 | |
| US20240014205A1 (en) | Input/output port circuit and chip thereof | |
| JP4126984B2 (ja) | 半導体装置 | |
| JPH0476927A (ja) | 半導体集積回路 | |
| JPS614265A (ja) | 半導体集積回路装置 | |
| JPS63275158A (ja) | 半導体装置 | |
| JP2737334B2 (ja) | 電力集積回路用基板電力供給接点 | |
| JPH05109940A (ja) | 混成集積回路 | |
| JPS6225448A (ja) | ゲ−ト保護半導体装置 | |
| JPS6079762A (ja) | 電子装置 | |
| JPS6081852A (ja) | 半導体装置 | |
| JPH01179434A (ja) | 半導体集積回路装置 | |
| KR19990016572A (ko) | 확장된 완충층이 형성된 전극 패드를 갖는 반도체 칩 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980903 |