JPS614265A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS614265A JPS614265A JP59125763A JP12576384A JPS614265A JP S614265 A JPS614265 A JP S614265A JP 59125763 A JP59125763 A JP 59125763A JP 12576384 A JP12576384 A JP 12576384A JP S614265 A JPS614265 A JP S614265A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- semiconductor substrate
- semiconductor
- wiring conductor
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/495—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体集積回路装置のポンディングパッド
の構造に関する。
の構造に関する。
従来、Ｃ−ＭＯ３１，Ｃなどの半導体集積回路装置では
、第３図および第４図に示すように、半導体基板２の表
面層に半導体基板２とは反対導電形の半導体領域４が形
成されており、この半導体領域４を覆って酸化膜（たと
えばＳｉｎ、膜）６が形成され、その表面にアルミニウ
ムなどの配線導体８が設置されている。
、第３図および第４図に示すように、半導体基板２の表
面層に半導体基板２とは反対導電形の半導体領域４が形
成されており、この半導体領域４を覆って酸化膜（たと
えばＳｉｎ、膜）６が形成され、その表面にアルミニウ
ムなどの配線導体８が設置されている。
この配線導体８は絶縁層１０で覆われており、この配線
導体８と一体的にボンディング用パッド部１２が形成さ
れている。１４は絶縁層１０に形成された開口である。
導体８と一体的にボンディング用パッド部１２が形成さ
れている。１４は絶縁層１０に形成された開口である。
ボンディング用パッド部？には、図示していないピンを
電気的に接続するための金線などの導電性ワイ′＋１１
６が溶着されている。
電気的に接続するための金線などの導電性ワイ′＋１１
６が溶着されている。
このようなポンディングパッド構造では、次のような問
題点がある。
題点がある。
■ 配線導体８と半導体領域４との間の静電容量、ある
いは配線導体８と半導体基板２との間の静電容量が、半
導体集積回路の入出力部の寄生容量として作用−する。
いは配線導体８と半導体基板２との間の静電容量が、半
導体集積回路の入出力部の寄生容量として作用−する。
■ 酸化膜６の表面に水分などの不純物が存在している
場合、酸化膜６と配線導体８との接合強度が低下するお
それがある。
場合、酸化膜６と配線導体８との接合強度が低下するお
それがある。
■ 酸化膜６は非常に硬く、ワイヤボンディング時の衝
撃によって破損し、半導体基板２との絶縁性が低下する
おそれがある。
撃によって破損し、半導体基板２との絶縁性が低下する
おそれがある。
この発明は、このような不都合を除き、配線導体と半導
体基板との間の静電容量を低下させるとともに、ワイヤ
ボンディング時の衝撃による酸化膜の破損を防止し、さ
らに、配線導体の密着強度を高めようとするものである
。
体基板との間の静電容量を低下させるとともに、ワイヤ
ボンディング時の衝撃による酸化膜の破損を防止し、さ
らに、配線導体の密着強度を高めようとするものである
。
この発明は、半導体基板の表面に設置された酸化膜の表
面に、多結晶絶縁層を介在させてワイヤボンディング用
接続部を設置したものである。
面に、多結晶絶縁層を介在させてワイヤボンディング用
接続部を設置したものである。
酸化膜の表面にポリシリコンなどの多結晶絶縁層を介在
させて配線導体を設置することにより、多結晶絶縁層が
有する抵抗性、弾力性、酸化膜や配線導体との高い密着
性などの特性を活用する。
させて配線導体を設置することにより、多結晶絶縁層が
有する抵抗性、弾力性、酸化膜や配線導体との高い密着
性などの特性を活用する。
以下、この発明を図面に示した実施例を参照し−で詳細
に説明する。
に説明する。
第１図はこの発明の半導体集積回路装置の実施例を示し
、この実施例はＮチャンネルおよびＰチャンネルトラン
ジスタを形成した半導体集積回路について示したもので
ある。
、この実施例はＮチャンネルおよびＰチャンネルトラン
ジスタを形成した半導体集積回路について示したもので
ある。
Ｎ形半導体またはＰ形半導体で形成された半導体基板２
０の表面層には、半導体基板２０とは反対導電形の半導
体領域２２．２４が形成されているとともに、酸化膜２
６で覆われてい、る。
０の表面層には、半導体基板２０とは反対導電形の半導
体領域２２．２４が形成されているとともに、酸化膜２
６で覆われてい、る。
そして、半導体基板２０の表面層には、Ｎチャンネルト
ランジスタ２８およびＰチャンネルトランジスタ３０が
形成されている。すなわち、酸化ＷＡ２６に選択的に開
口を形成し、半導体基板２０とは反対導電形の半導体領
域３２．３４を形成するとともに、半導体領域２２には
半導体基板２０と同−導電形の半導体領域３６．３８が
Ｐ形不純物またはＮ形不純物の拡散によって形成されて
いる。
ランジスタ２８およびＰチャンネルトランジスタ３０が
形成されている。すなわち、酸化ＷＡ２６に選択的に開
口を形成し、半導体基板２０とは反対導電形の半導体領
域３２．３４を形成するとともに、半導体領域２２には
半導体基板２０と同−導電形の半導体領域３６．３８が
Ｐ形不純物またはＮ形不純物の拡散によって形成されて
いる。
また、各トランジスタ２８．３０のゲート形成部分およ
び半導体領域２４を覆う酸化膜２６の部分には、多結晶
絶縁層としてのポリシリコン層４０．４２．４４がそれ
ぞれ設置され、これらは製造上、同時に形成する。
び半導体領域２４を覆う酸化膜２６の部分には、多結晶
絶縁層としてのポリシリコン層４０．４２．４４がそれ
ぞれ設置され、これらは製造上、同時に形成する。
ポリシリコン層４０の上面にはトランジスタ２８のゲー
ト４６、ま゛た、ポリシリコン層４２の上面にはトラン
ジスタ３０のゲート４８がアルミニウムなどで形成され
るとともに、半導体領域３２には配線導体５０、半導体
領域３４．３６を接続する配線導体５２、半導体領域３
８には配線導体５４、ポリシリコン層４４を覆う位置に
はボンディング用接続部５６が形成される。接続部５６
は、各トランジスタ２８．３０の共通のゲート用パッド
を形成している。
ト４６、ま゛た、ポリシリコン層４２の上面にはトラン
ジスタ３０のゲート４８がアルミニウムなどで形成され
るとともに、半導体領域３２には配線導体５０、半導体
領域３４．３６を接続する配線導体５２、半導体領域３
８には配線導体５４、ポリシリコン層４４を覆う位置に
はボンディング用接続部５６が形成される。接続部５６
は、各トランジスタ２８．３０の共通のゲート用パッド
を形成している。
各ゲート４６．４８は、破線５８で示す配線導体によっ
て電気的に接続されているとともに、その上面部は絶縁
層６０で被覆されている。
て電気的に接続されているとともに、その上面部は絶縁
層６０で被覆されている。
そして１、絶縁層６０のポリシリコン層４４を覆う部分
に開口６２が形成され、ワイヤボンディング用接続部５
Ｇの表面が露出している。この接続部５６には、ビンと
の間を電気的に接続するための導電性ワイヤ６６が溶接
により固着されている。
に開口６２が形成され、ワイヤボンディング用接続部５
Ｇの表面が露出している。この接続部５６には、ビンと
の間を電気的に接続するための導電性ワイヤ６６が溶接
により固着されている。
このように構成すれば、導電性ワイヤ６６を接続する接
続部５６と酸化膜２６との間に、ポリシリコン層４４に
よる抵抗体が設置される。このため、ポリシリコン層４
４を設置しない場合には、第２図の（Ａ）に示すように
、接続部５６と半導体領域２４との間に、酸化膜２６に
よる静電容量Ｃのみが作用するのに対して、ポリシリコ
ン層４４を設置した場合には、第２図の（Ｂ）に示すよ
うに、接続部５６と半導体領域２４との間に、酸化膜２
６による静電容量Ｃに直列にポリシリコン層４４による
抵抗体Ｒが作用し、通常のシリコンゲートＭＯＳトラン
ジスタにおいて、寄生容量の低減を図ることができる。
続部５６と酸化膜２６との間に、ポリシリコン層４４に
よる抵抗体が設置される。このため、ポリシリコン層４
４を設置しない場合には、第２図の（Ａ）に示すように
、接続部５６と半導体領域２４との間に、酸化膜２６に
よる静電容量Ｃのみが作用するのに対して、ポリシリコ
ン層４４を設置した場合には、第２図の（Ｂ）に示すよ
うに、接続部５６と半導体領域２４との間に、酸化膜２
６による静電容量Ｃに直列にポリシリコン層４４による
抵抗体Ｒが作用し、通常のシリコンゲートＭＯＳトラン
ジスタにおいて、寄生容量の低減を図ることができる。
ポリシリコン層４４をポリシリコンで形成する場合、ゲ
ート４６．４８の部分に設置するポリシリコン層と同時
に設置でき、特別な工程を必要としない。
ート４６．４８の部分に設置するポリシリコン層と同時
に設置でき、特別な工程を必要としない。
また、ポリシリコン層４４は酸化膜２６を構成する酸化
シリコン（Ｓ ｉ Ｏｚ ）膜より弾力性に冨み、導電
性ワイヤ６６のボンディング時、その衝撃から酸化膜２
６を保護する緩衝体として機能し、酸化膜２６のクラン
キングなどの破損を防止できる。
シリコン（Ｓ ｉ Ｏｚ ）膜より弾力性に冨み、導電
性ワイヤ６６のボンディング時、その衝撃から酸化膜２
６を保護する緩衝体として機能し、酸化膜２６のクラン
キングなどの破損を防止できる。
しかも、このようなポリシリコン層４４が設置された場
合、接続部５６−ポリシリコン層４４−酸化膜２６の層
構造となり、ポリシリコン層４４を設置しないで接続部
５６−酸化膜２６を接合した場合に比較してそれぞれの
密着性を高めることができるので、接続部５６を強固に
設置することができる。特に、接続部５６がアルミニウ
ム、酸化膜２Ｇが酸化シリコン膜である場合、アルミニ
ウムとポリシリコンとの接合はアロイ構造となり、その
密着性が高く、ポリシリコンと酸化シリコンは同種のも
のであり、その密着性は高くなる。
合、接続部５６−ポリシリコン層４４−酸化膜２６の層
構造となり、ポリシリコン層４４を設置しないで接続部
５６−酸化膜２６を接合した場合に比較してそれぞれの
密着性を高めることができるので、接続部５６を強固に
設置することができる。特に、接続部５６がアルミニウ
ム、酸化膜２Ｇが酸化シリコン膜である場合、アルミニ
ウムとポリシリコンとの接合はアロイ構造となり、その
密着性が高く、ポリシリコンと酸化シリコンは同種のも
のであり、その密着性は高くなる。
以上説明したように、この発明によれば、次のような効
果が得られる。
果が得られる。
■ 多結晶絶縁層は抵抗体であるため、接続部−と半導
体基板間の静電容量に抵抗体を直列に接続したこととな
り、寄生容量を低減できる。
体基板間の静電容量に抵抗体を直列に接続したこととな
り、寄生容量を低減できる。
■ 多結晶絶縁層は、ワイヤボンディングの衝撃に対し
て緩衝体として機能し、ワイヤボンディングの衝撃によ
る酸化膜の破損を防止でき、接続部と半導体基板間の短
絡などの不都合を防止できる。
て緩衝体として機能し、ワイヤボンディングの衝撃によ
る酸化膜の破損を防止でき、接続部と半導体基板間の短
絡などの不都合を防止できる。
■ 接続部と酸化膜との間に多結晶ｗＡ縁層を介在させ
ることにより、接続部と酸化膜との間の結合強度を高め
ることができる。
ることにより、接続部と酸化膜との間の結合強度を高め
ることができる。
第１図はこの発明の半導体集積回路装置の実施例を示す
断面図、第２図は多結晶絶縁層の機能を示す説明図、第
３図は従来の半導体集積回路装置におけるボンディング
バンド部を示す平面図、第４図は第３図のＩＶ−■線に
沿う断面図である。 ２０・・・半導体基板、４４・・・多結晶絶縁層として
のポリシリコン層、５Ｇ・・・ボンディング用接続部、
６Ｇ・・・導電性ワイヤ。
断面図、第２図は多結晶絶縁層の機能を示す説明図、第
３図は従来の半導体集積回路装置におけるボンディング
バンド部を示す平面図、第４図は第３図のＩＶ−■線に
沿う断面図である。 ２０・・・半導体基板、４４・・・多結晶絶縁層として
のポリシリコン層、５Ｇ・・・ボンディング用接続部、
６Ｇ・・・導電性ワイヤ。
Claims (2)
- （１）半導体基板の表面に設置された酸化膜の表面に、
多結晶絶縁層を介在させてワイヤボンディング用接続部
を設置した半導体集積回路装置。 - （２）前記酸化膜はシリコン酸化膜で構成し、前記多結
晶絶縁層はポリシリコンで構成した特許請求の範囲第１
項に記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59125763A JPS614265A (ja) | 1984-06-19 | 1984-06-19 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59125763A JPS614265A (ja) | 1984-06-19 | 1984-06-19 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS614265A true JPS614265A (ja) | 1986-01-10 |
| JPH0345898B2 JPH0345898B2 (ja) | 1991-07-12 |
Family
ID=14918216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59125763A Granted JPS614265A (ja) | 1984-06-19 | 1984-06-19 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS614265A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56161923A (en) * | 1980-05-06 | 1981-12-12 | Ushio Electric Inc | Sterilizer for film |
| JP2008168518A (ja) * | 2007-01-12 | 2008-07-24 | Advanced Telecommunication Research Institute International | リマインダ装置 |
| JP2024106763A (ja) * | 2023-01-27 | 2024-08-08 | 三菱電機株式会社 | ボンディングパッド、集積回路素子、及び集積回路装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5039470A (ja) * | 1973-08-09 | 1975-04-11 | ||
| JPS5239378A (en) * | 1975-09-23 | 1977-03-26 | Seiko Epson Corp | Silicon-gated mos type semiconductor device |
-
1984
- 1984-06-19 JP JP59125763A patent/JPS614265A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5039470A (ja) * | 1973-08-09 | 1975-04-11 | ||
| JPS5239378A (en) * | 1975-09-23 | 1977-03-26 | Seiko Epson Corp | Silicon-gated mos type semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56161923A (en) * | 1980-05-06 | 1981-12-12 | Ushio Electric Inc | Sterilizer for film |
| JP2008168518A (ja) * | 2007-01-12 | 2008-07-24 | Advanced Telecommunication Research Institute International | リマインダ装置 |
| JP2024106763A (ja) * | 2023-01-27 | 2024-08-08 | 三菱電機株式会社 | ボンディングパッド、集積回路素子、及び集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0345898B2 (ja) | 1991-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6134967A (ja) | Ｖｌｓｉ集積回路装置用の入力保護構成体 | |
| JP3116916B2 (ja) | 回路装置、その製造方法 | |
| CN205582918U (zh) | 半导体装置 | |
| JPH09283525A (ja) | 半導体装置 | |
| JPS614265A (ja) | 半導体集積回路装置 | |
| JPS634666A (ja) | 半導体集積回路装置 | |
| JPH0666412B2 (ja) | 積層型半導体集積回路 | |
| JPS6379348A (ja) | 半導体装置 | |
| JPH0332226B2 (ja) | ||
| JP2642000B2 (ja) | Ｍｏｓ集積回路装置 | |
| JPH0255953B2 (ja) | ||
| JP2003218231A (ja) | 半導体装置 | |
| JP7180842B2 (ja) | 半導体装置 | |
| JP2559102B2 (ja) | 半導体装置 | |
| JP2502702B2 (ja) | 半導体装置 | |
| JPS60211864A (ja) | 半導体装置の入力回路 | |
| JP2680869B2 (ja) | 半導体装置 | |
| JP2869978B2 (ja) | 半導体装置 | |
| JPH05335308A (ja) | 半導体集積回路装置 | |
| JPH0982885A (ja) | 半導体装置 | |
| JPS6195546A (ja) | 半導体集積回路装置 | |
| JPH065748B2 (ja) | 半導体装置の静電破壊防止装置 | |
| JPH04370943A (ja) | 半導体集積回路装置 | |
| JPH0338052A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS58206162A (ja) | 絶縁ゲ−ト型電界効果半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |