JPH04372113A - 回路パターンの形成方法 - Google Patents
回路パターンの形成方法Info
- Publication number
- JPH04372113A JPH04372113A JP3150358A JP15035891A JPH04372113A JP H04372113 A JPH04372113 A JP H04372113A JP 3150358 A JP3150358 A JP 3150358A JP 15035891 A JP15035891 A JP 15035891A JP H04372113 A JPH04372113 A JP H04372113A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- organic film
- film
- photoresist
- blackened
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣ製造技術に関し、
更に詳しくはホトリソグラフィー工程によってシリコン
などのウェハー基板上にＩＣの回路パターンを形成する
方法に関する。近年、ＩＣの高集積化にともない、素子
構造が微細化してきており、それに従って、微細なパタ
ーンをより正確に形成する必要が生じてきている。
更に詳しくはホトリソグラフィー工程によってシリコン
などのウェハー基板上にＩＣの回路パターンを形成する
方法に関する。近年、ＩＣの高集積化にともない、素子
構造が微細化してきており、それに従って、微細なパタ
ーンをより正確に形成する必要が生じてきている。
【０００２】
【従来の技術】従来のホトリソグラフィー工程において
は、図１に示すように、シリコンなどのウェハー基板１
上に設けられたエッチングしようとする膜２の上にホト
レジスト３を直接塗布している。しかしながら、この場
合には図１に示すようにホトレジスト３へ照射する光は
レジスト３を通して膜２から反射したり、レジスト３の
上面で反射したりして、レジスト３内で光が往復する現
象があった。この際、入射した光５と反射した光６の位
相が逆のときは、光は打ち消し合い、実効入射光が少な
くなる。一方、光５と光６とが同位相の時は互いに強め
合って、実効入射光が多くなる。従って、レジストの感
度とレジスト膜厚の関係は図２のようになる。図２にお
いて、関係曲線の極大ピーク点Ａは入射光と反射光との
位相が逆のため感光に必要な露光量が多くなり、逆に極
小ピーク点Ｂでは入射光と反射光との位相が同じで強め
合うので感光に必要な露光量が少なくなる。
は、図１に示すように、シリコンなどのウェハー基板１
上に設けられたエッチングしようとする膜２の上にホト
レジスト３を直接塗布している。しかしながら、この場
合には図１に示すようにホトレジスト３へ照射する光は
レジスト３を通して膜２から反射したり、レジスト３の
上面で反射したりして、レジスト３内で光が往復する現
象があった。この際、入射した光５と反射した光６の位
相が逆のときは、光は打ち消し合い、実効入射光が少な
くなる。一方、光５と光６とが同位相の時は互いに強め
合って、実効入射光が多くなる。従って、レジストの感
度とレジスト膜厚の関係は図２のようになる。図２にお
いて、関係曲線の極大ピーク点Ａは入射光と反射光との
位相が逆のため感光に必要な露光量が多くなり、逆に極
小ピーク点Ｂでは入射光と反射光との位相が同じで強め
合うので感光に必要な露光量が少なくなる。
【０００３】図３はウェハー上に、例えば（ポリシリコ
ン、アルミニウム、シリコン酸化膜）などの適当な層７
が設けられており、このため膜２に凹凸ができ、このた
め入射光４の予定外のところへ反射して行く現象を示し
ており、この場合には、ハレーションがおきて、パター
ンの劣化がおきるので好ましくない。
ン、アルミニウム、シリコン酸化膜）などの適当な層７
が設けられており、このため膜２に凹凸ができ、このた
め入射光４の予定外のところへ反射して行く現象を示し
ており、この場合には、ハレーションがおきて、パター
ンの劣化がおきるので好ましくない。
【０００４】
【発明が解決しようとする課題】前記したように、従来
のホトリソグラフィーによる回路パターンの形成方法に
おいては、ウェハー基板の反射によって生じる定在波に
よって、レジストのパターン寸法が不安定になる。また
、ウェハー上のエッチングしようとしている膜２の凹凸
による入射光の反射において、レジスト感度が不安定に
なったり、あるいはパターンが劣化するといった問題が
あった。従って、本発明はかかる従来技術の問題点、即
ち、ホトリソグラフィーによってウェハー上に回路パタ
ーンを形成するにあたり、ウェハー上の凹凸に起因する
レジスト感度の不安定性及びパターンの劣化などの発生
の問題を解決した回路パターンの形成方法を提供するこ
とを目的とする。
のホトリソグラフィーによる回路パターンの形成方法に
おいては、ウェハー基板の反射によって生じる定在波に
よって、レジストのパターン寸法が不安定になる。また
、ウェハー上のエッチングしようとしている膜２の凹凸
による入射光の反射において、レジスト感度が不安定に
なったり、あるいはパターンが劣化するといった問題が
あった。従って、本発明はかかる従来技術の問題点、即
ち、ホトリソグラフィーによってウェハー上に回路パタ
ーンを形成するにあたり、ウェハー上の凹凸に起因する
レジスト感度の不安定性及びパターンの劣化などの発生
の問題を解決した回路パターンの形成方法を提供するこ
とを目的とする。
【０００５】
【課題を解決するための手段】本発明に従えば、ホトリ
ソグラフィーによってウェハー上に回路パターンを形成
するにあたり、ホトレジストの塗布に先立って、凹凸部
を有するウェハー上に薄い有機膜を形成する工程と、上
記有機膜を加熱して黒化させる工程と、黒化させた有機
膜上にホトレジストを塗布して、露光と現像を行う工程
、を含む回路パターンの形成方法が提供される。
ソグラフィーによってウェハー上に回路パターンを形成
するにあたり、ホトレジストの塗布に先立って、凹凸部
を有するウェハー上に薄い有機膜を形成する工程と、上
記有機膜を加熱して黒化させる工程と、黒化させた有機
膜上にホトレジストを塗布して、露光と現像を行う工程
、を含む回路パターンの形成方法が提供される。
【０００６】即ち、本発明によれば、図４に示すように
、段差を生ぜしめる適当な層７（例えばポリシリコン、
アルミニウム、シリコン酸化膜）を有する適当なウェハ
ー基板１（例えばシリコン基板）上のエッチングしよう
としている膜２の上に、光を吸収する層８を形成し、次
にホトレジスト膜３を形成する。
、段差を生ぜしめる適当な層７（例えばポリシリコン、
アルミニウム、シリコン酸化膜）を有する適当なウェハ
ー基板１（例えばシリコン基板）上のエッチングしよう
としている膜２の上に、光を吸収する層８を形成し、次
にホトレジスト膜３を形成する。
【０００７】
【作用】本発明では、図４に示したように、パターン化
された入射光４が黒化させた光吸収層８で吸収されてし
まうため、前記した従来技術のような反射による問題を
効果的に防止することができる。
された入射光４が黒化させた光吸収層８で吸収されてし
まうため、前記した従来技術のような反射による問題を
効果的に防止することができる。
【０００８】
【実施例】以下、図面に従って、本発明の実施例を説明
するが、本発明の技術的範囲を以下の実施例に限定する
ものでないことはいうまでもない。
するが、本発明の技術的範囲を以下の実施例に限定する
ものでないことはいうまでもない。
【０００９】図５〜１２は本発明の実施例を示す。図５
は、本発明に従った回路パターンの形成方法の一例にお
けるウェハーの初期状態を示し、シリコンなどのウェハ
ー基板１上に段差を形成する層（例えばポリシリコン、
アルミニウム、シリコン酸化膜）７が設けられており、
その上にエッチングされる層（例えばポリシリコン、ア
ルミニウム、シリコン酸化膜）２が形成されている。
は、本発明に従った回路パターンの形成方法の一例にお
けるウェハーの初期状態を示し、シリコンなどのウェハ
ー基板１上に段差を形成する層（例えばポリシリコン、
アルミニウム、シリコン酸化膜）７が設けられており、
その上にエッチングされる層（例えばポリシリコン、ア
ルミニウム、シリコン酸化膜）２が形成されている。
【００１０】図６は上記エッチングされる層２の上に、
本発明に従って有機膜２を設ける工程を説明する図面で
あり、例えば、エチルセロソルブアセテートなどの溶剤
に溶解した、ノボラック樹脂の溶液を、常法に従ってス
プレーで吹き付けてウェハーに塗布する。ノボラック樹
脂の溶液を十分細いスプレーにすることによって、ノボ
ラック樹脂の薄い有機膜９を形成することができる。有
機膜の材質としては加熱によって黒化するという性質を
有するものであれば任意の材料を用いることができ、ノ
ボラック樹脂の他に、例えばノボラック系のポジレジス
ト（Ａｚ−１３５０ （シップレー社） 、ＯＦＰＲ−
８００ （東京応化））などを用いることができる。有
機膜９の厚さには特に制限はないが、次工程の黒化後の
膜厚で ０．２μｍ以下が好ましく、０．０５〜 ０．
１μｍが更に好ましい。
本発明に従って有機膜２を設ける工程を説明する図面で
あり、例えば、エチルセロソルブアセテートなどの溶剤
に溶解した、ノボラック樹脂の溶液を、常法に従ってス
プレーで吹き付けてウェハーに塗布する。ノボラック樹
脂の溶液を十分細いスプレーにすることによって、ノボ
ラック樹脂の薄い有機膜９を形成することができる。有
機膜の材質としては加熱によって黒化するという性質を
有するものであれば任意の材料を用いることができ、ノ
ボラック樹脂の他に、例えばノボラック系のポジレジス
ト（Ａｚ−１３５０ （シップレー社） 、ＯＦＰＲ−
８００ （東京応化））などを用いることができる。有
機膜９の厚さには特に制限はないが、次工程の黒化後の
膜厚で ０．２μｍ以下が好ましく、０．０５〜 ０．
１μｍが更に好ましい。
【００１１】図７は前工程で塗布した有機膜９を有する
ウェハーを、加熱して膜を黒化させる。例えばノボラッ
ク樹脂を用いた場合には、例えば温度約 ３００℃に加
熱することによりノボラック樹脂膜９を黒化させる工程
を示す。図７において８は黒化した層を示す。
ウェハーを、加熱して膜を黒化させる。例えばノボラッ
ク樹脂を用いた場合には、例えば温度約 ３００℃に加
熱することによりノボラック樹脂膜９を黒化させる工程
を示す。図７において８は黒化した層を示す。
【００１２】図８は通常のホトレジスト、例えば、Ｚｉ
Ｒ−９０００（商品名 日本ゼオン製）（ノボラック
樹脂を主成分とするｉ線用ポジレジスト）を通常のスピ
ンコートで塗布して、レジスト層３を形成する工程を示
す。使用するレジストの種類は本発明において全く問題
とならない。
Ｒ−９０００（商品名 日本ゼオン製）（ノボラック
樹脂を主成分とするｉ線用ポジレジスト）を通常のスピ
ンコートで塗布して、レジスト層３を形成する工程を示
す。使用するレジストの種類は本発明において全く問題
とならない。
【００１３】図９はホトレジスト層に通常の露光、現像
を行って、レジスト・パターン１０を形成した状態を示
す図面である。本発明によれば、入射光の反射の影響が
全くないので、良好なパターンを形成することができる
。
を行って、レジスト・パターン１０を形成した状態を示
す図面である。本発明によれば、入射光の反射の影響が
全くないので、良好なパターンを形成することができる
。
【００１４】図１０は上で得られたレジストパターン１
０に従って、例えばＯ２ プラズマによる異方性エッチ
ングを行うことにより、黒化したノボラック樹脂８を、
レジストパターン１０をマスクとしてエッチングする。 異方性エッチングはＲＩＥやＥＣＲとしてもよい。
０に従って、例えばＯ２ プラズマによる異方性エッチ
ングを行うことにより、黒化したノボラック樹脂８を、
レジストパターン１０をマスクとしてエッチングする。 異方性エッチングはＲＩＥやＥＣＲとしてもよい。
【００１５】図１１は前工程で黒化ノボラック樹脂層８
の一部をエッチングした後、エッチングされる層２を、
残存レジスト１０と黒化ノボラック樹脂層８をマスクと
してＲＩＥやＥＣＲのようなドライエッチング又は弗化
水素酸などによるウェットエッチングによってエッチン
グし、更に残存ホトレジスト及び黒化有機膜を酸素プラ
ズマによって除去して、図１２に示すような回路パター
ンを形成することができる。
の一部をエッチングした後、エッチングされる層２を、
残存レジスト１０と黒化ノボラック樹脂層８をマスクと
してＲＩＥやＥＣＲのようなドライエッチング又は弗化
水素酸などによるウェットエッチングによってエッチン
グし、更に残存ホトレジスト及び黒化有機膜を酸素プラ
ズマによって除去して、図１２に示すような回路パター
ンを形成することができる。
【００１６】図１３は本発明に従って膜厚０．１５μｍ
の黒化ノボラック樹脂膜を設けた場合の、ホトレジスト
（ＺｉＲ−９０００） の膜厚とＥｔｈ露光時間 （ｍ
・ｓｅｃ ） との関係（実施例）及び黒化ノボラック
樹脂膜を設けなかった以外は同様にして得られた関係（
比較例）を示すグラフ図である。
の黒化ノボラック樹脂膜を設けた場合の、ホトレジスト
（ＺｉＲ−９０００） の膜厚とＥｔｈ露光時間 （ｍ
・ｓｅｃ ） との関係（実施例）及び黒化ノボラック
樹脂膜を設けなかった以外は同様にして得られた関係（
比較例）を示すグラフ図である。
【００１７】
【発明の効果】以上説明したように、かつ図１３のグラ
フ図に示したように、本発明によれば、ホトリソグラフ
ィー工程によってウェハー基板上に回路パターンを形成
するにあたり、ウェハー基板上の凹凸による反射の問題
を効果的に防止できるので、レジスト感度を安定化させ
、パターンの劣化の問題のない、良好で信頼性のある回
路パターンを形成することができる。
フ図に示したように、本発明によれば、ホトリソグラフ
ィー工程によってウェハー基板上に回路パターンを形成
するにあたり、ウェハー基板上の凹凸による反射の問題
を効果的に防止できるので、レジスト感度を安定化させ
、パターンの劣化の問題のない、良好で信頼性のある回
路パターンを形成することができる。
【図１】図１は従来のホトリソグラフィー工程における
入射光の挙動を模式的に示す図面である。
入射光の挙動を模式的に示す図面である。
【図２】図２は従来例におけるレジスト感光に必要な露
光量とレジスト膜厚との関係を模式的に示す図面である
。
光量とレジスト膜厚との関係を模式的に示す図面である
。
【図３】図３は段差上での光の反射状態を示す従来例を
説明する図面である。
説明する図面である。
【図４】図４は本発明のホトリソグラフィーにおける入
射光の状況を模式的に示す図面である。
射光の状況を模式的に示す図面である。
【図５】図５は本発明の実施例におけるウェハーの初期
状態を示す図面である。
状態を示す図面である。
【図６】図６は本発明の実施例における有機膜の塗布状
態を示す図面である。
態を示す図面である。
【図７】図７は本発明の実施例における有機膜の黒化状
態を示す図面である。
態を示す図面である。
【図８】図８は本発明の実施例におけるホトレジスト膜
の塗布状態を示す図面である。
の塗布状態を示す図面である。
【図９】図９は本発明の実施例におけるホトレジスト膜
の露光・現像後の状態を示す図面である。
の露光・現像後の状態を示す図面である。
【図１０】図１０は本発明の実施例における黒化有機膜
の除去後の状態を示す図面である。
の除去後の状態を示す図面である。
【図１１】図１１は本発明の実施例におけるエッチング
後の状態を示す図面である。
後の状態を示す図面である。
【図１２】図１２は本発明の実施例において形成された
回路パターンを模式的に示す図面である。
回路パターンを模式的に示す図面である。
【図１３】図１３は本発明の実施例におけるＥｔｈ露光
時間とレジスト膜厚との関係を示すグラフ図である。
時間とレジスト膜厚との関係を示すグラフ図である。
１…ウェハー基板
２…エッチングされる層
３…レジスト
４…入射光
５…レジスト中の入射光
６…レジスト上面で反射した光
７…段差を形成する層
８…黒化したノボラック樹脂
９…ノボラック樹脂
１０…レジストパターン
Claims (5)
- 【請求項１】 ホトリソグラフィーによってウェハー
上に回路パターンを形成するにあたり、ホトレジストの
塗布に先立って、凹凸部を有するウェハー上に薄い有機
膜を形成する工程と、上記有機膜を加熱して黒化させる
工程と、黒化させた有機膜上にホトレジストを塗布して
、露光と現像を行う工程、を含むことを特徴とする回路
パターンの形成方法。 - 【請求項２】 前記有機膜を、スプレーを用いた塗布
により形成する請求項１に記載の方法。 - 【請求項３】 前記有機膜がフェノール樹脂膜である
請求項１又は２に記載の方法。 - 【請求項４】 黒化させた有機膜の膜厚が ０．２μ
ｍ以下である請求項１〜３のいずれか１項に記載の方法
。 - 【請求項５】 黒化させた有機膜を異方性エッチで除
去する請求項１〜４のいずれか１項に記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3150358A JPH04372113A (ja) | 1991-06-21 | 1991-06-21 | 回路パターンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3150358A JPH04372113A (ja) | 1991-06-21 | 1991-06-21 | 回路パターンの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04372113A true JPH04372113A (ja) | 1992-12-25 |
Family
ID=15495245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3150358A Withdrawn JPH04372113A (ja) | 1991-06-21 | 1991-06-21 | 回路パターンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04372113A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100366602B1 (ko) * | 1996-08-30 | 2003-05-01 | 동경 엘렉트론 주식회사 | 반도체처리용도포방법및도포장치 |
-
1991
- 1991-06-21 JP JP3150358A patent/JPH04372113A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100366602B1 (ko) * | 1996-08-30 | 2003-05-01 | 동경 엘렉트론 주식회사 | 반도체처리용도포방법및도포장치 |
| US6749688B2 (en) | 1996-08-30 | 2004-06-15 | Tokyo Electron Limited | Coating method and apparatus for semiconductor process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5830624A (en) | Method for forming resist patterns comprising two photoresist layers and an intermediate layer | |
| US6610616B2 (en) | Method for forming micro-pattern of semiconductor device | |
| JPH06267843A (ja) | パターン形成方法 | |
| KR100598290B1 (ko) | 리소그래피 공정의 감광막 패턴 형성 방법 | |
| JPH04372113A (ja) | 回路パターンの形成方法 | |
| JPH0458167B2 (ja) | ||
| US20040121264A1 (en) | Pattern transfer in device fabrication | |
| JP3055774B2 (ja) | 半導体装置の製造方法 | |
| KR100928513B1 (ko) | 반도체 소자의 제조방법 | |
| KR100739258B1 (ko) | 반도체소자의 패턴 및 그 형성방법 | |
| JP2580681B2 (ja) | 半導体装置の製造方法 | |
| JPH02156244A (ja) | パターン形成方法 | |
| JPH034899B2 (ja) | ||
| KR910010257B1 (ko) | 포토마스킹 공정 | |
| JP2713061B2 (ja) | レジストパターンの形成方法 | |
| JPS6236823A (ja) | レジストパタ−ン形成方法 | |
| JPH03104113A (ja) | レジストパターンの形成方法 | |
| KR19980048093A (ko) | 반도체소자 패턴형성방법 | |
| JPH01117032A (ja) | パターン形成方法 | |
| JPH0458168B2 (ja) | ||
| JPS6262523A (ja) | パタ−ン形成方法 | |
| JPH0513325A (ja) | パターン形成方法 | |
| KR20060017974A (ko) | 반도체소자의 게이트 형성방법 | |
| JPH03250619A (ja) | パターン形成方法 | |
| JPH05291105A (ja) | アライメントマーク形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980903 |