JPH0437275A - クロック発生器 - Google Patents

クロック発生器

Info

Publication number
JPH0437275A
JPH0437275A JP2143133A JP14313390A JPH0437275A JP H0437275 A JPH0437275 A JP H0437275A JP 2143133 A JP2143133 A JP 2143133A JP 14313390 A JP14313390 A JP 14313390A JP H0437275 A JPH0437275 A JP H0437275A
Authority
JP
Japan
Prior art keywords
clock
signal
frequency
output
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2143133A
Other languages
English (en)
Inventor
Sachio Hiratsuka
平塚 才知雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2143133A priority Critical patent/JPH0437275A/ja
Publication of JPH0437275A publication Critical patent/JPH0437275A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、映像信号のメモリへの書き込み、読み出しを
行うためのクロックを発生させるクロック発生器に関す
るものである。
従来の技術 近年、メモリを用いて映像信号処理を行う装置が増加し
ている。たとえば、磁気記録再生装置では、再生映像信
号のジッタに同期した書き込みクロックでメモリへ映像
信号を書き込み、基準のクロックで読み出すことにより
、再生映像信号のジッタを除去して時間軸変動のない再
生画像を得ている。
このような装置におけるクロック発生器として、第3図
に示すものが従来より知られている。以下、その構成と
動作について図面を用いて説明する。
端子1へは再生映像信号から分離されたタイミング信号
が供給され、D−フリップフロップ(D−FFと称す。
)2へ供給される。第4図aが端子1へ供給されるタイ
ミング信号である。D−FF2のデータ入力はグランド
に接続されているので、D−FF2の反転出力(回出力
)は、第4図aの信号の立ち上がりエツジによりハイレ
ベルになる。6は水晶発振器であり、54MHzクロッ
りを発振し、D−FF3,4.5のクロック入力へ供給
される。D=FF3ではD−FF2の回出力を54MH
zクロックでラッチし、■出力をD−FF2のセット端
子へ供給する。そのためD−FF2のハイレベルをラッ
チすると同時にD−FF2のセット端子にローレベルが
供給されるので、D−FF2の■出力はローレベルとな
る。従って、D−FF3の回出力は、54MHzクロッ
クでD−FF2の回出力のハイレベルをラッチしてロー
レベルとなって、54MHzクロックの次の立ち上がり
エツジでハイレベルとなる。第4図すは54MHzりC
1+−7り、CはD−FF2の回出力、dはD−FF3
の回出力の波形図である。
D−FF4の正転出力(Q出力)はD−FF5のデータ
入力へ供給され、D−FF5の回出力はD−FF4のデ
ータ入力へ供給されており、54MHzクロックの1/
4分周回路を構成している。
D−FF4,5のセット端子へD−FF3の回出力が供
給されているので、D−FF4のQ出力には、第4図d
の信号の立ち下がりエツジからハイレベルとなる13.
5MHzクロックが得られる。
第4図eはD−FF4のQ出力の波形図である。
7、 8. 9. 10. 11はバッファであり、縦
列に16段接続されている(図面上では省略して5個の
み図示している。)。D−FF4のQ出力の13.5M
Hzクロックはバッファ7へ供給され、各バッファの出
力はD−FF13〜17のデータ入力へ供給される(D
−FFはバッファの段数分設けであるが、省略して13
. 14. 15゜16.17の5個のみ図示している
。)。
また、端子1からのタイミング信号(第4図a)ハモノ
マルチ12へも供給されており、タイミング信号の立ち
上がりエツジの遅延量を調整する。
モノマルチ12の出力信号はD−FF 13〜17のク
ロック入力へ供給され、その立ち上がりエツジでバッフ
ァ7〜11からの13.5MHzクロックをラッチする
。バッファ7〜11出力のクロックの位相はバッファで
の遅延量分(約2nseC)ずつ異なる。第5図L  
h+  1+  L  k+  1はバッファの遅延量
ずつ異なる13.5MHzクロックである(簡略するた
めに6つの波形のみ図示した。)。同図中、fはモノマ
ルチ12の出力信号で、13.5MHzクロックをラッ
チする。
D−FF13〜17でラッチした結果をエンコーダ18
へ供給し、D−FF 13〜エフでのラッチした結果の
ハイレベルからローレベルへの変化点を検出する。第5
図ではg、hのクロックをラッチした結果はハイレベル
、i、j、に、lツクロックをラッチした結果はローレ
ベルで、エンコーダ18ではhから1への状態の変化を
検出し、検出結果をスイッチ19へ供給する。スイッチ
19へはバッファ7〜11出力のクロックが供給されて
おり、エンコーダ18からの検出結果に従ってバッファ
7〜11のうちの1つのクロックが選択される。第5図
の場合には、iのクロックが選択される。つまり、D−
FF13〜17でハイレベルからローレベルへ変化した
直後の13.5MHzクロックを選択する。前記した動
作により、モノマルチ12の出力信号の立ち上がりエツ
ジに位相同期した13.5MHzクロックが得られ、端
子1からのタイミング信号が位相変動していても、その
位相変動に追従したクロックが得られる。
なお、モノマルチ12での出力信号の立ち上がりエツジ
の調整点は、ジッタの中心点でバッファ7〜11出力の
クロックのうち真ん中の位相のものを選択するような位
置に調整する。
従来の磁気記録再生装置では、上記動作により得られた
13.5MHzクロックでメモリへ書き込み、基準の1
3.5MHzクロックで読み出すことにより再生信号の
時間軸変動を除去している。
発明が解決しようとする課題 しかしながら上記した従来の構成では、コンポジット映
像信号をコンポーネント映像信号ヘデコードしたときの
デコードサブキャリア情報を映像信号へ重畳して伝送し
、前記デコードサブキャリア情報を検出し、コンポーネ
ント映像信号をもとのコンポジット映像信号へエンコー
ドするときのエンコードサブキャリア位相と一致させる
ために、メモリへの書き込みスタート信号もしくは読み
出しスタート信号を可変させてメモリから読み出す映像
信号の位相を制御する場合、端子1からのタイミング信
号に追従したクロックは正転、反転位相の2種類しか作
成できないから、書き込みスタートパルスの位相をクロ
ック単位に可変させてメモリから読み出す映像信号の位
相を可変するとき、13.5MHzクロックの半周期単
位、つまり約37nsec単位でしか可変できない。こ
のとき、コンポジット映像信号がNTSC方式の場合、
書き込みスタート信号を13.5MHzクロックの1ク
ロツクシフトさせれば、U軸、V軸のエンコードサブキ
ャリアで構成されるベクトル平面上でデコードサブキャ
リア情報の位相は、 (3,58MHz/13.5MHz)*3GO°峙95
.4゜回転する。また、PAL方式の場合、 (4,43Mflz/13.5MHz)末311i0°
”= 118.1゜回転する。NTSC,PAL方式で
回路をできるだけ共用化するためには回転角度をほぼ同
一にした方が良い。PAL方式で約90’ 回転させる
ためには、13.5MHzクロックの1/4周期位相の
異なるクロックを作成する必要がある。すなわち、13
.5MHzの2n倍の周波数のクロックが必要である。
このとき、PAL方式では118.1°X3/4=88
.6°回転となる。
また、磁気記録再生装置の出力映像信号の位相を外部か
ら調整する用途では、装置のフロント部に調整ツマミを
設けて書き込みスタート信号もしくは読み出しスタート
信号を可変させる場合、従来の構成では精度良く調整で
きない。
本発明はかかる点に鑑み、タイミング信号の位相変動に
追従し、かつ、所望のクロックの周波数の2n倍の周波
数のクロックを作成して、メモリから読み出す信号をク
ロック単位で可変させるとき、微少な単位で可変できる
クロック発生器を提供することを目的とする。
課題を解決するための手段 本発明は、タイミングパルス信号に位相同期した所望の
周波数の2n倍の周波数のクロックを発生させるクロッ
ク発生手段と、前記2n倍のクロックを反転させるイン
バータと、前記2n倍のクロックの周波数を1/2n分
周し、かつ、前記タイミングパルス信号によりリセット
される第1の分周器と、前記インバータの出力の周波数
を1/2n分周し、かつ、前記タイミングパルス信号に
よりリセットされる第2の分周器とを備えたクロック発
生器である。
作用 本発明は上記した構成により、第1の分周器と第2の分
周器により2n倍の周波数のクロックの立ち上がりエツ
ジを基準に1/2n分周したクロックと、立ち下がりエ
ツジを基準に1/2n分周したクロックが得られる。す
なわち、2n倍の周波数のクロックの半周期ずつ位相の
異なる40個のクロックが得られる。また、第1.第2
の分周器の正転9反転出力のクロックを用いて書き込み
スタート信号あるいは読み出しスタート信号の位相を可
変すれば、2n倍の周波数のクロックの半周期単位でメ
モリから読み出す信号の位相を可変できる。
実施例 第1図は本発明の一実施例におけるクロック発生器のブ
ロック図であり、磁気記録再生装置での再生映像信号を
メモリへ書き込むための書き込みクロックを作成するも
のである。第1図において、従来のものと同一の動作を
するものは同一符号を付しである。以下、図面を用いて
動作を説明する。
端子1からのタイミングパルス信号(第4図a)は従来
と同様にD−FF2とモノマルチ12へ供給され、水晶
発振器6で発振する54MHzクロック(第4図b)と
D−FF2.3とにより、従来と同様第4図c、  d
の信号を得る。
D−FF3の浸出力(第4図d)の信号はD−FF21
のセット端子へ供給される。D−FF21のフ出力はD
−FF21のデータ入力に接続され、水晶発振器6の5
4MHzクロックの1/2分周回路を構成している。従
って、第4図dの信号がハイレベルへ立ち上がった点よ
り分周動作を開始し、D−FF21のQ出力に27MH
zクロックが得られる。第4図mが分周された27MH
zクロックである。
27MHzクロックはバッファ7へ供給される。
バッファ7〜11は従来と同様16段縦列に接続されて
いる。各バッファの出力にはバッファの遅延量分ずつ位
相の異なる27MHzクロックが出力され、それぞれD
−FF 13〜17へ供給され、モノマルチ12で得ら
れる信号の立ち上がりエツジでラッチされる。ラッチし
た結果をエンコーダ18へ供給し、従来と同様、D−F
F 13〜17出力のハイレベルからローレベルへの状
態の変化点を検出する。エンコーダ18の法出結果をス
イッチ19へ供給し、バッファ7〜11のうちD−FF
13〜17でハイレベルからローレベルへ変化した直後
の27MHzクロックを選択する。前記した動作により
モノマルチ12の立ち上がりエツジに位相同期した27
MHzクロックが得られる。
選択されたクロックはD−FF24とインバータ23へ
供給され、インバータ23の出力!tD−FF25へ供
給される。D−FF24,25は反転出力がデータ入力
へ接続されて1/2分周器を構成している。また、D−
FF24,25のりセット端子には、モノマルチ12の
出力信号をインバータ22で反転させた信号が供給され
ている。
第2図nはD−FF24.25のリセット端子へ供給さ
れる信号、0はD−FF24、qはD−FF25のクロ
ック入力へ供給される27MHzクロックである。第2
図nの信号の立ち下がりエツジと同図0の27MHzク
ロックの立ち上がりエツジとが一致しているので、D−
FF24では、次の27MHzクロックの立ち上がりエ
ツジでハイレベルとなり、13.5MHzクロックに分
周する。D−FF25では、スイッチ19からの27M
Hzクロックが反転しているため、第2図nの信号の立
ち下がりエツジと同図qの27MHzクロックの立ち下
がりエツジとが一致しており、直後の立ち上がりエツジ
でハイレベルとなり、13.5MHzクロックに分周す
る。第2図pはD−FF24で分周された13.5MH
zクロック、rはD−FF25で分周された13.5M
Hzクロックである。D−FF24,25の反転出力は
、第2図pr  rのクロックと逆位相である。
以上の動作により、27MHzクロックの半周期ずつ位
相の異なる4つの13.5MHzクロックが得られる。
4つの13.5MHzクロックはスイッチ26へ供給さ
れて、そのうちの1つを選択してメモリへの書き込みク
ロックとなる。
以上のように本実施例によれば、タイミングパルス信号
に位相同期した27MHzクロックを発生させる手段と
、タイミングパルス信号によりリセットされ、かつ、2
7MHzクロックを分周する手段と、タイミングパルス
信号によりリセットされ、かつ、27MHzクロックの
反転位相のものを分周する手段を設けることにより、2
7MHzクロックの半周期ずつ位相の異なる13.5M
Hzクロックが得られる。
また、書き込みスタート信号は、シフトレジスタを用い
て端子1のタイミングパルス信号を、前記4つの13.
5MHzクロックでシフトさせれば、27MHzクロッ
クの半周期ずつ位相の異なる書き込みスタート信号が得
られる。従って、シフトされた書き込みスタート信号を
選択することにより、メモリから読み出される映像信号
の位相は27MHzりoツクの半周期(約18.5ns
ec)ずつ可変させることができる。このとき、第2図
pのクロックで書き込みスタート信号をシフトさせたも
のを選択したときは、スイッ526では第2図pのクロ
ックを選択し、第2図qのクロックで書き込みスタート
信号をシフトさせたものを選択したときは、スイッチ2
6では第2図qのクロックを選択する。
サラに、フンポジット映像信号をコンポーネント映像信
号ヘデコードしたときのデコードサブキャリア情報を重
畳した映像信号のメモリンコ)らの読み出し位相を可変
させ、エンコードサブキャリア位相とデコードサブキャ
リア位相とを一致させるとき、フンポジット映像信号が
PAL方式の場合、27MHzクロックの半周期ずつ位
相の異なる4つの13.5MHzりo +7りを用いて
、13.5MHzクロックの3/4周期ずつ位相の異な
る書き込みスタート信号を作成し、これを切り替えれば
、U、  V軸のエンコードサブキャリアで構成さレル
ベクトル平面上でデコードサブキャリア情報は約90°
単位で回転させることができる。従って、基準のエンコ
ードサブキャリアに対してデフードサブキャリアとの位
相差を最大±45゛ 以内に収めることができる。NT
SC方式の場合は13.5MHzクロックの1クロツク
ずつ位相の異なる書き込みスタート信号を作成すれば、
やはり約90°単位で回転するので、PAL、NTSC
方式でデコードサブキャリア情報の位相検出等、回路の
共用化がはかれる。
また、磁気記録再生装置の出力映像信号の位相を調整す
るために、装置のフロント部に設けた調整ツマミに応じ
て書き込みスタート信号の位相を可変させる用途で、可
変させる単位を微少にしたいときは、たとえば水晶発振
器6の周波数を108MHzとし、D−FF24,25
で構成した1/2分周器を1/4分周器とすれば、スイ
ッチ19の出力にはタイミング信号に追従した54MH
zクロック(13,5MHzクロックの4倍の周波数)
が得られ、2つの1/4分周器の出力には54MHzク
ロックの半周期(約9nsec)ずつ位相の異なる8つ
のクロックが得られ、このクロックを用いて書き込みス
タート信号をシフトさせれば、9nsec単位で調整で
きる。
なお、本実施例では書き込みクロックを発生させたが、
読み出しクロックを発生させてもよい。
このときは、読み出しスタート信号を読み出しクロック
により位相シフトさせる。
発明の詳細 な説明したように本発明によれば、所望のクロックの2
n倍の周波数のクロックの半周期ずつ位相の異なる4n
個のクロックが得られる。このクロックを用いれば、メ
モリから読み出す信号を微少な単位(2n倍の周波数の
クロックの半周期単位)で可変させることができ、その
実用的効果は大きい。
【図面の簡単な説明】
第1図は本発明における一実施例のクロック発生器のブ
ロック図、第2図は同実施例の説明に供する動作波形図
、第3図は従来のクロック発生器のブロック図、第4図
は第1図、第3図の説明に供する動作波形図、第5図は
従来例の説明に供する動作波形図である。 2.3.13〜17,21,24.25・・・Dフリッ
プフロップ、  6・・・水晶発振器、  7〜11・
・・バッフハ18 =エンコータ、19,26・・・ス
イッチ、  22.23・・・インバータ。 代理人の氏名 弁理士 粟野 重孝 はか1名第 図 第 図 第 図

Claims (1)

  1. 【特許請求の範囲】 タイミングパルス信号に位相同期した所望の周波数の2
    n倍(nは正整数)のクロックを発生させるクロック発
    生手段と、 前記2n倍のクロックを反転させるインバータと、 前記2n倍のクロックの周波数を1/2n分周し、かつ
    、前記タイミングパルス信号によりリセットされる第1
    の分周器と、 前記インバータの出力の周波数を1/2n分周し、かつ
    、前記タイミングパルス信号によりリセットされる第2
    の分周器とを備えたクロック発生器。
JP2143133A 1990-05-31 1990-05-31 クロック発生器 Pending JPH0437275A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2143133A JPH0437275A (ja) 1990-05-31 1990-05-31 クロック発生器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2143133A JPH0437275A (ja) 1990-05-31 1990-05-31 クロック発生器

Publications (1)

Publication Number Publication Date
JPH0437275A true JPH0437275A (ja) 1992-02-07

Family

ID=15331687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2143133A Pending JPH0437275A (ja) 1990-05-31 1990-05-31 クロック発生器

Country Status (1)

Country Link
JP (1) JPH0437275A (ja)

Similar Documents

Publication Publication Date Title
US5764965A (en) Synchronization infrastructure for use in a computer system
JPS6338584Y2 (ja)
US6067411A (en) Adaptive frequency synthesizer with synchronization
JPH0570982B2 (ja)
JPH0437275A (ja) クロック発生器
JP3562321B2 (ja) クロック信号切り換え装置
JPH0998161A (ja) クロック切替え回路
JP2846858B2 (ja) 2次元/3次元映像変換装置
JPS6150473A (ja) 円盤状情報信号記録媒体再生装置
JP2533371Y2 (ja) 多相クロック発生回路
JPH0759052A (ja) 自動周波数追従装置
JPH03758Y2 (ja)
JPH01155571A (ja) クロック発生回路
JPS62270070A (ja) 高周波カンウタ方式の復調用クロツク発生装置
JPH01268309A (ja) 二相クロツクジエネレータ
JP2637511B2 (ja) 情報信号復調装置
JPH02226882A (ja) 水平同期分離装置
JPS5955690A (ja) バ−ストゲ−トパルス発生回路
JPH10190641A (ja) クロック回路
JPH02170738A (ja) 識別再生クロック発生回路
JPH0773364B2 (ja) ジツタ補正回路
JPH02135892A (ja) バーストゲートパルス発生回路
JPS60251788A (ja) 文字放送用デ−タサンプリングクロツク発生装置
JPS59136827A (ja) クロツク制御回路
JPH04259168A (ja) 垂直同期回路