JPH0437596B2 - - Google Patents
Info
- Publication number
- JPH0437596B2 JPH0437596B2 JP61300678A JP30067886A JPH0437596B2 JP H0437596 B2 JPH0437596 B2 JP H0437596B2 JP 61300678 A JP61300678 A JP 61300678A JP 30067886 A JP30067886 A JP 30067886A JP H0437596 B2 JPH0437596 B2 JP H0437596B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- magnetic
- magnetically sensitive
- semiconductor
- jig
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/028—Dicing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/135—Removal of substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は感磁性半導体装置の製造方法に関する
ものである。
ものである。
〈発明の概要〉
感磁性半導体基板を治具に貼り付け感磁性部面
でない側をラツピング又はエツチングして基板の
厚さを薄くするとともに、治具を貼り付けた状態
で磁性体基板を貼り付け、この磁性体基板を一体
化したままで個別素子に分割することにより、半
導体基板の割れを防止して組立てを容易にし、ま
た感磁性半導体装置の感度向上を図る。
でない側をラツピング又はエツチングして基板の
厚さを薄くするとともに、治具を貼り付けた状態
で磁性体基板を貼り付け、この磁性体基板を一体
化したままで個別素子に分割することにより、半
導体基板の割れを防止して組立てを容易にし、ま
た感磁性半導体装置の感度向上を図る。
〈従来の技術〉
従来、ホール素子等の感磁性半導体装置は、
別々に準備された半導体チツプと磁性体片を次の
方法で組立て感度を上げていた。第３図〜第５図
にその例を示す。
別々に準備された半導体チツプと磁性体片を次の
方法で組立て感度を上げていた。第３図〜第５図
にその例を示す。
リードフレーム１上に磁性体片２を接着し、そ
の磁性体片２上にホール素子等の半導体チツプ３
を接着する方法（第３図）。
の磁性体片２上にホール素子等の半導体チツプ３
を接着する方法（第３図）。
リードフレーム１上に半導体チツプ３を接着
し、その半導体チツプ３上に磁性体片６を接着す
る方法（第４図）。
し、その半導体チツプ３上に磁性体片６を接着す
る方法（第４図）。
リードフレーム１上に磁性体片２を接着し、そ
の磁性体片２上に半導体チツプ３を接着し、更に
半導体チツプ３上に磁性体片６を接着する方法
（第５図）。
の磁性体片２上に半導体チツプ３を接着し、更に
半導体チツプ３上に磁性体片６を接着する方法
（第５図）。
なお、第３図〜第５図において、３ａは半導体
チツプ３の感磁性部、４は端子取出し用ワイヤ
ー、５はパツケージ樹脂である。
チツプ３の感磁性部、４は端子取出し用ワイヤ
ー、５はパツケージ樹脂である。
〈発明が解決しようとする問題点〉
しかし、これらの方法は組立てを複雑にし、方
法によつては感度向上の効果がそれほど得られな
いという欠点があつた。
法によつては感度向上の効果がそれほど得られな
いという欠点があつた。
磁性体片２又は６を用いて感度を向上させるた
めには、磁性体片２，６の厚さｄを厚くする、あ
るいは磁性体片２，６をできる限り半導体チツプ
３の感磁性部３ａに近付けることが必要である。
磁性体片２，６の厚さｄはパツケージの大きさか
ら制限される。磁性体片２，６を半導体チツプ３
の感磁性部３ａに近付けるのは、第３図と第５図
のように半導体チツプ３の下側に磁性体片２を配
置する場合、半導体チツプ３の厚さｔで制限され
る。半導体チツプ３の厚さｔは、半導体基板を加
工してホール素子等の感磁性部３ａを形成する時
に基板が割れないだけの強度を確保する必要があ
り、このためにｔ＞200μｍが必要であり、取扱
いに注意してもｔ＞150μｍが限界であつた。
めには、磁性体片２，６の厚さｄを厚くする、あ
るいは磁性体片２，６をできる限り半導体チツプ
３の感磁性部３ａに近付けることが必要である。
磁性体片２，６の厚さｄはパツケージの大きさか
ら制限される。磁性体片２，６を半導体チツプ３
の感磁性部３ａに近付けるのは、第３図と第５図
のように半導体チツプ３の下側に磁性体片２を配
置する場合、半導体チツプ３の厚さｔで制限され
る。半導体チツプ３の厚さｔは、半導体基板を加
工してホール素子等の感磁性部３ａを形成する時
に基板が割れないだけの強度を確保する必要があ
り、このためにｔ＞200μｍが必要であり、取扱
いに注意してもｔ＞150μｍが限界であつた。
本発明は、従来技術の組立て時の複雑さを感度
向上を妨げないで達成する製造方法を提供するこ
とを目的とする。
向上を妨げないで達成する製造方法を提供するこ
とを目的とする。
〈問題点を解決するための手段〉
半導体基板の片面に感磁性部を形成する工程、
感磁性部を形成した半導体基板を治具に貼り付け
る工程、感磁性部面でない側をラツピング又はエ
ツチングする工程、治具を貼り付けた状態のまま
磁性体基板を貼り付ける工程、そして、半導体基
板と磁性体基板とを一体化して個別素子に分割す
る工程、分割した個別素子をダイボンド、ワイヤ
ーボンド、樹脂モールドする工程を有することを
特徴とする。
感磁性部を形成した半導体基板を治具に貼り付け
る工程、感磁性部面でない側をラツピング又はエ
ツチングする工程、治具を貼り付けた状態のまま
磁性体基板を貼り付ける工程、そして、半導体基
板と磁性体基板とを一体化して個別素子に分割す
る工程、分割した個別素子をダイボンド、ワイヤ
ーボンド、樹脂モールドする工程を有することを
特徴とする。
〈作用〉
本発明によれば、半導体基板の片面にホール素
子等の感磁性部を形成する。感磁性部の形成に当
たつては能動層は結晶成長やイオン注入が用いら
れる。次に感磁性部を形成した側の面に治具を貼
り付け、化学的エツチング又はラツピングで半導
体基板を所望の厚さにする。半導体基板の厚さは
薄いほど感度が向上するので100μｍ以下がよい。
100μｍ以下での半導体基板は非常に割れやすい
が、本発明では治具に貼り付けられたままの状態
で磁性体基板を貼り付け、その後に治具から取り
外すので、半導体基板の割れを防ぐことができ
る。磁性体基板の貼り付けには、後工程のヤイヤ
ーボンデイグ時などの温度に耐え得るように、耐
熱性のあるエポキシ樹脂が適当である。磁性体基
板を貼り付けた半導体基板は、この後、ダイシン
グで容易に分割してホール素子等の半導体トツプ
を得る。これ以降の組立においては、従来の半導
体チツプと同じ扱いができ、組立を容易にする。
また上記方法によつて、磁性体片を厚くかつ磁性
体片を半導体チツプの感磁性部に近づけて配置で
き、磁束収束による感度の向上も得られることと
なる。
子等の感磁性部を形成する。感磁性部の形成に当
たつては能動層は結晶成長やイオン注入が用いら
れる。次に感磁性部を形成した側の面に治具を貼
り付け、化学的エツチング又はラツピングで半導
体基板を所望の厚さにする。半導体基板の厚さは
薄いほど感度が向上するので100μｍ以下がよい。
100μｍ以下での半導体基板は非常に割れやすい
が、本発明では治具に貼り付けられたままの状態
で磁性体基板を貼り付け、その後に治具から取り
外すので、半導体基板の割れを防ぐことができ
る。磁性体基板の貼り付けには、後工程のヤイヤ
ーボンデイグ時などの温度に耐え得るように、耐
熱性のあるエポキシ樹脂が適当である。磁性体基
板を貼り付けた半導体基板は、この後、ダイシン
グで容易に分割してホール素子等の半導体トツプ
を得る。これ以降の組立においては、従来の半導
体チツプと同じ扱いができ、組立を容易にする。
また上記方法によつて、磁性体片を厚くかつ磁性
体片を半導体チツプの感磁性部に近づけて配置で
き、磁束収束による感度の向上も得られることと
なる。
〈実施例〉
以下、第１図及び第２図ａ〜ｆに従つてイオン
注入型GaAsホール素子について説明する。第１
図は完成後の断面図、第２図ａ〜ｆは途中の各工
程時の様子を示す断面図である。
注入型GaAsホール素子について説明する。第１
図は完成後の断面図、第２図ａ〜ｆは途中の各工
程時の様子を示す断面図である。
半絶縁性GaAs基板１３の所望の領域に例えば
Siイオンを注入し、熱処理により注入領域をｎ型
にする。これによりホール素子の能動層を形成す
る。所望の領域にイオンを注入する場合、フオト
レジストを用いて所望の領域以外を覆い、注入後
にフオトレジストを除去することにより、容易に
所望の領域にイオン注入できる。そして能動層に
オーミツク電極を形成することにより、GaAs基
板１３の一方の面に所謂ホール素子としての感磁
性部１４が形成される。（第２図ａ参照）。
Siイオンを注入し、熱処理により注入領域をｎ型
にする。これによりホール素子の能動層を形成す
る。所望の領域にイオンを注入する場合、フオト
レジストを用いて所望の領域以外を覆い、注入後
にフオトレジストを除去することにより、容易に
所望の領域にイオン注入できる。そして能動層に
オーミツク電極を形成することにより、GaAs基
板１３の一方の面に所謂ホール素子としての感磁
性部１４が形成される。（第２図ａ参照）。
次に、GaAs基板１３の感磁性部１４が形成さ
れた面にラツピング用治具１５を貼り付け、
GaAs基板１３の反対側の面（感磁性部１４側で
ない面）をラツピングする。ラツピングは化学的
その他のエツチングでもかまわない。（第２図ｂ
及びｃ参照、ただしラツピング後等で薄くなつた
GaAs基板は符号１１で示す）。
れた面にラツピング用治具１５を貼り付け、
GaAs基板１３の反対側の面（感磁性部１４側で
ない面）をラツピングする。ラツピングは化学的
その他のエツチングでもかまわない。（第２図ｂ
及びｃ参照、ただしラツピング後等で薄くなつた
GaAs基板は符号１１で示す）。
ラツピング等によりGaAs基板１３の厚さを薄
くする程、感度を向上できる。例えばここではラ
ツピング後の厚さを100μｍとした。
くする程、感度を向上できる。例えばここではラ
ツピング後の厚さを100μｍとした。
GaAs基板１１をラツピング用治具１５に貼り
付けたままの状態で、エポキシ樹脂を用いGaAs
基板１１上に磁性体基板（例えばNi−Znフエラ
イト基板）１２を貼り付け接着する。磁性体基板
１２の厚さは厚い程感度を向上できるが、パツケ
ージに封入するために上限がある。ここでは例え
ば300μｍの厚みのフエライト基板を用いた。（第
２図ｄ参照）。
付けたままの状態で、エポキシ樹脂を用いGaAs
基板１１上に磁性体基板（例えばNi−Znフエラ
イト基板）１２を貼り付け接着する。磁性体基板
１２の厚さは厚い程感度を向上できるが、パツケ
ージに封入するために上限がある。ここでは例え
ば300μｍの厚みのフエライト基板を用いた。（第
２図ｄ参照）。
100μｍ以下のGaAs基板１１は割れやすく取り
扱いが困難であるが、上記のようにラツピング用
治具１５を貼り付けられているため、磁性体基板
１２の接着は何の支障もなく行え、またその後は
磁性体基板１２が貼り付けられるため、ラツピン
グ用治具１５を取り外しても容易に取り扱うこと
ができる。
扱いが困難であるが、上記のようにラツピング用
治具１５を貼り付けられているため、磁性体基板
１２の接着は何の支障もなく行え、またその後は
磁性体基板１２が貼り付けられるため、ラツピン
グ用治具１５を取り外しても容易に取り扱うこと
ができる。
ラツピング用治具１５を取り外して後、GaAs
基板１１を上にして、すまわち磁性体基板１２の
側に粘着テープ１６を貼り付け、ダイシングによ
り0.55mm角の個別チツプに分割する。（第２図ｃ
及び第２図ｆ参照）。
基板１１を上にして、すまわち磁性体基板１２の
側に粘着テープ１６を貼り付け、ダイシングによ
り0.55mm角の個別チツプに分割する。（第２図ｃ
及び第２図ｆ参照）。
このようにして作成された個別チツプを、特別
に磁性体片を取り付けることなく、通常のチツプ
と同様の方法で、ダイボンド、ワイヤーボンド、
樹脂モールドを行い、第１図に図示のような感磁
性半導体装置を得る。１１はラツピング、分割後
のGaAs基板（チツプ）、１２は磁性体基板（こ
こでは磁性体片となつている）である。また１は
第３図〜第５図と同様のリードフレーム、４は同
端子取出し用ワイヤー、５は同パツケージ樹脂を
示している。
に磁性体片を取り付けることなく、通常のチツプ
と同様の方法で、ダイボンド、ワイヤーボンド、
樹脂モールドを行い、第１図に図示のような感磁
性半導体装置を得る。１１はラツピング、分割後
のGaAs基板（チツプ）、１２は磁性体基板（こ
こでは磁性体片となつている）である。また１は
第３図〜第５図と同様のリードフレーム、４は同
端子取出し用ワイヤー、５は同パツケージ樹脂を
示している。
上記の例によれば、フエライトの取り付けてい
ない場合に比べて1.47倍の感度向上が得られた。
ない場合に比べて1.47倍の感度向上が得られた。
〈発明の効果〉
以上のように本発明によれば、感磁性半導体基
板の割れを防止して容易に組み立てることがで
き、また大きな感度向上が図れる製造方法が提供
できる。
板の割れを防止して容易に組み立てることがで
き、また大きな感度向上が図れる製造方法が提供
できる。
第１図は本発明の一実施例に基づき作成された
感磁性半導体装置の断面図、第２図ａ乃至ｆは第
１図の装置を作成する各工程時の様子を示す断面
図、第３図乃至第５図はそれぞれ異なる従来例を
示す断面図である。 １……リードフレーム、４……端子取出し用ワ
イヤー、５……パツケージ樹脂、１１……GaAs
基板（チツプ）、１２……磁性体基板（片）、１３
……半絶縁性GaAs基板、１４……感磁性部、１
５……ラツピング用治具。
感磁性半導体装置の断面図、第２図ａ乃至ｆは第
１図の装置を作成する各工程時の様子を示す断面
図、第３図乃至第５図はそれぞれ異なる従来例を
示す断面図である。 １……リードフレーム、４……端子取出し用ワ
イヤー、５……パツケージ樹脂、１１……GaAs
基板（チツプ）、１２……磁性体基板（片）、１３
……半絶縁性GaAs基板、１４……感磁性部、１
５……ラツピング用治具。
Claims (1)
- １ 半導体基板の片面に感磁性部を形成する工
程、前記半導体基板の感磁性部側に治具を貼り付
ける工程、前記治具を貼り付けた状態で前記半導
体基板の他側をラツピング又はエツチングする工
程、前記ラツピング又はエツチングした面に磁性
体基板を貼り付ける工程、前記磁性体基板を貼り
付けた後、半導体チツプと磁性体片を一体化した
個別素子に分割する工程、及び前記分割した各個
別素子をダイボンド、ワイヤーボンド、樹脂モー
ルドする工程とを有することを特徴とする感磁性
半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61300678A JPS63152185A (ja) | 1986-12-16 | 1986-12-16 | 感磁性半導体装置の製造方法 |
| US07/320,911 US4883773A (en) | 1986-12-16 | 1989-03-07 | Method of producing magnetosensitive semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61300678A JPS63152185A (ja) | 1986-12-16 | 1986-12-16 | 感磁性半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63152185A JPS63152185A (ja) | 1988-06-24 |
| JPH0437596B2 true JPH0437596B2 (ja) | 1992-06-19 |
Family
ID=17887757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61300678A Granted JPS63152185A (ja) | 1986-12-16 | 1986-12-16 | 感磁性半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4883773A (ja) |
| JP (1) | JPS63152185A (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5179035A (en) * | 1989-09-15 | 1993-01-12 | U.S. Philips Corporation | Method of fabricating two-terminal non-linear devices |
| US5196821A (en) * | 1992-03-09 | 1993-03-23 | General Motors Corporation | Integrated magnetic field sensor |
| JPH07111254A (ja) * | 1993-10-12 | 1995-04-25 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
| US5851845A (en) * | 1995-12-18 | 1998-12-22 | Micron Technology, Inc. | Process for packaging a semiconductor die using dicing and testing |
| US6069015A (en) * | 1996-05-20 | 2000-05-30 | Aiwa Research And Development, Inc. | Method of fabricating thin film magnetic head including durable wear layer and non-magnetic gap structure |
| JP2000138262A (ja) | 1998-10-31 | 2000-05-16 | Anam Semiconductor Inc | チップスケ―ル半導体パッケ―ジ及びその製造方法 |
| US6414396B1 (en) | 2000-01-24 | 2002-07-02 | Amkor Technology, Inc. | Package for stacked integrated circuits |
| JP2001347499A (ja) * | 2000-06-05 | 2001-12-18 | Sony Corp | 微細装置の製造方法 |
| US6927073B2 (en) * | 2002-05-16 | 2005-08-09 | Nova Research, Inc. | Methods of fabricating magnetoresistive memory devices |
| JP4447206B2 (ja) * | 2002-10-18 | 2010-04-07 | 株式会社ディスコ | 半導体ウエーハ保護ユニット及び半導体ウエーハ処理方法 |
| JP5606021B2 (ja) * | 2009-07-31 | 2014-10-15 | 日置電機株式会社 | 電流センサの製造方法 |
| JP6222351B2 (ja) * | 2014-05-09 | 2017-11-01 | 愛知製鋼株式会社 | 磁気検出装置およびその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB926250A (ja) * | 1900-01-01 | |||
| GB1017033A (en) * | 1962-12-26 | 1966-01-12 | Ampex | Improvements in or relating to the reproduction of stored information |
| JPS51147191A (en) * | 1975-06-12 | 1976-12-17 | Asahi Chem Ind Co Ltd | Hall element and its method of manufacturing |
| JPS5646583A (en) * | 1979-09-21 | 1981-04-27 | Denki Onkyo Co Ltd | Semiconductor device and manufacture thereof |
| JPS5913385A (ja) * | 1982-07-13 | 1984-01-24 | Asahi Chem Ind Co Ltd | ＩｎＡｓホ−ル素子 |
| JPS59129483A (ja) * | 1983-01-14 | 1984-07-25 | Matsushita Electric Ind Co Ltd | ホ−ル素子 |
| JPS6016478A (ja) * | 1983-07-08 | 1985-01-28 | Victor Co Of Japan Ltd | 磁電変換素子 |
| JPS60245220A (ja) * | 1984-05-21 | 1985-12-05 | Toshiba Corp | 砒化ガリウムへのオ−ム性電極の形成方法 |
| JPS61216372A (ja) * | 1985-03-20 | 1986-09-26 | Koa Corp | ホ−ル素子 |
-
1986
- 1986-12-16 JP JP61300678A patent/JPS63152185A/ja active Granted
-
1989
- 1989-03-07 US US07/320,911 patent/US4883773A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63152185A (ja) | 1988-06-24 |
| US4883773A (en) | 1989-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3423897B2 (ja) | 半導体装置の製造方法 | |
| US6896760B1 (en) | Fabrication of stacked microelectronic devices | |
| JPH0437596B2 (ja) | ||
| JP4685356B2 (ja) | 磁電変換素子及びその製造方法 | |
| CN113759295A (zh) | 集成式霍尔磁传感器及其制造方法 | |
| CN113506748B (zh) | 一种半导体堆叠构件及其制备方法 | |
| JP2849100B2 (ja) | 磁電変換素子およびその製造方法 | |
| JPH0797666B2 (ja) | 磁力検出用半導体素子の製造方法 | |
| JP3141634B2 (ja) | 半導体装置の製造方法及び樹脂封止用金型 | |
| JPH0595139A (ja) | ホール素子及びその製造法 | |
| JP3086476B2 (ja) | 高感度ホール素子 | |
| JPH06275715A (ja) | 半導体ウェハおよび半導体装置の製造方法 | |
| JPH0575177A (ja) | ホール素子及びその製造方法 | |
| JPH09330992A (ja) | 半導体装置実装体とその製造方法 | |
| JP2752638B2 (ja) | 磁電変換素子 | |
| JP2732609B2 (ja) | 磁電変換素子 | |
| JP2000021906A (ja) | 半導体チップの製造方法 | |
| JP3197297B2 (ja) | 高感度ホール素子の製造方法 | |
| JPWO2001011677A1 (ja) | 半導体装置の製造方法 | |
| JPH04229670A (ja) | 高感度ホール素子の製造方法 | |
| JPS6214100B2 (ja) | ||
| JPH0526760Y2 (ja) | ||
| JP2014192241A (ja) | 磁気センサ及びその製造方法 | |
| JPH0661545A (ja) | ホール素子の製造方法 | |
| KR200147421Y1 (ko) | 리드 온 칩 패키지 |