JPH0438522Y2 - - Google Patents
Info
- Publication number
- JPH0438522Y2 JPH0438522Y2 JP1986118453U JP11845386U JPH0438522Y2 JP H0438522 Y2 JPH0438522 Y2 JP H0438522Y2 JP 1986118453 U JP1986118453 U JP 1986118453U JP 11845386 U JP11845386 U JP 11845386U JP H0438522 Y2 JPH0438522 Y2 JP H0438522Y2
- Authority
- JP
- Japan
- Prior art keywords
- carrier
- pattern
- chip component
- recess
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Description
【考案の詳細な説明】
〔概要〕
チツプ部品とキヤリアの境界線部に、電極端末
とパターン端末とを対向して備えた凹部を設け、
凹部に導体材料を充填して電極とパターンとを接
続することにより、キヤリア内の特性インピーダ
ンスと、外部線路の特性インピーダンスとの整合
を容易にとれるようにする。
とパターン端末とを対向して備えた凹部を設け、
凹部に導体材料を充填して電極とパターンとを接
続することにより、キヤリア内の特性インピーダ
ンスと、外部線路の特性インピーダンスとの整合
を容易にとれるようにする。
本考案は、IC,LSI,混成集積回路等のチツプ
部品の実装構造の改良に関する。
部品の実装構造の改良に関する。
IC,LSI,混成集積回路等のチツプ部品を、上
面、側壁、及び底面に導体膜よりなるパターンを
設けたセラミツクよりなるキヤリアに実装したリ
ードレス型の電子部品は、基板の表面に形成した
基板パターンに直接半田付接続することができ、
且つ基板に高密度に搭載することができるので、
電子装置に広く使用されている。
面、側壁、及び底面に導体膜よりなるパターンを
設けたセラミツクよりなるキヤリアに実装したリ
ードレス型の電子部品は、基板の表面に形成した
基板パターンに直接半田付接続することができ、
且つ基板に高密度に搭載することができるので、
電子装置に広く使用されている。
第2図及び第3図を参照しながら、従来のチツ
プ部品の実装構造を説明する。
プ部品の実装構造を説明する。
第2図は従来例の斜視図、第3図は従来例の側
断面図であつて、チツプ部品1は、チツプ基板2
の上面に所望の回路素子が形成されており、周縁
部の上面にキヤリア5のパターン7に接続する電
極3を放射状に設けてある。
断面図であつて、チツプ部品1は、チツプ基板2
の上面に所望の回路素子が形成されており、周縁
部の上面にキヤリア5のパターン7に接続する電
極3を放射状に設けてある。
また、チツプ部品1を実装するキヤリア5は、
セラミツク、例えばアルミナよりなる小さい角板
形で、中央部に段付角形のキヤビテイ6を設けて
ある。キヤリア5の底面に平行するキヤビテイ6
の段端面には、キヤビテイ6のそれぞれの辺に直
交して放射状に、キヤリア5の側壁に形成した側
面パターン8に連結する金属導体膜よりなるパタ
ーン7が形成されている。また、キヤリア5の底
面の周縁には、それぞれの側面パターン8に連結
した、金属導体膜よりなる角片形のパツド9を形
成してある。
セラミツク、例えばアルミナよりなる小さい角板
形で、中央部に段付角形のキヤビテイ6を設けて
ある。キヤリア5の底面に平行するキヤビテイ6
の段端面には、キヤビテイ6のそれぞれの辺に直
交して放射状に、キヤリア5の側壁に形成した側
面パターン8に連結する金属導体膜よりなるパタ
ーン7が形成されている。また、キヤリア5の底
面の周縁には、それぞれの側面パターン8に連結
した、金属導体膜よりなる角片形のパツド9を形
成してある。
上述のように構成されたキヤリア5のキヤビテ
イ6の底面に、チツプ部品1を供晶合金手段、或
いは半田接続手段等により搭載固着し、その後、
直径が例えば25μm程度の金線等の接続線15を
ワイヤボンデングして、対応するそれぞれの電極
3とパターン7とを接続している。
イ6の底面に、チツプ部品1を供晶合金手段、或
いは半田接続手段等により搭載固着し、その後、
直径が例えば25μm程度の金線等の接続線15を
ワイヤボンデングして、対応するそれぞれの電極
3とパターン7とを接続している。
そして、キヤリア5の開放された上端面に、セ
ラミツク板、或いは金属板よりなるカバー19を
接着し、チツプ部品1を封止している。
ラミツク板、或いは金属板よりなるカバー19を
接着し、チツプ部品1を封止している。
一方、基板10の表面に、電極3の数量に等し
い数量の基板パターン11を形成し、それぞれの
基板パターン11の端部には、キヤリア5のパツ
ド9に対応して基板パツドを配設してある。
い数量の基板パターン11を形成し、それぞれの
基板パターン11の端部には、キヤリア5のパツ
ド9に対応して基板パツドを配設してある。
上述のようにキヤリア5にチツプ部品1を実装
した電子部品を、基板10に半田付け搭載するに
は、基板パツドの上面に半田ペーストを、例えば
スクリーン印刷し、基板パツドにキヤリア5のパ
ツド9を位置合わせして、電子部品を基板10に
仮設置し、基板10を例えば赤外線加熱炉等に入
れて加熱する。
した電子部品を、基板10に半田付け搭載するに
は、基板パツドの上面に半田ペーストを、例えば
スクリーン印刷し、基板パツドにキヤリア5のパ
ツド9を位置合わせして、電子部品を基板10に
仮設置し、基板10を例えば赤外線加熱炉等に入
れて加熱する。
加熱すると半田ペーストがリフローして、パツ
ド9に密着すると同時に、溶融状態の半田が側面
パターン8沿つて立ち上がり側面パターン8にも
密着する。
ド9に密着すると同時に、溶融状態の半田が側面
パターン8沿つて立ち上がり側面パターン8にも
密着する。
しかしながら上記従来例のように、電極3とパ
ターン7とを接続線15を介して接続した実装手
段は、キヤリア5内の配線パターンの特性インピ
ーダンスと基板10上の外部線路との特性インピ
ーダンスとを等しく設計しても、接続線15の長
さの不揃い、配線形状の不揃い等に起因して、接
続線15部分のインピーダンスが大きくなる。
ターン7とを接続線15を介して接続した実装手
段は、キヤリア5内の配線パターンの特性インピ
ーダンスと基板10上の外部線路との特性インピ
ーダンスとを等しく設計しても、接続線15の長
さの不揃い、配線形状の不揃い等に起因して、接
続線15部分のインピーダンスが大きくなる。
したがつて、キヤリア5の内外の特性インピー
ダンスが異なる値となり、チツプ部品1の所望の
特性を外部に引き出すことができないという問題
点がある。
ダンスが異なる値となり、チツプ部品1の所望の
特性を外部に引き出すことができないという問題
点がある。
上記従来の問題点を解決するため本考案は、電
極端末3Aを備えた側面開口凹部20Aをチツプ
基板2の周縁に設け、一方、キヤリア5の上面の
パターン7に連結したパターン端末7Aを備えた
側面開口凹部20Bを、側面開口凹部20Aに対
向して、キヤビテイ6の内壁に設けて、チツプ部
品1とキヤリア5との境界線部に凹部20を構成
させてある。
極端末3Aを備えた側面開口凹部20Aをチツプ
基板2の周縁に設け、一方、キヤリア5の上面の
パターン7に連結したパターン端末7Aを備えた
側面開口凹部20Bを、側面開口凹部20Aに対
向して、キヤビテイ6の内壁に設けて、チツプ部
品1とキヤリア5との境界線部に凹部20を構成
させてある。
そして、それぞれの凹部20に導体粒25Aを
充填し、この導体粒25Aを溶融させて、充填導
体25により、電極3とパターン7とを接続した
ものである。
充填し、この導体粒25Aを溶融させて、充填導
体25により、電極3とパターン7とを接続した
ものである。
上記本考案によれば、チツプ基板2の外形寸法
をキヤビテイ6の内形寸法よりもわずかに小さく
して、チツプ部品1とキヤリア5との間隙を狭く
することは容易であるので、凹部20に充填した
充填導体25のインピーダンスは無視し得るほど
小さい。よつて、予め電極3を含めたキヤリア5
の配線パターンの特性インピーダンスを、外部線
路の特性インピーダンスに等しく設計することに
より、設計値に等しい特性インピーダンスが得ら
れる。
をキヤビテイ6の内形寸法よりもわずかに小さく
して、チツプ部品1とキヤリア5との間隙を狭く
することは容易であるので、凹部20に充填した
充填導体25のインピーダンスは無視し得るほど
小さい。よつて、予め電極3を含めたキヤリア5
の配線パターンの特性インピーダンスを、外部線
路の特性インピーダンスに等しく設計することに
より、設計値に等しい特性インピーダンスが得ら
れる。
よつて、キヤリア5の特性インピーダンスと外
部線路の特性インピーダンスとの整合がとれ、チ
ツプ部品1の所望の特性を外部に引き出すことが
できる。
部線路の特性インピーダンスとの整合がとれ、チ
ツプ部品1の所望の特性を外部に引き出すことが
できる。
以下図を参照しながら、本考案を具体的に説明
する。なお、全図を通じて同一符号は同一対象物
を示す。
する。なお、全図を通じて同一符号は同一対象物
を示す。
第1図のa,b,cは本考案の一実施例の断面
図である。
図である。
本考案は、下記の如くにして製造されたもので
ある。
ある。
第1図aのように、チツプ基板2の周縁に、外
側が開口した側面開口凹部20Aを並列して設け
てある。そして、チツプ基板2の周縁部の上面に
放射状に設けた電極3を、それぞれの側面開口凹
部20A内に延伸し、側面開口凹部20Aの底面
に電極端末3Aを設けてある。
側が開口した側面開口凹部20Aを並列して設け
てある。そして、チツプ基板2の周縁部の上面に
放射状に設けた電極3を、それぞれの側面開口凹
部20A内に延伸し、側面開口凹部20Aの底面
に電極端末3Aを設けてある。
チツプ部品1を実装するキヤリア5は、セラミ
ツク、例えばアルミナよりなり、中央部にキヤビ
テイ6を設けてある。キヤビテイ6の内形寸法
は、チツプ部品1が実装された状態で、チツプ基
板2の側面とキヤビテイ6の内壁との間隙が、例
えば30μm程度となるような寸法である。
ツク、例えばアルミナよりなり、中央部にキヤビ
テイ6を設けてある。キヤビテイ6の内形寸法
は、チツプ部品1が実装された状態で、チツプ基
板2の側面とキヤビテイ6の内壁との間隙が、例
えば30μm程度となるような寸法である。
キヤビテイ6の内壁には、それぞれの側面開口
凹部20Aに対向して、内側が開口した側面開口
凹部20Bを設け、キヤビテイ6のそれぞれの辺
に直交した放射状のパターン7を、それぞれの側
面開口凹部20B内に延伸し、側面開口凹部20
Bの底面にパターン端末7Aを設けてある。
凹部20Aに対向して、内側が開口した側面開口
凹部20Bを設け、キヤビテイ6のそれぞれの辺
に直交した放射状のパターン7を、それぞれの側
面開口凹部20B内に延伸し、側面開口凹部20
Bの底面にパターン端末7Aを設けてある。
したがつて、チツプ部品1をキヤビテイ6内に
実装すると、チツプ部品1とキヤリア5との境界
線部に所望数の上方が開口した凹部20が構成さ
れ並設される。なお、この凹部20の深さは数十
μm乃至数百μmであり、底面積は例えば100μm2で
ある。
実装すると、チツプ部品1とキヤリア5との境界
線部に所望数の上方が開口した凹部20が構成さ
れ並設される。なお、この凹部20の深さは数十
μm乃至数百μmであり、底面積は例えば100μm2で
ある。
また、第1図b,cに示すように、それぞれの
パターン7は、キヤリア5の側壁に形成した側面
パターン8に連結し、側面パターン8の下縁は、
キヤリア5の底面の周縁に並設したパツド9に連
結している。
パターン7は、キヤリア5の側壁に形成した側面
パターン8に連結し、側面パターン8の下縁は、
キヤリア5の底面の周縁に並設したパツド9に連
結している。
上述のように、側面開口凹部20Aと側面開口
凹部20Bとで構成された凹部20に、第1図b
に示すように、例えば金・ゲルマニユム合金(融
点は380℃)よりなる導体粒25Aを充填する。
凹部20Bとで構成された凹部20に、第1図b
に示すように、例えば金・ゲルマニユム合金(融
点は380℃)よりなる導体粒25Aを充填する。
そして、キヤリア5の上方より、例えばYAG
レーザーを導体粒25Aに照射する。
レーザーを導体粒25Aに照射する。
このことにより、ほぼ0.1秒の照射時間で、導
体粒25Aが溶融して、第1図cの如くに、凹部
20内に充填導体25が充填され、電極端末3A
とパターン端末7Aとが接続される。
体粒25Aが溶融して、第1図cの如くに、凹部
20内に充填導体25が充填され、電極端末3A
とパターン端末7Aとが接続される。
なお、導体粒25Aが溶融しても、チツプ基板
2とキヤビテイ6との間隙が小さく、且つ凹部2
0は上方が開口しているだけであるので、隣接し
たパターン7、電極3に短絡する恐れがない。
2とキヤビテイ6との間隙が小さく、且つ凹部2
0は上方が開口しているだけであるので、隣接し
たパターン7、電極3に短絡する恐れがない。
以上説明したように本考案は、キヤリアとチツ
プ部品との境界線部に設けた凹部に、電極とパタ
ーンとを延伸して形成し、凹部に溶融充填させた
充填導体で、電極とパターンとを接続するように
構成されたもので、キヤリア内の特性インピーダ
ンスを所定値にすることが容易で、外部線路との
整合度が高く、チツプ部品の特性を満足できる高
特性で、外部に引き出すことができるという優れ
た効果がある。
プ部品との境界線部に設けた凹部に、電極とパタ
ーンとを延伸して形成し、凹部に溶融充填させた
充填導体で、電極とパターンとを接続するように
構成されたもので、キヤリア内の特性インピーダ
ンスを所定値にすることが容易で、外部線路との
整合度が高く、チツプ部品の特性を満足できる高
特性で、外部に引き出すことができるという優れ
た効果がある。
第1図のa,b,cは本考案の実施例の断面
図、第2図は従来例の斜視図、第3図は従来例の
側断面図である。 図において、1はチツプ部品、2はチツプ基
板、3は電極、3Aは電極端末、5はキヤリア、
6はキヤビテイ、7はパターン、8は側面パター
ン、9はパツド、10は基板、20は凹部、20
A,20Bは側面開口凹部、25は充填導体、2
5Aは導体粒を示す。
図、第2図は従来例の斜視図、第3図は従来例の
側断面図である。 図において、1はチツプ部品、2はチツプ基
板、3は電極、3Aは電極端末、5はキヤリア、
6はキヤビテイ、7はパターン、8は側面パター
ン、9はパツド、10は基板、20は凹部、20
A,20Bは側面開口凹部、25は充填導体、2
5Aは導体粒を示す。
Claims (1)
- 【実用新案登録請求の範囲】 キヤリア5に形成したキヤビテイ6にチツプ部
品1を収容し、該キヤリア5及びチツプ部品1上
のパターン3,7を結合してなるチツプ部品の実
装構造において、 該キヤリア5及び該チツプ部品1のそれぞれの
パターンに対応した側壁部に、凹部20を設け、 該凹部20に導体材料を充填したことを特徴と
するチツプ部品の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986118453U JPH0438522Y2 (ja) | 1986-08-01 | 1986-08-01 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986118453U JPH0438522Y2 (ja) | 1986-08-01 | 1986-08-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6324838U JPS6324838U (ja) | 1988-02-18 |
| JPH0438522Y2 true JPH0438522Y2 (ja) | 1992-09-09 |
Family
ID=31004918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986118453U Expired JPH0438522Y2 (ja) | 1986-08-01 | 1986-08-01 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0438522Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3323958B2 (ja) * | 1993-06-14 | 2002-09-09 | ポリプラスチックス株式会社 | モールド形電気部品の製造方法 |
| EP3542398A4 (en) * | 2016-11-21 | 2020-12-02 | 3M Innovative Properties Company | AUTOMATIC REGISTRATION BETWEEN CIRCUIT CHIPS AND INTERCONNECTIONS |
-
1986
- 1986-08-01 JP JP1986118453U patent/JPH0438522Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6324838U (ja) | 1988-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5240588A (en) | Method for electroplating the lead pins of a semiconductor device pin grid array package | |
| JPH0234462B2 (ja) | ||
| JPH02244711A (ja) | 半導体パッケージ | |
| JPS5832785B2 (ja) | 電子部品容器 | |
| US4857988A (en) | Leadless ceramic chip carrier | |
| CN1763933B (zh) | 印刷电路板与结合其的电路单元 | |
| JPH0438522Y2 (ja) | ||
| JPH0239097B2 (ja) | ||
| US3905038A (en) | Semiconductor assembly and method | |
| JPH0669073B2 (ja) | リ−ドレス部品 | |
| JPS6326545B2 (ja) | ||
| JPH05259372A (ja) | ハイブリッドic | |
| EP0100727B1 (en) | Semiconductor device comprising a ceramic base | |
| JP2003068920A (ja) | 配線基板 | |
| JP3441170B2 (ja) | 配線基板 | |
| JPS6035243Y2 (ja) | 半導体リ−ドレスパッケ−ジ | |
| JPH04139737A (ja) | 半導体チップの実装方法 | |
| JP3950950B2 (ja) | セラミック配線基板の製造方法 | |
| JPH0380357B2 (ja) | ||
| JPH05211246A (ja) | リードレスチップキャリア型半導体装置 | |
| JPS634690A (ja) | 厚膜混成集積回路基板 | |
| JPH0810201Y2 (ja) | 半導体装置用パッケージ | |
| JPH06112337A (ja) | 半導体装置用パッケージ | |
| JPH0344035A (ja) | バンプ電極を有する半導体装置及びその実装方法 | |
| JPS63255930A (ja) | 半導体装置 |