JPH0380357B2 - - Google Patents
Info
- Publication number
- JPH0380357B2 JPH0380357B2 JP60163475A JP16347585A JPH0380357B2 JP H0380357 B2 JPH0380357 B2 JP H0380357B2 JP 60163475 A JP60163475 A JP 60163475A JP 16347585 A JP16347585 A JP 16347585A JP H0380357 B2 JPH0380357 B2 JP H0380357B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- chip carrier
- length
- electrode
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の詳細な説明】
〔概要〕
チツプキヤリアを印刷配線基板に実装するにあ
たり、チツプキヤリアの電極パツドの長さと、印
刷配線基板の基板パツドの長さの比率を所定に設
定し、半田付けの信頼度を向上させる。
たり、チツプキヤリアの電極パツドの長さと、印
刷配線基板の基板パツドの長さの比率を所定に設
定し、半田付けの信頼度を向上させる。
本発明はチツプキヤリアの実装方法の改良に関
する。
する。
電子機器、通信機器等においては、LSI、IC等
の半導体チツプを信号、電源あるいはアース等の
電極パターンが形成された角板状のセラミツク基
台よりなるチツプキヤリアに搭載密封し、このよ
うなチツプキヤリアを基板に多数実装した装置が
広く使用されている。
の半導体チツプを信号、電源あるいはアース等の
電極パターンが形成された角板状のセラミツク基
台よりなるチツプキヤリアに搭載密封し、このよ
うなチツプキヤリアを基板に多数実装した装置が
広く使用されている。
チツプキヤリアを印刷配線基板に実装する従来
の一般的の方法は、第３図の斜視図に示すよう
に、チツプキヤリア１をサブセラミツク基板７を
介して印刷配線基板６に実装している。
の一般的の方法は、第３図の斜視図に示すよう
に、チツプキヤリア１をサブセラミツク基板７を
介して印刷配線基板６に実装している。
即ち、サブセラミツク基板７の上面には、チツ
プキヤリア１の裏面に設けた電極パツドに対応し
て、基板パツド１０を並設し、それぞれの基板パ
ツド１０は、サブセラミツク基板７の側面に並設
したリード端子８に接続してある。対応する電極
パツドと基板パツド１０とを半田付けすることに
より、チツプキヤリア１をサブセラミツク基板７
に搭載し、その後それぞれのリード端子８を、対
応する印刷配線基板６のスルーホール９に挿着半
田付けしている。
プキヤリア１の裏面に設けた電極パツドに対応し
て、基板パツド１０を並設し、それぞれの基板パ
ツド１０は、サブセラミツク基板７の側面に並設
したリード端子８に接続してある。対応する電極
パツドと基板パツド１０とを半田付けすることに
より、チツプキヤリア１をサブセラミツク基板７
に搭載し、その後それぞれのリード端子８を、対
応する印刷配線基板６のスルーホール９に挿着半
田付けしている。
チツプキヤリア１を直接印刷配線基板６に実装
すると、セラミツク基台と印刷配線基板（例えば
ガラスエポキシ樹脂等よりなる印刷回路用銅張積
層板）との熱膨張係数の差に起因して、半田付け
部分に亀裂が発生する恐れがある。このことを避
けるために上述のように、サブセラミツク基板７
を介して印刷配線基板６に実装している。
すると、セラミツク基台と印刷配線基板（例えば
ガラスエポキシ樹脂等よりなる印刷回路用銅張積
層板）との熱膨張係数の差に起因して、半田付け
部分に亀裂が発生する恐れがある。このことを避
けるために上述のように、サブセラミツク基板７
を介して印刷配線基板６に実装している。
しかし、印刷配線基板に部品の高密度搭載化、
小形化に伴い、チツプキヤリア１を直接、印刷配
線基板６に実装することが要求されている。
小形化に伴い、チツプキヤリア１を直接、印刷配
線基板６に実装することが要求されている。
チツプキヤリアを印刷配線基板に直接に実装す
る従来方法を、第４図の斜視図、及び第５図の要
部断面図を参照して説明する。
る従来方法を、第４図の斜視図、及び第５図の要
部断面図を参照して説明する。
第４図及び第５図において、角板状のセラミツ
ク基台よりなるチツプキヤリア１は、上面に
LSI、IC等の半導体チツプ２が埋設される角形の
凹部が設けられ、凹部の上方には凹部よりも平面
視が大きい角孔が設けられている。
ク基台よりなるチツプキヤリア１は、上面に
LSI、IC等の半導体チツプ２が埋設される角形の
凹部が設けられ、凹部の上方には凹部よりも平面
視が大きい角孔が設けられている。
角孔の上周縁を含む面で、チツプキヤリア１の
底面に並行する境界面には、凹部のそれぞれの辺
に直交し、チツプキヤリア１の側壁に並設された
後述する端子部４にそれぞれ通じる所望数の、タ
ングステン等をメタライズし、さらに金メツキし
てなる電極パターン３が形成されている。この電
極パターン３は、半導体チツプ２のそれぞれの電
極に、例えばワイヤボンデングされて接続されて
いる。
底面に並行する境界面には、凹部のそれぞれの辺
に直交し、チツプキヤリア１の側壁に並設された
後述する端子部４にそれぞれ通じる所望数の、タ
ングステン等をメタライズし、さらに金メツキし
てなる電極パターン３が形成されている。この電
極パターン３は、半導体チツプ２のそれぞれの電
極に、例えばワイヤボンデングされて接続されて
いる。
チツプキヤリア１の垂直のそれぞれの側壁に
は、側壁面に垂直方向の深さが一定で、ほぼ半円
柱形に凹んでなるリードレス形の端子部４が並列
して設けられ、それぞれの端子部４の凹面には、
タングステン等をメタライズし、さらに金メツキ
し電極膜を形成して電極パターン３と電気的に接
続している。
は、側壁面に垂直方向の深さが一定で、ほぼ半円
柱形に凹んでなるリードレス形の端子部４が並列
して設けられ、それぞれの端子部４の凹面には、
タングステン等をメタライズし、さらに金メツキ
し電極膜を形成して電極パターン３と電気的に接
続している。
また、チツプキヤリア１の裏面には、それぞれ
の端子部４の凹面に連結した角片状の電極パツド
５が形成されている。
の端子部４の凹面に連結した角片状の電極パツド
５が形成されている。
一方、印刷配線基板６の上面には、チツプキヤ
リア１の電極パツド５に対応して、基板パツド１
０と、基板パツド１０に接続された導体パターン
１１が形成されている。
リア１の電極パツド５に対応して、基板パツド１
０と、基板パツド１０に接続された導体パターン
１１が形成されている。
上述のようなチツプキヤリア１を、印刷配線基
板６に実装するには、まず半田が付着しては困る
導体パターン１１上の全面に半田レジスト膜を塗
布し、その後、印刷配線基板６の基板パツド１０
の上面に半田ペーストを、例えばスクリーン印刷
などして塗布したり、或いは半田プリフオームを
間に入れたりした後に、基板パツド１０に電極パ
ツド５を位置合わせして、チツプキヤリア１を載
置し、例えば赤外線加熱等して、半田層１２を形
成して接着している。
板６に実装するには、まず半田が付着しては困る
導体パターン１１上の全面に半田レジスト膜を塗
布し、その後、印刷配線基板６の基板パツド１０
の上面に半田ペーストを、例えばスクリーン印刷
などして塗布したり、或いは半田プリフオームを
間に入れたりした後に、基板パツド１０に電極パ
ツド５を位置合わせして、チツプキヤリア１を載
置し、例えば赤外線加熱等して、半田層１２を形
成して接着している。
この接着時に、基板パツド１０と電極パツド５
との関係寸法を所望に規制すると、半田層１２の
溶融状態の半田の表面張力で、電極パツド５と基
板パツド１０とが互いに近寄る方向に引つ張られ
て、チツプキヤリア１の実装位置の位置合わせが
自動的に行われる。
との関係寸法を所望に規制すると、半田層１２の
溶融状態の半田の表面張力で、電極パツド５と基
板パツド１０とが互いに近寄る方向に引つ張られ
て、チツプキヤリア１の実装位置の位置合わせが
自動的に行われる。
しかし基板パツド１０の長さが所定値より大き
くなると、このような作用が弱くなり、チツプキ
ヤリア１の位置がずれて、所定のパツドでない隣
接したパツドに接続される等、接続不良となる恐
れがある。
くなると、このような作用が弱くなり、チツプキ
ヤリア１の位置がずれて、所定のパツドでない隣
接したパツドに接続される等、接続不良となる恐
れがある。
実験より得られた、このような位置ずれ発生の
特性図を第６図ａに示す。
特性図を第６図ａに示す。
第６図ａは縦軸に位置ずれ発生頻度を、横軸に
電極パツド５（長さLa）と基板パツド１０（長
さLb）の長さの比率（Lb／La）をとつている。
電極パツド５（長さLa）と基板パツド１０（長
さLb）の長さの比率（Lb／La）をとつている。
この特性は右上がりに上昇する曲線Ａで示さ
れ、（Lb／La）が1.1〜1.3の間では殆ど位置ずれ
不良が発生しなく、（Lb／La）が1.7を越えると
急激に不良が発生することを示している。
れ、（Lb／La）が1.1〜1.3の間では殆ど位置ずれ
不良が発生しなく、（Lb／La）が1.7を越えると
急激に不良が発生することを示している。
したがつて、基板パツド１０の長さLbを電極
パツド５の長さLa（例えば１mm）よりも所望長
（例えば0.3mm）だけ長くして、（Lb／La）を1.3前
後にしている。
パツド５の長さLa（例えば１mm）よりも所望長
（例えば0.3mm）だけ長くして、（Lb／La）を1.3前
後にしている。
なお、基板パツド１０の幅は電極パツド５の幅
（例えば0.8mm）に等しいか、わずかに大きい。
（例えば0.8mm）に等しいか、わずかに大きい。
しかしながら上記の如く印刷配線基板６に直接
チツプキヤリア１を実装した場合には、印刷配線
基板６とチツプキヤリア１のセラミツク基台の熱
膨張係数の差が大きいことに起因して、実装時の
加熱、稼動時の発熱等により、半田層１２に応力
が付加される。この応力は、チツプキヤリア１の
周辺の中心より離れるに従い大きく、チツプキヤ
リア１の隅近傍の電極パツド５の半田層１２に亀
裂が発生する恐れがある。
チツプキヤリア１を実装した場合には、印刷配線
基板６とチツプキヤリア１のセラミツク基台の熱
膨張係数の差が大きいことに起因して、実装時の
加熱、稼動時の発熱等により、半田層１２に応力
が付加される。この応力は、チツプキヤリア１の
周辺の中心より離れるに従い大きく、チツプキヤ
リア１の隅近傍の電極パツド５の半田層１２に亀
裂が発生する恐れがある。
したがつて、従来の実装手段で、形状の大きい
チツプキヤリア１を、直接印刷配線基板６に実装
すると、半田付けの信頼度が低下するという問題
点があつた。
チツプキヤリア１を、直接印刷配線基板６に実装
すると、半田付けの信頼度が低下するという問題
点があつた。
上記従来の問題点を解決するため本発明は、チ
ツプキヤリア１の裏面に並設した電極パツド５の
長さを一定に形成して、隅部に設けた電極パツド
５に対応する基板パツド１０Ｎの長さは、電極パ
ツド５の長さの1.5倍乃至1.7倍の範囲に形成し、
周辺の中心に近づくにつれて、基板パツドの長さ
は、その倍率を小さくし、それぞれの周辺の中心
部の電極パツド５に対応する基板パツド１０Ａの
長さは、1.1倍乃至1.3倍の範囲に形成して、半田
付け実装するようにしたものである。
ツプキヤリア１の裏面に並設した電極パツド５の
長さを一定に形成して、隅部に設けた電極パツド
５に対応する基板パツド１０Ｎの長さは、電極パ
ツド５の長さの1.5倍乃至1.7倍の範囲に形成し、
周辺の中心に近づくにつれて、基板パツドの長さ
は、その倍率を小さくし、それぞれの周辺の中心
部の電極パツド５に対応する基板パツド１０Ａの
長さは、1.1倍乃至1.3倍の範囲に形成して、半田
付け実装するようにしたものである。
熱歪に起因し半田層１２に亀裂が発生する不良
発生頻度は、実験より第６図ｂのような特性図が
得られている。
発生頻度は、実験より第６図ｂのような特性図が
得られている。
第６図ｂは垂直のＺ軸に熱歪による不良発生頻
度を、Ｘ軸に半田層１２の厚さｈを、Ｙ軸に
（Lb／La）をとつてある。
度を、Ｘ軸に半田層１２の厚さｈを、Ｙ軸に
（Lb／La）をとつてある。
不良頻度と（Lb／La）との関係は曲線Ｂで示
すように、（Lb／La）が1.3より小さくなると急
激に上昇する。また半田層１２の厚さｈと、不良
頻度との関係は曲線Ｃで示すように、ｈが70μm
より小さくなると急激に上昇する。
すように、（Lb／La）が1.3より小さくなると急
激に上昇する。また半田層１２の厚さｈと、不良
頻度との関係は曲線Ｃで示すように、ｈが70μm
より小さくなると急激に上昇する。
第６図ａ，ｂの不良発生頻度特性図より、推考
されるように、上記本発明の手段によれば、熱歪
による応力が最大である隅部に設けた電極パツド
５に対応する基板パツド１０Ｎの長さを、電極パ
ツド５の長さの1.5倍乃至1.7倍であるので、半田
層１２に亀裂の発生する恐れが少ない。
されるように、上記本発明の手段によれば、熱歪
による応力が最大である隅部に設けた電極パツド
５に対応する基板パツド１０Ｎの長さを、電極パ
ツド５の長さの1.5倍乃至1.7倍であるので、半田
層１２に亀裂の発生する恐れが少ない。
また、チツプキヤリア１のそれぞれの辺の中心
部の電極パツド５に対応する基板パツド１０Ａの
長さは、1.1倍乃至1.3倍の範囲に形成してあるの
で、この部分の溶融状態の半田により、チツプキ
ヤリア１の位置合わせが行われ、印刷配線基板６
の所定の位置にチツプキヤリア１が載置される。
したがつて、隅部に設けた電極パツド５と基板パ
ツド１０Ｎとの間にも位置ずれが発生する恐れが
少ない。
部の電極パツド５に対応する基板パツド１０Ａの
長さは、1.1倍乃至1.3倍の範囲に形成してあるの
で、この部分の溶融状態の半田により、チツプキ
ヤリア１の位置合わせが行われ、印刷配線基板６
の所定の位置にチツプキヤリア１が載置される。
したがつて、隅部に設けた電極パツド５と基板パ
ツド１０Ｎとの間にも位置ずれが発生する恐れが
少ない。
即ち、形状の大きいチツプキヤリア１を印刷配
線基板６に実装した場合でも、位置ずれが少な
く、且つ熱歪に起因する亀裂が半田接着部分に発
生する恐れが少なく、信頼度が向上する。
線基板６に実装した場合でも、位置ずれが少な
く、且つ熱歪に起因する亀裂が半田接着部分に発
生する恐れが少なく、信頼度が向上する。
〔実施例〕
以下図示実施例により、本発明を具体的に説明
する。なお、全図を通じて同一符号は同一対象物
を示す。
する。なお、全図を通じて同一符号は同一対象物
を示す。
第１図は本発明の１実施例の平面図であり、第
２図ａは隅部、即ち第１図に示す鎖線X1−X1部
分の断面図、ｂは辺の中心部、即ち第１図に示す
鎖線X2−X2部分の断面図である。第１図及び第
２図において、印刷配線基板６の上面には、チツ
プキヤリア１の電極パツド５に対応して、基板パ
ツドが角形のそれぞれの４辺に並列して形成さ
れ、それぞれの基板パツドより四方に放射状に導
体パターン１１が形成されている。
２図ａは隅部、即ち第１図に示す鎖線X1−X1部
分の断面図、ｂは辺の中心部、即ち第１図に示す
鎖線X2−X2部分の断面図である。第１図及び第
２図において、印刷配線基板６の上面には、チツ
プキヤリア１の電極パツド５に対応して、基板パ
ツドが角形のそれぞれの４辺に並列して形成さ
れ、それぞれの基板パツドより四方に放射状に導
体パターン１１が形成されている。
この基板パツドの内側の側辺が形成する角形枠
の大きさは、チツプキヤリア１の裏面に設けた基
板パツドの内側の側辺が形成する角形枠の大きさ
に等しくしてある。
の大きさは、チツプキヤリア１の裏面に設けた基
板パツドの内側の側辺が形成する角形枠の大きさ
に等しくしてある。
チツプキヤリア１の隅部に設けた電極パツド５
に対応する印刷配線基板６の、基板パツド１０Ｎ
の長さLb1は第２図ａに示すように、電極パツド
５の長さLaの1.5倍乃至1.7倍の範囲に形成してあ
る。
に対応する印刷配線基板６の、基板パツド１０Ｎ
の長さLb1は第２図ａに示すように、電極パツド
５の長さLaの1.5倍乃至1.7倍の範囲に形成してあ
る。
そして、周辺の中心に近づくにつれて、基板パ
ツドの長さは、その倍率を小さく、それぞれの周
辺の中心部の電極パツド５に対応する基板パツド
１０Ａの長さはLb2は、第２図ｂに示すように、
電極パツド５の長さLaの1.1倍乃至1.3倍の範囲に
形成してある。
ツドの長さは、その倍率を小さく、それぞれの周
辺の中心部の電極パツド５に対応する基板パツド
１０Ａの長さはLb2は、第２図ｂに示すように、
電極パツド５の長さLaの1.1倍乃至1.3倍の範囲に
形成してある。
なお、このそれぞれの基板パツドの長さを上述
のように変えて形成せず、十分に長く形成し、導
体パターン１１上の全面に半田レジスト膜１５を
塗布する際に、第１図、第２図のように、内枠の
それぞれの辺を点線で示すように内側に凸のピラ
ミツト形に塗布して、それぞれの基板パツドの露
出長さを、上述の寸法にしても良い。
のように変えて形成せず、十分に長く形成し、導
体パターン１１上の全面に半田レジスト膜１５を
塗布する際に、第１図、第２図のように、内枠の
それぞれの辺を点線で示すように内側に凸のピラ
ミツト形に塗布して、それぞれの基板パツドの露
出長さを、上述の寸法にしても良い。
その後、印刷配線基板６の基板パツドの上面に
半田ペーストを、例えばスクリーン印刷などして
塗布したり、或いは半田プリフオームを間に入れ
たりした後に、基板パツド１０に電極パツド５を
位置合わせして、チツプキヤリア１を載置し、例
えば赤外線加熱等して、半田層１２を形成してチ
ツプキヤリア１を印刷配線基板６に実装してい
る。
半田ペーストを、例えばスクリーン印刷などして
塗布したり、或いは半田プリフオームを間に入れ
たりした後に、基板パツド１０に電極パツド５を
位置合わせして、チツプキヤリア１を載置し、例
えば赤外線加熱等して、半田層１２を形成してチ
ツプキヤリア１を印刷配線基板６に実装してい
る。
上述のようにして実装されたチツプキヤリア１
は、各辺の中心近傍の基板パツドは勿論のこと、
熱歪による応力が最大である隅部に設けた電極パ
ツド５に対応する基板パツド１０Ｎ部分の半田層
１２に、亀裂が発生することが殆ど無くて、亀裂
発生頻度が従来の15％以下となつた。
は、各辺の中心近傍の基板パツドは勿論のこと、
熱歪による応力が最大である隅部に設けた電極パ
ツド５に対応する基板パツド１０Ｎ部分の半田層
１２に、亀裂が発生することが殆ど無くて、亀裂
発生頻度が従来の15％以下となつた。
また、中心部の電極パツド５に対応する基板パ
ツド１０Ａの長さは、1.1倍乃至1.3倍の範囲に形
成してあるので、この部分の溶融状態の半田によ
り、チツプキヤリア１の位置合わせが行われる。
したがつて、他の電極パツドと対応する基板パツ
ド間に、位置ずれが発生することがない。
ツド１０Ａの長さは、1.1倍乃至1.3倍の範囲に形
成してあるので、この部分の溶融状態の半田によ
り、チツプキヤリア１の位置合わせが行われる。
したがつて、他の電極パツドと対応する基板パツ
ド間に、位置ずれが発生することがない。
以上説明したように本発明は、チツプキヤリア
の電極パツドの長さと印刷配線基板の基板パツド
の長さの比率を所定に設定したことにより、形状
の大きいチツプキヤリアに適用して、チツプキヤ
リアと印刷配線基板の熱膨張係数の差に起因する
熱歪により、接着部の半田に亀裂が殆ど発生しな
いという優れた効果を有する。
の電極パツドの長さと印刷配線基板の基板パツド
の長さの比率を所定に設定したことにより、形状
の大きいチツプキヤリアに適用して、チツプキヤ
リアと印刷配線基板の熱膨張係数の差に起因する
熱歪により、接着部の半田に亀裂が殆ど発生しな
いという優れた効果を有する。
さらにまた、チツプキヤリアの電極パツドと印
刷配線基板の基板パツド間の、位置ずれがないと
いう効果を奏する。
刷配線基板の基板パツド間の、位置ずれがないと
いう効果を奏する。
第１図は本発明の１実施例の平面図、第２図ａ
は第１図に示す鎖線X1−X1部分の断面図、ｂは
第１図の鎖線X2−X2部分の断面図、第３図は従
来の実装手段を示す斜視図、第４図は従来の他の
実装手段を示す斜視図、第５図は第４図に示す従
来例の要部断面図、第６図は不良発生特性図で、
ａは位置ずれ発生頻度図、ｂは熱歪による不良発
生頻度図である。 図において、１はチツプキヤリア、２は半導体
チツプ、３は電極パターン、４は端子部、５は電
極パツド、６は印刷配線基板、１０，１０Ａ，１
０Ｎは基板パツド、１１は導体パターン、１２は
半田層、１５は半田レジスト膜を示す。
は第１図に示す鎖線X1−X1部分の断面図、ｂは
第１図の鎖線X2−X2部分の断面図、第３図は従
来の実装手段を示す斜視図、第４図は従来の他の
実装手段を示す斜視図、第５図は第４図に示す従
来例の要部断面図、第６図は不良発生特性図で、
ａは位置ずれ発生頻度図、ｂは熱歪による不良発
生頻度図である。 図において、１はチツプキヤリア、２は半導体
チツプ、３は電極パターン、４は端子部、５は電
極パツド、６は印刷配線基板、１０，１０Ａ，１
０Ｎは基板パツド、１１は導体パターン、１２は
半田層、１５は半田レジスト膜を示す。
Claims (1)
- 【特許請求の範囲】 １ 印刷配線基板６の表面に、チツプキヤリア１
の裏面の周辺に並設した電極パツド５のそれぞれ
に対応した基板パツドを設け、該電極パツド５と
該基板パツドを半田付けして該チツプキヤリア１
を実装するにあたり、 該電極パツド５の長さを一定に形成して、隅部
に設けた該電極パツド５に対応する該基板パツド
１０Ｎの長さは、該電極パツド５の長さの1.5倍
乃至1.7倍の範囲に形成し、 周辺の中心に近づくにつれて、該基板パツドの
長さは、その倍率を小さくし、 それぞれの周辺の中心部の該電極パツド５に対
応する該基板パツド１０Ａの長さは、1.1倍乃至
1.3倍の範囲に形成して、半田付けすることを特
徴とするチツプキヤリアの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16347585A JPS6224691A (ja) | 1985-07-24 | 1985-07-24 | チツプキヤリアの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16347585A JPS6224691A (ja) | 1985-07-24 | 1985-07-24 | チツプキヤリアの実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6224691A JPS6224691A (ja) | 1987-02-02 |
| JPH0380357B2 true JPH0380357B2 (ja) | 1991-12-24 |
Family
ID=15774577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16347585A Granted JPS6224691A (ja) | 1985-07-24 | 1985-07-24 | チツプキヤリアの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6224691A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006147723A (ja) * | 2004-11-17 | 2006-06-08 | Sharp Corp | 半導体素子用の電気回路基板 |
-
1985
- 1985-07-24 JP JP16347585A patent/JPS6224691A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6224691A (ja) | 1987-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5367435A (en) | Electronic package structure and method of making same | |
| KR0157284B1 (ko) | 솔더 볼 장착홈을 갖는 인쇄 회로 기판과 이를 사용한 볼 그리드 어레이 패키지 | |
| US5278724A (en) | Electronic package and method of making same | |
| US5561328A (en) | Photo-definable template for semiconductor chip alignment | |
| US7019221B1 (en) | Printed wiring board | |
| JPH0767002B2 (ja) | 回路パッケージ構造 | |
| KR20020065045A (ko) | 확장 패드들을 포함하는 반도체 칩 패키지 | |
| US6410861B1 (en) | Low profile interconnect structure | |
| JP3016910B2 (ja) | 半導体モジュール構造 | |
| JPH0380357B2 (ja) | ||
| JPH05259372A (ja) | ハイブリッドｉｃ | |
| JP2905299B2 (ja) | 放熱構造および放熱板の実装方法 | |
| JPH0438522Y2 (ja) | ||
| JP2901955B1 (ja) | 回路基板、基板実装方法及び回路アセンブリ | |
| EP0343379A2 (en) | Thin film package for mixed bonding of a chip | |
| KR19990002341A (ko) | 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법 | |
| JPH0645763A (ja) | 印刷配線板 | |
| JPH0810192Y2 (ja) | 半導体の実装構造 | |
| JPS634690A (ja) | 厚膜混成集積回路基板 | |
| US20050094383A1 (en) | Substrate for use in forming electronic package | |
| JPH02114595A (ja) | チップ部品の実装方法 | |
| JP2003068920A (ja) | 配線基板 | |
| JP2004327912A (ja) | 半導体パッケージおよび半導体装置 | |
| JP3170033B2 (ja) | 電子回路装置 | |
| JPH06318666A (ja) | セラミックパッケージ |