JPH0438578A - 画像編集装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は画像情報を１画素当りにビットで表現したデー
タとして取り扱う画像処理装置に関し、特にＮ／ｎ（１
≦ｎ＜Ｎ、Ｎ：固定整数）で表される画像の拡大処理を
行う画像拡大処理装置およびｎ　／　Ｎで表わされる画
像の縮小処理を行う画像縮小処理装置を備える画像編集
装置に関する。

〔従来の技術〕

従来、この種の画像編集装置は、１画素当りにビットで
表現した画像情報にＮ／ｎ（１≦ｎくＮ）で示される任
意率拡大を行う際は、（１）ソフトウェア的に拡大する
画素の位置を算出し、該当する画素位置の１画素分のビ
ット（Ｋビット）を複写し同時に次画素以降をシフトし
ながらＷビット幅にパックしていく、または（２）１画
素をに個のプレーンに分割し、各プし−ンを２値画像と
して扱い、それぞれを拡大処理して結果を合格する手段
を有して行っていた。

また、この場合２値画像の拡大については、（１）ソフ
トウェア的に拡大する画素の位置を算出し、該当する画
素を複写し同時に次画素以降をシフトしながらＷビット
幅にパックしていく、または、 （２）拡大ビット指示列ジェネレータを有し、シリアル
に画像を参照しながら拡大処理を行う、または、 （３）拡大ビット指示列ジェネレータを有し、パラレル
に画像を参照しながら拡大処理を行う手段を有して行っ
ていた。

また、１画素当りにビットで表現した画像情報にｎ／Ｎ
（１≦ｎ＜Ｎ）で示される任意率縮小を行う際は、 （１）ソフトウェア的に縮小しない画素の位置を算出し
、該当する画素位置の１画素分のビット（Ｋビット）を
順次取り出し、パックしていく、または （２〉１画素をに個のプレーンに分割し、各プレーンを
２値画像として扱い、それぞれを縮小処理して結果を合
成する手段を有して行っていた。

また、２値画像の縮小については、 （１〉ソフトウェア的に縮小しない画素の位置を算出し
、該当する画素を１ビツトずつパックしていく、または
、 （２）縮小ビット列指示列ジェネレータを有し、シリア
ルに画像を参照しながら縮小処理を行う、または、 （３〉縮小ビット指示列ジェネレータを有し、パラレル
に画像を参照しながら縮小処理を行う手段を有して行っ
ていた。

〔発明が解決しようとする課題〕

上述した従来のの画像編集装置は、画像拡大処理装置お
よび画像縮小処理装置共にソフトウェアによる方法では
、処理時間が長くなり、ハードウェアによる方法では、
２値で表された画像データのみを扱う処理器をに個持つ
ことになるため、ハードウェア量が増大するという欠点
がある。

〔課題を解決するための手段〕

本第１の発明の画像編集装置は、画像情報を１画素当り
にビット（Ｋ〉１の整数）で表現したデータとして取り
扱う画像編集装置において、画像拡大処理装置と、画像
縮小処理装置とを備え、前記画像拡大処理装置はＮ／ｎ
（１≦ｎ＜Ｎ、Ｎ：固定整数）で表される画像の拡大処
理を行うとき、ｎの値と１：１に対応し、画像中の拡大
する画素に対するビットを０、拡大しない画素に対する
ビットを１に対応させたパターンを発生する拡大画素指
示列ジェネレータと、この拡大画素指示列ジェネレータ
から入力される拡大画素指示列の各ビットをに倍に伸張
するパターン伸張部と、このパターン伸張部から出力さ
れる拡大ビット指示列と画像情報とを入力し、前記画像
情報の各ビットについて前記拡大ビット指示列の０と１
を参照しながらビット単位の拡大処理をパラレルに行い
、拡大結果を逐一ｗ（ｗ）ｌの整数）ビット幅のパラレ
ルデータにパックして出力する拡大処理部とを有してい
る。

本第２の発明の画像編集装置は、画像情報を１画素当り
にビット（Ｋ〉１の整数）で表現したデータとして取り
扱う画像編集装置において、画像拡大処理装置と、画像
縮小処理装置とを備え、前記画像縮小処理装置はｎ／Ｎ
（１≦ｎ＜Ｎ、Ｎ：固定整数）で表される画像の縮小処
理を行うとき、ｎと１：１に対応し、画像中の縮小する
画素に対するビットを０、縮小しない画素に対するビッ
トを１に対応させたパターンを発生する縮小画素指示列
ジェネレータと、この縮小画素指示列ジェネレータから
入力される縮小画素指示列をに倍に拡大するパターン拡
大部と、このパターン拡大部からのパラレルパターンと
、このパラレルパターンと同一なデータ幅の画像情報と
を入力し、前記画像情報に前記パラレルパターンで示さ
れたビット単位の縮小処理をパラレルに行い、縮小結果
を逐一パラレルｗ（ｗ＞１の整数）ビットにパックして
出力する縮小処理部とを有している。

〔実施例〕

次に、本第１の発明について図面を参照して説明する。

第１図は本第１の発明の一実施例を示すブロック図、第
２図は第１図に示す拡大処理部の構成の一例を示すブロ
ック図である。

第１図において、本実施例は画像入力部１と、拡大画素
指示列ジェネレータ２と、パターン伸張部３と、拡大処
理部４とを有して構成している。

次に、本実施例を構成している上記の各部の動作につい
て説明する。

第１図において、画像入力部１は１画素当りにビットで
表わされた画像情報を拡大処理部４に入力する部分であ
る。画像入力部１から入力される画像データは、例えば
１画素が４ビツトで表現されていて、１６ビツトパラレ
ルとして入力されるとすると、例えば、 第一ワード：　ａＯｂＯｃＯｄＯａｌｂｌｃｌｄｌａ２
ｂ２ｃ２ｄ２ａ３ｂ３ｃ３ｄ３〈４画素分） 第二ワード：　ａ４ｂ４ｃ４ｄ４ａ５ｂ５ｃ５ｄ５ａ６
ｂ６ｃ６ｄ６ａ７ｂ７ｃ７ｄ７（４画素分） という形式になっている。く例えば、ａ：赤す、緑Ｃ：
青ｄ：黒） 拡大画素指示列ジェネレータ２は、Ｎ／ｎ（１≦ｎ＜Ｎ
）で表わされる任意率拡大処理において、ｎと１：１に
対応し、画素単位にその画素を複写するかしないかをそ
れぞれＯと１に対応させた拡大画素指示列を発生する。

この拡大画素指示列は、パターン伸張部３に入力され、
パターン伸張部３によってビット単位にに倍（Ｋは１画
素当りのビット数）に伸張され、拡大処理部４に画像デ
ータと同一のビット幅で入力される。

例えば、上記した画像入力に対して画素拡大指示列が １１０１０１１１・・・ であったとすると、パターン伸張部３内で、ｔｉｌｌ　
　１１１１　００００　１１１１　００００　１１１１
　１１１１　１１１１　　・・・と拡大ビット指示列に
伸張され、画像入力第一ワードに対しては、 が拡大処理部４に入力され、第二ワードに対しては、 ００００１１１Ｌ　１１１１１１１１ が入力される。

拡大処理部４は、画像入力部１がらのパラレル画像入力
と、パターン伸張部３がらのパラレル拡大ビット指示列
とを入力し、入力画像データをビット単位で拡大画素指
示列に示された内容に従って拡大し、その結果をＷビッ
トにパックして出力する。

上述した例では、２ワードの画像情報と、拡大画素指示
列との入力により、出力データ幅を１６ビツトとすると
、 ■サイクル　目　：　　ａＯｂＯｃＯｄＯａｌｂｌｃｌ
ｄｌａｌｂｌｃｌｄｌａ２ｂ２ｃ２ｄ２２サイクル　目
　：　　ａ２ｂ２ｃ２ｄ２ａ３ｂ３ｃ３ｄ３ａ４ｂ４ｃ
４ｄ４ａ５ｂ５ｃ５ｄ５という拡大結果を出力し、拡大
処理部４の内部には、 ａ６ｂ６ｃ６ｄ６ａ７ｂ７ｃ７ｄ７ なる８ビツトのデータが拡大処理を待つ状態で存在して
いる。

このように、順次画像データと拡大画素指示列とを拡大
処理部４に入力することにより、画像の任意率拡大処理
を行なう。

またこの際、１画素当りのビット数Ｋが画像によって変
化した場合、パターン伸張部３のビット拡大率を変化さ
せる（Ｋにする）ことと、拡大処理部４にＫを指示する
ことにより、拡大処理部４は、同一の回路で、拡大処理
を行なうことができる。

次に、本実施例の拡大処理部４の動作について第２図を
用いて説明する。第２図において、本実施例の拡大処理
部４は、４ビツトの拡大器２個を使用し８ビツトの拡大
回路を構成したものである。

画像入力部１は、拡大処理部４にＬＳＢファーストで８
ビツトパラレルな画像データを入力し、この画像データ
は各々８ビツトのラッチ回路て構成された画像ラッチＡ
４２９画像ラッチＢ４５に交互に格納される。この画像
データ入力に伴い、拡大画素指示列ジェネレータ２から
は、拡大率に対応し、画像データ中のビットを複写する
かしないかにそれぞれ“０パと“１″を対応させて指示
する拡大画素指示列が８ビツトパラレルで入力される。

ビットカウンタ４８は、入力された拡大画素指示列中に
いくつの“１”があるかを検出する回路で、ゲート等に
より構成される。

アダー５０及びビット数レジスタ５１により、ビットカ
ウンタ３１の出力は、順次加算されながらビット数レジ
スタ５１に格納される。

ここで、拡大器Ａ４６．拡大器Ｂ４７の動作について説
明する。

第３図は第２図に示す本実施例の拡大ビット指示列に従
って出力する入力画像データに対する拡大器の出力信号
を示す図である。

拡大器Ａ４６．Ｂ４７は、画像データ６ビツトと拡大画
素指示列４ビットを入力し、４ビツトの拡大処理を出力
する。

拡大画素指示列において、“Ｏ”に対応する画素は、そ
の画素のにビット前のビットによって１換される。従っ
て、ある４ビツトの拡大処理を行うためには、注目する
４ビツトと更にその直前のにビットを加えた（４＋Ｋ）
ビットの画像データが必要となる。

第３図はＫを２とした場合の拡大器Ａ４６゜Ｂ４７の出
力信号を示す。

このように拡大画素指示列において“０”は画像の置換
、“１°°はビットの更新を示すため指示列中の“１°
°の個数はその指示列による拡大処理によって何ビット
が処理されたかを示す、よって、拡大処理としては、拡
大画素指示列ジェネレータ２からの拡大ビット指示列の
入力が繰り返し行われ、入力制御部５２はビット数レジ
スタ５１に格納される値を監視し、その値が８以上とな
った場合、即ち画像入力の８ビツトが処理される毎に次
のデータを拡大処理部４へと入力する。

次に、画像選択回路４４．ビットシフタ４５及びＬＳＢ
ビットカウンタ４９の動作について説明する。

上述したように、Ｎビットの画像を拡大処理する場合、
（Ｎ＋Ｋ）ビットの画像入力が必要であるため、８ビツ
トの拡大処理時には、Ｋの値を２とすると１０ビツトの
入力が要求される。

画素選択回路４４は、前段の画像ラッチＡ４２゜Ｂ４３
の内容から１０ビツトを選択して、後段の８ビツト拡大
処理部（ビットシフタ４５．拡大器Ａ４６．８４７）へ
入力する。

ビット数レジスタ５１には、前サイクルまでの処理で画
像ラッチＡ４２．Ｂ４３中の何画素まで処理されたかが
格納されているので、画素選択回路４４は、未処理画素
のＬＳＢから１０ビツトを選択し後段へ供給する。この
うちＬＳＢ側の６ビツト及び拡大画素指示列中の４ビツ
トが拡大器Ａ４６へ入力され、拡大器Ａ４６では、ＬＳ
Ｂ側４ビットの拡大処理が行われる。

ＬＳＢビヅトカウンタ４９には、拡大ビット指示列のＬ
ＳＢ側４ビットが入力され、その中の“１”の個数が検
出される。この値は、画素選択回路４４からの入力のう
ち拡大器Ａ４６によってＬＳＢ側から何画素が処理され
たかを示すので、とットシフタ４５はこの部分だけ画素
選択回路４４からの入力画像データをＭＳＢにシフトし
、その結果のＬＳＢから６ビツトを拡大器Ｂ４７へ供給
する。拡大器Ｂ４７は、この画像入力と拡大画素指示列
中ＭＳＢ側４ビットにより、拡大処理を行い、結果を４
ビツトパラレルで出力する。拡大器Ａ４６．Ｂ４７の出
力をあわせ、８ビツトの拡大出力となる。

次に、本第２の発明について図面を参照して説明する 第４図は本第２の発明の一実施例を示すブロック図、第
５図は第４図に示す縮小処理部の構成の一例を示すブロ
ック図である。

第４図において、本実施例は画像入力部６と、縮小画素
指示列ジェネレータ７と、パターン拡大部８と、縮小処
理部９とを有して構成している。

次に、本実施例を構成している上記各部の動作について
説明する。

第４図において、画像入力部６は１画素当りにビットで
表わされた画像情報を縮小処理部９に入力する部分であ
る。

画像入力部６から入力される画像データは、例えば１画
素が４ビツトで表現されていて、１６ビツトパラレルと
して入力されるとすると、第一ワード：　ａＯｂＯｃＯ
ｄＯａｌｂｌｃｌｄｌａ２ｂ２ｃ２ｄ２ａ３ｂ３ｃ３ｄ
３（４画素分） 第二ワード：　ａ４ｂ４ｃ４ｄ４ａ５ｂ５ｃ５ｄ５ａ６
ｂ６ｃ６ｄ６ａ７ｂ７ｃ７ｄ７（４画素分） という形式になっている。

縮小画素指示列ジェネレータ７は、Ｎ／ｎ（１≦ｎ＜Ｎ
）で表わされる任意率縮小処理において、ｎと１：１に
対応し、画素単位にその画素を縮小するかしないかをそ
れぞれ０と１に対応させた縮小画素指示列を発生する。

この縮小画素指示列は、パターン拡大部８に入力され、
パターン拡大部８によってビット単位にに倍（Ｋは１画
素当りのビット数）にビット単位に拡大され、縮小処理
部９に画像データと同一のビット幅で入力される。

例えば、上記した画像入力に対して画素縮小指示列が １１０１０１１１・・・ であったとすると、パターン拡大部７内で、１１１１１
１１１００００１１１１００００１１１１１１１１１１
１１・・・と拡大され、画像入力第一ワードに対しては
、が縮小処理部９に入力され、第二ワードに対しては、 が入力される。

縮小処理部９は、画像入力部６からのパラレル画像入力
と、パターン拡大部８がらのパラレル縮小ビット指示列
を入力し、画像データを縮小ビット指示列によって縮小
し、その結果をＷビットにパックして出力する。

上述した例では、２ワードの画像情報と、縮小ビット指
示列の入力により、出力データ幅を１６ビツトとすると
、 ａｏｂＯｃｏｄｏａｌ　ｂｌｃｌｄｌａ３ｂ３ｃ３ｄ３
ａ５ｂ５ｃ５ｄ５という縮小結果を出力し、縮小処理部
９の内部には、 ａ６ｂ６ｃ６ｄ６ａ７ｂ７ｃ７ｄ７ なる８ビツトのデータがパックされるのを待つ状態で存
在している。

このように、順次画像データと縮小画素指示列とを縮小
処理部９に入力することにより、画像の任意率縮小処理
を行なう。

まなこの際、１画素当りのビット数Ｋが画像によって変
化した場合、パターン拡大部８のビット拡大率を変化さ
せる（Ｋにする）ことにより、縮小処理部９にＫを指示
することにより、縮小処理部９は、同一の動作で、縮小
処理を行なうことができる。

次に、本実施例の縮小処理部９の動作について第５図を
用いて説明する。

第５図においては本実施例の縮小処理部９は４ビツトの
パラレル縮小器２個を使用し、８ビツトの縮小回路を構
成したものである。画像入力部６からは、８ビツトパラ
レル画像が供給され、そのＬＳＢ、ＭＳ８４ビットがそ
れぞれパラレル縮小器Ａ９２．パラレル縮小器８９３へ
と入力される。また、縮小指示耐入力部９１は、画像中
の縮小されるビットの位置に“０′”、縮小しないビッ
トの位置に“ｌ”を対応させた縮小ビット指示列が縮小
画素指示列ジェネレータ７から供給され、同じ様に、そ
のＬＳＢ、ＭＳＢ４ビットが、パラレル縮小器Ａ９２．
パラレル縮小器８９３．及びビットカウンタＡ９４．ビ
ットカウンタＢ９５へと入力される。２つのパラレル縮
小器Ａ９２．Ｂ９３は、４ビツトの画素と４ビツトの縮
小ビット指示列とを入力し、その縮小結果をＬＳＢ詰め
して、４ビツトパラレルデータとして出力するもので、
ＲＯＭ或いは、マルチプレクサ等で構成される。

第６図は第５図内の二つのビットカウンタの入力信号と
出力信号との対応を示す図、第７図は第５図に示す実施
例の縮小ビット指示列に従って入力画像データが縮小処
理された結果の一例を示す図である。

二つのビットカウンタＡ９４．Ｂ９５は、４ビツトパラ
レルで入力される縮小ビット指示列中の“１”の個数を
カウントするもので、その入力信号と出力信号との対応
を第６図に示す。

パック回路９ｂは、パラレル縮小器８９３から出力され
る処理結果をビットカウンタＡ９４の出力で示されるビ
ット数分ＭＳＢ側ヘシフトし、その結果とパラレル縮小
器Ａ９２からの出力とをパックする。

ビットカウンタＡ９５は縮小ビット指示列８ビットのＬ
ＳＢ４ビット中に°゛１″がいくつ入っていたか、即ち
、パラレル縮小器Ａ９２の出力中、有効ビットがＬＳＢ
から何ビット入っているかを示すものであるので、パッ
ク回路Ａ９６のパック動作により、パック回路Ａ９６が
らは画像８ビツトの縮小処理結果が、ＬＳＢからパック
された結果が出力される。この出力（８ビツト）中の有
効データビット数は、ビットカウンタＡ９４．ビットカ
ウンタＢ９５の出力を加算するアダーＡ９７の出力によ
り示される。

上述の動作により、パック回路Ｂ１００へは８ビツト画
像の縮小処理結果がＬＳＢからパックされて入力され、
アダー８９８には８ビツト画像中の有効画素数が入力さ
れる。

パック回路Ｂ１００は有効ビットレジスタ９９によって
示されたビット数だけパック回路Ａ９６からの入力をＭ
ＳＢ側ヘシフトし、パック回路Ｂ１００自身のデータに
パックする。有効ピットレジスタ９９は初期値が“０パ
となっており、その後、アダー８９８からの入力を順次
加算してい−＜、この加算は、上述のパック動作の後に
為され、即ち、パック後の有効データ数が有効ピットレ
ジスタ９９に蓄積される。

加算した結果が８を超えた場合、パック回路Ｂ１００に
は、８ビツト以上の有効データがＬＳＢから蓄積された
事になるので、パック回路Ｂ１００に蓄積されたデータ
中ＬＳＢ８ビットは出力される。これと同時に、有効ピ
ットレジスタ９９に蓄積されている加算結果からは８が
減算され、また、パック回路Ｂ１００に蓄積されている
データは８ビツトＬＳＢ側にシフトされ、次の入力を待
つ。

上述の動作により、８ビツトパラレルで入力された画像
データは、パラレルに縮小処理され、８ビツトにパック
されて出力される。

第７図は縮小ビット指示列に従って入力画像データが縮
小処理された結果の一例を示す図である。

尚、第７図においてＸ印は無効データを示している。

Ｋビット（Ｋ〉１の整数）で表現した画像情報にＮ／ｎ
（１≦ｎ＜Ｎ、Ｎ　：固定整数）で表される拡大処理を
行うとき、ｎの値と１：１に対応し、画像中の拡大する
画素に対するビットを０、拡大゛しない画素に対するビ
ットを１に対応させたパターンを発生する拡大画素指示
列ジェネレータと、この拡大画素指示列ジェネレータか
ら入力される拡大画素指示列の各ビットをに倍に伸張す
るパターン伸張部と、このパターン伸張部から出力され
る拡大ビット指示列と画像情報とを入力し、画像情報の
各ビットについて拡大ビット指示列の０と１を参照しな
がらビット単位の拡大処理をパラレルに行い、拡大結果
を逐一ｗ（ｗ＞１の整数）ビット幅のパラレルデータに
パックして出方する拡大処理部とを有することにより、
従来より画像処理の拡大処理を高速に行なうことができ
、またＫの値が違う画像に対しても、同一のハードウェ
アで拡大処理することができる効果がある。

また、以上説明したように本第２の発明は、１画素をに
ビットで表現した画像情報にＮ／ｎ（１≦ｎ＜Ｎ、Ｎ：
固定整数）で表される縮小処理を行うとき、縮小率ｎと
１：１に対応し、画像中の縮小する画素に対するビット
を０、縮小しない画素に対するビットを１に対応させた
パターンを発生する縮小画素指示列ジェネレータと、こ
の縮小画素指示列ジェネレータから入力される縮小画素
指示列をに倍に拡大するパターン拡大部と、このパター
ン拡大部からのパラレルパターンと、このパラレルパタ
ーンと同一なデータ幅の画像情報とを入力し、画像情報
に前記パラレルパターンで示されたビット単位の縮小処
理をパラレルに行進 い、縮小結果を第一パラレルパターンにパックして出力
する縮小処理部とを有することにより、従来より画像情
報の縮小処理を高速に行なうことができ、またＫの値が
違う画像に対しても、同一のハードウェアで縮小処理す
ることができる効果がある。

【図面の簡単な説明】

第１図は本第１の発明の一実施例を示すブロック図、第
２図は第１図に示す拡大処理部の構成の一例を示すブロ
ック図、第３図は第２図に示す実施例の拡大ビット指示
列に従って出方する入力画像データに対する拡大器の出
力信号を示す図、第４図は本第２の発明の一実施例を示
すブロック図、第５図は第４図に示す縮小処理部の構成
の一例を示すブロック図、第６図は第５図内の二つのビ
ットカウンタの入力信号と出力信号との対応を示す図、
第７図は第５図に示す実施例の縮小ビット指示列に従っ
て入力画像データが縮小処理された結果の一例を示す図
である。 １・・・画像入力部、２・・・拡大画素指示列ジェネレ
ータ、３・・・パターン伸張部、４・・・拡大処理部、
６・・・画像入力部、７・・・縮小画素指示列ジェネレ
ータ、８・・・パターン拡大部、９・・・縮小処理部、
４２・・・画像ラッチＡ、４３・・・画像ラッチＢ、４
４・・画素選択回路、４５・・・ビットシフタ、４６・
・・拡大器Ａ、４７・・・拡大器Ｂ、４８・・・ビット
カウンタ、４９・・・ＬＳＢビットカウンタ、５ｏ・・
・アダー５１・・・ビット数レジスタ、５２・・・入力
制御部、９１・・・縮小指示列入力部、９２・・・パラ
レル縮小器Ａ、９３・・・パラレル縮小器Ｂ、９４・・
・ビットカウンタＡ、９５・・・ビットカウンタＢ、９
６・・・パック回路Ａ、９７・・・アダーＡ、９８・・
・アダーＢ、９９・・・有効ビットレジスタ、１００・
・・パック回路Ｂ。

Claims (1)

1. 【特許請求の範囲】 １、画像情報を１画素当りＫビット（Ｋ＞１の整数）で
   表現したデータとして取り扱う画像編集装置において、
   画像拡大処理装置と、画像縮小処理装置とを備え、前記
   画像拡大処理装置はＮ／ｎ（１≦ｎ＜Ｎ、Ｎ：固定整数
   ）で表される画像の拡大処理を行うとき、ｎの値と１：
   １に対応し、画像中の拡大する画素に対するビットを０
   、拡大しない画素に対するビットを１に対応させたパタ
   ーンを発生する拡大画素指示列ジェネレータと、この拡
   大画素指示列ジェネレータから入力される拡大画素指示
   列の各ビットをＫ倍に伸張するパターン伸張部と、この
   パターン伸張部から出力される拡大ビット指示列と画像
   情報とを入力し、前記画像情報の各ビットについて前記
   拡大ビット指示列の０と１を参照しながらビット単位の
   拡大処理をパラレルに行い、拡大結果を逐一ｗ（ｗ＞１
   の整数）ビット幅のパラレルデータにパックして出力す
   る拡大処理部とを有することを特徴とする画像編集装置
   。 ２、画像情報を１画素当りにビット（Ｋ＞１の整数）で
   表現したデータとして取り扱う画像編集装置において、
   画像拡大処理装置と、画像縮小処理装置とを備え、前記
   画像縮小処理装置はｎ／Ｎ（１≦ｎ＜Ｎ、Ｎ：固定整数
   ）で表される画像の縮小処理を行うとき、ｎと１：１に
   対応し、画像中の縮小する画素に対するビットを０、縮
   小しない画素に対するビットを１に対応させたパターン
   を発生する縮小画素指示列ジェネレータと、この縮小画
   素指示列ジェネレータから入力される縮小画素指示列を
   に倍に拡大するパターン拡大部と、このパターン拡大部
   からのパラレルパターンと、このパラレルパターンと同
   一なデータ幅の画像情報とを入力し、前記画像情報に前
   記パラレルパターンで示されたビット単位の縮小処理を
   パラレルに行い、縮小結果を逐一パラレルｗ（ｗ＞１の
   整数）ビットにパックして出力する縮小処理部とを有す
   ることを特徴とする画像編集装置。