JPH0438617Y2

JPH0438617Y2 -

Info

Publication number: JPH0438617Y2
Application number: JP1986156258U
Authority: JP
Priority date: 1986-10-13
Filing date: 1986-10-13
Publication date: 1992-09-09
Also published as: JPS6361837U

Description

【考案の詳細な説明】 (イ) 産業上の利用分野本考案は、ステレオ放送を受信したとき、19K
Hzステレオパイロツト信号の存在に応じてステレ
オ表示を行なうステレオ表示回路に関するもの
で、特に強制モノラル受信の解除時に表示素子が
誤点灯するのを防止したステレオ表示回路に関す
る。 (ロ) 従来の技術特公昭55−41582号公報には、第２図に示す如
きステレオ復調回路が記載されている。第２図に
おいて、76KHzVCO（電圧制御発振器）１の出力
信号を第１及び第２分周回路２及び３で分周して
得られる19KHz信号は、位相比較回路４において
ステレオコンポジツト信号中の19KHzステレオパ
イロツト信号と位相比較される。前記位相比較回
路４から得られる位相差に応じた誤差信号は、ロ
ーパスフイルタ５を通過し、直流増幅回路６で増
幅されてVCO１に印加される。その為、前記
VCOは、19KHzステレオパイロツト信号に同期
して発振する。また、ステレオコンポジツト信号
中の19KHzステレオパイロツト信号は、検波回路
７で検波され、ローパスフイルタ８を介してトリ
ガ回路９に印加される。その為、前記19KHzステ
レオパイロツト信号が存在するステレオ放送受信
時には、検波回路７の出力信号が発生シ、トリガ
回路９が動作してステレオ表示素子１０が点灯す
る。また、ステレオ放送受信時には、トリガ回路
９の出力信号により、スイツチ回路１１が導通状
態に制御されるので、第１分周回路２の38KHz出
力信号がステレオ復調部１２にスイツチング信号
として印加され、ステレオ復調が行われる。一方、モノラル放送受信時には、受信信号中に
19KHzステレオパイロツト信号が含まれていない
為、検波回路７の出力信号が発生せず、トリガ回
路９も出力信号を発生しない。その為、ステレオ
表示素子１０が点灯せず、かつスイツチ回路１１
が遮断状態となる。ところで、弱電界ステレオ放送の受信時等ステ
レオ復調動作を停止した場合は、制御端子１３に
強制モノラル信号が印加される。前記強制モノラ
ル信号が印加されると、制御回路１４から制御信
号が発生し、VCO１の発振停止が行なわれると
ともに、トリガ回路９の動作停止が行なわれ、ス
テレオ表示素子１０の消灯及びスイツチ回路１１
の遮断が行なわれる。従つて、第２図の如きステレオ復調回路を用い
れば、ステレオ放送及びモノラル放送の正常受信
及び強制モノラル受信が達成される。第２図のステレオパイロツト信号を検出する検
波回路７としては、例えば第３図の如き同期検出
回路が用いられる。第３図の場合、入力端子１５
に印加される19KHzステレオパイロツト信号は、
第１及び第２抵抗１６及び１７の接続点Ａ、及び
第３及び第４抵抗１８及び１９の接続点Ｂで、第
１及び第２チヨツパートランジスタ２０及び２１
からの信号と乗算される。前記第１及び第２チヨ
ツパートランジスタ２０及び２１のベースには、
フリツプフロツプ回路によつて構成される分周回
路２２から互いに位相が180度異なる第１及び第
２の19KHzスイツチング信号が印加される為交互
に導通する。その際、VCO２３の発振出力信号
は、ステレオコンポジツト信号中の19KHzステレ
オパイロツト信号に同期しているので、分周回路
２２の分周出力信号も前記ステレオパイロツト信
号に同期したものとなり、それによつて同期検波
が達成される。同期検波出力信号は、コンデンサ２４を図示の
極性に充電する。その為、19KHzステレオパイロ
ツト信号が存在すると、差動増幅回路25を構成す
る第１トランジスタ２６がオン、第２トランジス
タ２８がオフになり、出力端子２８に出力信号が
発生される。従つて、前記出力端子２８に得られ
る出力信号をステレオ表示素子１０に印加すれ
ば、ステレオ表示が達成される。また、強制モノラル信号を用いてVCO２３の
発振を停止させれば、分周回路２２の出力信号が
所定の状態で停止し、第１及び第２チヨツパート
ランジスタ２０及び２１の一方がオン、他方がオ
フの状態になつて同期検波動作が停止する。 (ハ) 考案が解決しようとする問題点その場合、第１チヨツパートランジスタ２０が
オン、第２チヨツパートランジスタ２１がオフに
なつたとすれば、差動増幅回路25の第１トランジ
スタ２７がオンすることは無く、ステレオ表示素
子が点灯することも無い。しかしながら、第１チ
ヨツパートランジスタ２０がオフ、第２チヨツパ
ートランジスタ２１がオンの状態になると、コン
デンサ２４に図示の極性の電荷が残り、差動増幅
回路25の第１トランジスタ２６がオン状態を保
ち、ステレオ表示素子が点灯して誤動作状態にな
る。この誤動作を防止する為には、第２図に示す
如く、強制モノラル信号をトリガ回路９にも印加
すればよいが、その様な対策を行なつても強制モ
ノラルの解除時のステレオ表示素子の誤点灯とい
う問題は未だ残る。すなわち、強制モノラル解除
時に、モノラル受信、あるいは弱電界ステレオ受
信を行なつていたとすれば、本来ステレオ表示素
子は消灯しなければならないが、コンデンサ２４
に電荷が残つていると、それにより差動増幅回路
25の第１トランジスタ２６がオンし続けるので、
強制モノラル解除時にステレオ表示素子が点灯
し、問題であつた。 (ニ) 問題点を解決するための手段本考案は、上述の点に鑑み成されたもので、強
制モノラル信号によつてVCOの発振を停止させ
ると同時に、分周回路の動作を停止させた点を特
徴とするものである。 (ホ) 作用本考案に依れば、VCOとともに分周回路の動
作を停止させているので、19KHzステレオパイロ
ツト信号を検波する検波回路の第１及び第２チヨ
ツパートランジスタを同時にオン又はオフ状態に
制御出来、コンデンサの両端電圧を等しい値に設
定出来る。その為、強制モノラル動作状態に入る
と、コンデンサの蓄積電荷を零にすることが出
来、強制モノラル解除時のステレオ表示素子の誤
点灯を防止出来る。 (ヘ) 実施例第１図は、本考案の一実施例を示す回路図で、
29は第３及び第４トランジスタ３０及び３１と電
流源３２と抵抗３３及び３４とから成り、VCO
２３及び分周回路として動作するFF（フリツプフ
ロツプ）回路２２の動作電源となる電源回路、３
５は制御端子３６に印加される強制モノラル信号
に応じてオンし、前記電流源３２の出力電源を側
路する制御トランジスタ、３７は差動接続された
第５及び第６トランジスタ３８及び３９から成
り、FF回路２２から得られる互いに相互の出力
信号を反転して、第１及び第２チヨツパートラン
ジスタ２０及び２１のベースに印加するバツフア
増幅回路、及び４０は表示素子１０を駆動する駆
動トランジスタである。尚、第１図において、第
２図及び第３図と同一の回路素子には、同一の符
号を付し、説明を省略する。通常動作状態においては、制御トランジスタ３
６がオフしており、電流源３２の出力電流に応じ
て電源回路２９が動作し、VCO２３及びFF回路
２２に電流電圧が印加される。その為、VCO２
３及びFF回路２２が正常に動作し、FF回路２２
の互いに逆相の出力信号（19KHzスイツチング信
号）がバツフア増幅回路３７に印加される。前記
バツフア増幅回路３７で反転されたFF回路２２
の出力信号は、それぞれ第１及び第２チヨツパー
トランジスタ２０及び２１のベースに印加される
ので同期検波が行なわれ、入力端子１５に19KHz
ステレオパイロツト信号が存在すれば、ステレオ
表示素子１０が点灯してステレオ表示が行なわれ
る。強制モノラルを行なう為、制御端子３５に強制
モノラル信号を印加すると、制御トランジスタ３
６がオンになり、電流源３２の出力電流を側路す
る。その為、電流回路２９が不動作状態になり、
VCO２３の発振が停止するとともに、FF回路２
２の動作が停止する。前記FF回路２２は、動作
を停止すると両出力が共に「Ｌ」になるので、バ
ツフア増幅回路３７を構成する第５及び第６トラ
ンジスタ３８及び３９もオフになり、前記第５及
び第６トランジスタ３８及び３９のコレクタ電圧
が共に「Ｈ」になる。しかして、前記「Ｈ」のコ
レクタ電圧は、それぞれ第１及び第２チヨツパー
トランジスタ２０及び２１のベースに印加される
ので、前記第１及び第２チヨツパートランジスタ
２０及び２１は共にオンになり、コンデンサ２４
の両端電圧は、等しい値になる。従つて、前記コ
ンデンサ２４には電荷が蓄積されず、また第１及
び第２トランジスタ２６及び２７のコレクタ電流
が等しい値になるので、出力トランジスタ４１及
び駆動トランジスタ４０がオンせず、ステレオ表
示素子１０の消灯が達成される。強制モノラルを解除したときは、電源回路２９
が正常動作に戻り、VCO２３及びFF回路２２も
正常動作を行なうので、同期検波回路は正常動作
状態となる。その時、コンデンサ２４の残存電荷
が無いので、前記残存電荷に起因するステレオ表
示素子１０の誤点灯は生じない。そして、入力端
子１５に19KHzステレオパイロツト信号が印加さ
れるステレオ受信状態においては、検波出力に応
じてステレオ表示素子１０が点灯し、モノラル受
信状態においては、ステレオ表示素子１０が消灯
する。尚、第１図の実施例においては、信号反転用の
バツフア増幅回路37を用いてFF回路２２の出力
信号の反転を行ない、強制モノラル時にコンデン
サ２４の両端が等しく「Ｈ」レベルとなる様にし
ている。その為、強制モノラル解除時に第１及び
第２トランジスタ２６及び２７のベースバイアス
が変化することが無く、同期検波回路が正常動作
状態になる時間が大幅に短縮される。しかしなが
ら、前記バツフア増幅回路37を用いること無く、
FF回路２２の出力信号を直接第１及び第２チヨ
ツパートランジスタ２０及び２１のベースに直接
印加してもよい。その場合は、強制モノラル時
に、FF回路２２の出力が共に「Ｌ」になり第１
及び第２チヨツパートランジスタ２０及び２１が
共にオフとなるので、コンデンサ２４の両端が等
しく「Ｌ」レベルになる。そうすると、強制モノ
ラル解除時にコンデンサ２４の両端電圧が所定値
に達する迄時間がかかるが、少なくともコンデン
サ２４の蓄積電荷を零に出来るので、ステレオ表
示素子１０の誤点灯は防止出来る。 (ト) 考案の効果以上述べた如く、本考案に依れば、強制モノラ
ル時及び強制モノラル解除時にステレオ表示素子
が誤点灯するのを防止出来る。また、本考案に依
れが、VCOとともにFF回路の動作を停止させて
いるので、強制モノラル時の消費電流を大幅に減
少出来る。更に、実施例の如く、バツフア増幅回
路を用いてFF回路の出力信号の反転を行なえば、
19KHzステレオパイロツト信号の検波回路が強制
モノラル解除時から正常動作に達する迄の時間を
短縮出来る。

【図面の簡単な説明】

第１図は、本考案の一実施例を示す回路図、第
２図は従来のステレオ復調回路を示すブロツク
図、及び第３図はその表示回路の一例を示す回路
図である。２２……FF回路、２３……VCO、29……電源
回路、３６……制御トランジスタ、37……バツフ
ア増幅回路。

Claims

【実用新案登録請求の範囲】

ステレオパイロツト信号に同期して発振する
VCOと、該VCOの出力信号を分周する分周回路
と、該分周回路の出力信号に応じてステレオコン
ポジツト信号中のステレオパイロツト信号を同期
検波する同期検波回路と、該同期検波回路の出力
信号に応じてステレオ表示素子を駆動する駆動回
路とを備えるステレオ表示回路において、外部か
ら印加される強制モノラル信号により前記VCO
の発振を停止させるとともに、前記分周回路の動
作を停止させ、前記ステレオ表示素子が誤点灯す
るのを防止する様にしたステレオ表示回路。