JPH043921A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPH043921A JPH043921A JP10625490A JP10625490A JPH043921A JP H043921 A JPH043921 A JP H043921A JP 10625490 A JP10625490 A JP 10625490A JP 10625490 A JP10625490 A JP 10625490A JP H043921 A JPH043921 A JP H043921A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- tungsten
- insulating film
- contact
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 25
- 239000010937 tungsten Substances 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 17
- 238000001947 vapour-phase growth Methods 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 abstract description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 13
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 238000001556 precipitation Methods 0.000 abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は半導体装置とその製造方法に関するものであり
、きらに詳しく言えば、半導体集積回路のコンタクト構
造とその製造方法に関するものである。
、きらに詳しく言えば、半導体集積回路のコンタクト構
造とその製造方法に関するものである。
（ロ）従来の技術
一般に半導体基板上に形成された絶縁膜にコンタクトホ
ールを形成する場合、後工程において該コンタクトホー
ルに被着きれる金属配線の断線を防止することが重要で
ある。
ールを形成する場合、後工程において該コンタクトホー
ルに被着きれる金属配線の断線を防止することが重要で
ある。
この点に関して、例えば特開昭５８−６４０３３号公報
に、前記コンタクトホールの形状をテーパー状に形成す
ることによってステップカバレ・ンジを向上させ、金属
配線の断線を防止する技術が開示されている。
に、前記コンタクトホールの形状をテーパー状に形成す
ることによってステップカバレ・ンジを向上させ、金属
配線の断線を防止する技術が開示されている。
第２図Ａ乃至第２図りは、従来の半導体装置の製造方法
を示す断面図である。
を示す断面図である。
まず、第２＠ＪＡに示す如く、半導体基板〈１）上に形
成きれた絶縁膜（２）上にフォトレジスト（３）を被着
し、フォトリソグラフィーによって該フォトレジスト（
３）に開口部Ｈを形成する。
成きれた絶縁膜（２）上にフォトレジスト（３）を被着
し、フォトリソグラフィーによって該フォトレジスト（
３）に開口部Ｈを形成する。
ここで半導体基板（１）の表面には、拡散層（４）が前
工程においてあらかじめ形成されている。
工程においてあらかじめ形成されている。
次に第２図Ｂに示す如く、フォトレジスト（３）を保護
膜として絶縁膜（２）に等方性のエツチング処理を施す
ことにより、その膜厚の途中までエツチングする。
膜として絶縁膜（２）に等方性のエツチング処理を施す
ことにより、その膜厚の途中までエツチングする。
続いて第２図Ｃに示す如く、上記同様にフォトレジスト
（３）を保護膜として異方性のエツチング処理を行ない
絶縁膜（２〉を完全に除去する。
（３）を保護膜として異方性のエツチング処理を行ない
絶縁膜（２〉を完全に除去する。
この結果、絶縁膜（２）に形成されたコンタクトホール
の形状はテーパー状となる。
の形状はテーパー状となる。
即ち、フォトレジスト＜３）を保護膜として初めに等方
性のエツチング処理を絶縁膜（２）の途中まで行なうと
、エツチングの進み方がフォトレジスト（３）の開口部
Ｈの側面方向へも進み、次に異方性エツチング処理の場
合、側面方向へはエツチングが進行しないため、結果的
には絶縁膜（２）に開口されたコンタクトホールの形状
にテーパーが形成できる。
性のエツチング処理を絶縁膜（２）の途中まで行なうと
、エツチングの進み方がフォトレジスト（３）の開口部
Ｈの側面方向へも進み、次に異方性エツチング処理の場
合、側面方向へはエツチングが進行しないため、結果的
には絶縁膜（２）に開口されたコンタクトホールの形状
にテーパーが形成できる。
次に第２図りに示す如くフォトレジスト（３）ヲ除去し
た後に、アルミニウム配線＜５）を形成し、コンタクト
ホールにおいてアルミニウム配線（５）と拡散層（４）
を接続する。
た後に、アルミニウム配線＜５）を形成し、コンタクト
ホールにおいてアルミニウム配線（５）と拡散層（４）
を接続する。
このようにコンタクトホールがテーパー状に形成されて
いるためにステップカバレッジが向上し、アルミニウム
配線（５）の断線を防止することができる。
いるためにステップカバレッジが向上し、アルミニウム
配線（５）の断線を防止することができる。
（ハ）発明が解決しようとする課題
ところで、第２図りでみられるように、等方性のエツチ
ングと異方性エツチングの境界部分では角（図において
Ａで示す）が残るため、この部分においてアルミニウム
配線（５〉のステップカバレッジの向上には限界があっ
た。
ングと異方性エツチングの境界部分では角（図において
Ａで示す）が残るため、この部分においてアルミニウム
配線（５〉のステップカバレッジの向上には限界があっ
た。
この角は絶縁膜がＢＰＳＧ又はＰＳＧより成る場合、そ
の後のりフロー処理によっである程度改善できることが
知られている。
の後のりフロー処理によっである程度改善できることが
知られている。
しかしながら、多層配線においてアルミニウムを主成分
とする下層配線上にスルーホールを形成する場合には、
アルミニウムの融点が６６０°Ｃ程度と低いためにリフ
ロー処理ができず、角を残したまま上層配線を形成せざ
るを得なかった。
とする下層配線上にスルーホールを形成する場合には、
アルミニウムの融点が６６０°Ｃ程度と低いためにリフ
ロー処理ができず、角を残したまま上層配線を形成せざ
るを得なかった。
この結果、コンタクトホールの微細化に伴なってアルミ
ニウム配線（５）の断線及びエレクトロマイグレーショ
ンの問題を招いていた。
ニウム配線（５）の断線及びエレクトロマイグレーショ
ンの問題を招いていた。
きらに、アルミニウム配線（５）にはエレクトロマイグ
レーション耐性向上の為に、通常微量のＳｉを添加して
いるが、このＳｉの析出によってコンタクト抵抗が増大
し、ＬＳＩの動作速度が遅くなるという欠点も有してい
た。
レーション耐性向上の為に、通常微量のＳｉを添加して
いるが、このＳｉの析出によってコンタクト抵抗が増大
し、ＬＳＩの動作速度が遅くなるという欠点も有してい
た。
本発明は斯上した問題点に鑑みて創作されたものであり
、金属配線の断線及びエレクトロマイグレーションの発
生のおそれがなく、かつコンタクト抵抗を安定に低減し
た微細コンタクトの構造とその形成方法を提供すること
を目的としている。
、金属配線の断線及びエレクトロマイグレーションの発
生のおそれがなく、かつコンタクト抵抗を安定に低減し
た微細コンタクトの構造とその形成方法を提供すること
を目的としている。
＜二）課題を解決するための手段
本発明の半導体装置の構造は、半導体基板上に付着する
絶縁膜に開口されたテーパー状の内壁を有するコンタク
トホール内に、部分的にタングステンが埋め込まれ、該
タングステン上に配線層が形成されていることを特徴と
する。
絶縁膜に開口されたテーパー状の内壁を有するコンタク
トホール内に、部分的にタングステンが埋め込まれ、該
タングステン上に配線層が形成されていることを特徴と
する。
また、その製造方法は、半導体基板上に付着する絶縁膜
に選択的に順次等方性のエツチング処理及び異方性のエ
ツチング処理を施すことにより、テーパー状の内壁を有
するコンタクトホールを形成する工程と、気相成長によ
り該コンタクトホール内に部分的にタングステンを埋め
込む工程と、該タングステン上に配線層を形成する工程
とを含むことを特徴としている。
に選択的に順次等方性のエツチング処理及び異方性のエ
ツチング処理を施すことにより、テーパー状の内壁を有
するコンタクトホールを形成する工程と、気相成長によ
り該コンタクトホール内に部分的にタングステンを埋め
込む工程と、該タングステン上に配線層を形成する工程
とを含むことを特徴としている。
（本）作用
本発明によれば、フンタクトホール内に部分的にタング
ステンが埋め込まれているのでコンタクトホールが実質
的に浅くなり、またコンタクトホールはテーパー状の内
壁を有しているのでタングステン上に形成された配線層
は充分良好なステップカバレージが確保される。
ステンが埋め込まれているのでコンタクトホールが実質
的に浅くなり、またコンタクトホールはテーパー状の内
壁を有しているのでタングステン上に形成された配線層
は充分良好なステップカバレージが確保される。
またタングステンが埋め込まれていることにより、配線
層からのＳｉの析出を防止し、コンタクト抵抗を低減す
ることもできる。
層からのＳｉの析出を防止し、コンタクト抵抗を低減す
ることもできる。
（へ）実施例
以下本発明の一実施例を第１図Ａ乃至第１図Ｅを参照し
ながら説明する。
ながら説明する。
まず第１図Ａに示す如く、半導体基板（１１）上に形成
きれた絶縁膜（１２）上にフォトレジスト（１３）を被
着し、フォトリソグラフィーによって該フォトレジスト
（１３）に開口部Ｈを拡散層（１４）上方に形成する。
きれた絶縁膜（１２）上にフォトレジスト（１３）を被
着し、フォトリソグラフィーによって該フォトレジスト
（１３）に開口部Ｈを拡散層（１４）上方に形成する。
ここで、絶縁膜＜１２）は８０００人の膜厚に形成され
ており、その膜の種類はＳｉＯ，、ＰＳＧ、ＢＰＳＧの
うちいずれを用いてもよい。
ており、その膜の種類はＳｉＯ，、ＰＳＧ、ＢＰＳＧの
うちいずれを用いてもよい。
また、基板（１１）の表面には、前工程において拡散層
（１４）があらかじめ形成きれている。
（１４）があらかじめ形成きれている。
次に第１図Ｂに示す如く、フォトレジスト（１３）を保
護膜として絶縁膜り１２）に等方性のエツチング処理を
施し、４０００人の膜厚をエツチングする。
護膜として絶縁膜り１２）に等方性のエツチング処理を
施し、４０００人の膜厚をエツチングする。
続いて第１図Ｃに示す如く、上記同様にフォトレジスト
（１３）を保護膜として絶縁膜（１２）に異方性のエツ
チング処理を行ない、残存する４０００人の絶縁膜（１
２）を完全に除去する。
（１３）を保護膜として絶縁膜（１２）に異方性のエツ
チング処理を行ない、残存する４０００人の絶縁膜（１
２）を完全に除去する。
この結果、テーパー状の内壁を有するコンタクトホール
が形成される。
が形成される。
ここまでは、従来のコンタクト構造とその製造方法と比
較して変わる所はない。
較して変わる所はない。
以下は本発明の特徴とする点であり、第１図りに示す如
く選択的な気相成長（５ｉＨ，還元法）によリダングス
テン（１５）をコンタクトホール内に部分的に埋め込む
。
く選択的な気相成長（５ｉＨ，還元法）によリダングス
テン（１５）をコンタクトホール内に部分的に埋め込む
。
ここで、タングステン（１５）を４０００Ａの膜厚（す
なわち前記の異方性のエツチング処理によるエツチング
膜厚分と同じ膜厚）を埋め込むことにより、従来技術で
は除去できなかった角（第２ｒｙＪＤのＡで示す）を実
質的に取り除いたコンタクトホールが形成できる。
なわち前記の異方性のエツチング処理によるエツチング
膜厚分と同じ膜厚）を埋め込むことにより、従来技術で
は除去できなかった角（第２ｒｙＪＤのＡで示す）を実
質的に取り除いたコンタクトホールが形成できる。
しかも、タングステン（１５）の選択成長の厚さは５０
００人程度戻限界で、それ以上の成長では選択性、膜厚
の均一性が悪化するが、本発明によればその限界を越え
ることを要しない為このような問題が生ずることはない
。
００人程度戻限界で、それ以上の成長では選択性、膜厚
の均一性が悪化するが、本発明によればその限界を越え
ることを要しない為このような問題が生ずることはない
。
次に第１図Ｅに示す如くタングステン（１５）上に微量
のＳｉを含有するアルミニウム配線（１６）を形成して
、コンタクト構造が完成する。
のＳｉを含有するアルミニウム配線（１６）を形成して
、コンタクト構造が完成する。
本実施例では、テーパー状の内壁を有するコンタクトホ
ールを形成した後に、該コンタクトホールにタングステ
ンを部分的に埋め込む製造方法を述べたが、絶縁膜（１
２〉に異方性のエツチング処理により垂直状の内壁を有
するコンタクトホールを形成し、該フンタクトホールに
タングステンを部分的に埋め込んだ後に等方性のエツチ
ング処理を施しテーパー状の内壁を形成してもよい。
ールを形成した後に、該コンタクトホールにタングステ
ンを部分的に埋め込む製造方法を述べたが、絶縁膜（１
２〉に異方性のエツチング処理により垂直状の内壁を有
するコンタクトホールを形成し、該フンタクトホールに
タングステンを部分的に埋め込んだ後に等方性のエツチ
ング処理を施しテーパー状の内壁を形成してもよい。
このようにして形成されたコンタクト構造は、第１図Ｅ
に示す如く、半導体基板〈１１）上に付着する絶縁膜（
１２）に開口されたテーパー状の内壁を有するコンタク
トホールに、部分的にタングステン＜１５）が埋め込ま
れ、該タングステン＜１５）上にアルミニウム配線（１
６）が形成されている構造となっている。
に示す如く、半導体基板〈１１）上に付着する絶縁膜（
１２）に開口されたテーパー状の内壁を有するコンタク
トホールに、部分的にタングステン＜１５）が埋め込ま
れ、該タングステン＜１５）上にアルミニウム配線（１
６）が形成されている構造となっている。
このような構造によれは、コンタクトホールがタングス
テン（１５）に部分的に埋め込まれることによりコンタ
クトのアスペクト比が小さくでき、また従来技術では除
去できなかった角（第２図りのＡで示す）、を実質的に
取り除くことができるので、タングステン（１５）上に
形成されたアルミニウム配置！（１６）は充分良好なス
テップカバしツシが確保されるとともに、タングステン
（１５）の存在によりアルミニウム配線（１６）からの
Ｓｉ析出を防止することができる。
テン（１５）に部分的に埋め込まれることによりコンタ
クトのアスペクト比が小さくでき、また従来技術では除
去できなかった角（第２図りのＡで示す）、を実質的に
取り除くことができるので、タングステン（１５）上に
形成されたアルミニウム配置！（１６）は充分良好なス
テップカバしツシが確保されるとともに、タングステン
（１５）の存在によりアルミニウム配線（１６）からの
Ｓｉ析出を防止することができる。
（ト〉発明の詳細
な説明したように、本発明の半導体装置とその製造方法
によれば、コンタクトにおける配線層の良好なステップ
カバレッジが確保され、かつ配線層からの５１析出も同
時に防止されるので、集積回路におけるコンタクトの歩
留向上及び信頼性向上に寄与することができる。
によれば、コンタクトにおける配線層の良好なステップ
カバレッジが確保され、かつ配線層からの５１析出も同
時に防止されるので、集積回路におけるコンタクトの歩
留向上及び信頼性向上に寄与することができる。
第１図Ａ乃至第１図Ｅは、本発明の半導体装置の製造方
法を示す断面図、 第２図Ａ乃至第２図りは、従来の半導体装置の製造方法
を示す断面図である。
法を示す断面図、 第２図Ａ乃至第２図りは、従来の半導体装置の製造方法
を示す断面図である。
Claims (3)
- （１）半導体基板上に付着する絶縁膜に開口されたテー
パー状の内壁を有するコンタクトホール内に、部分的に
タングステンが埋め込まれ、 該タングステン上に配線層が形成されたことを特徴とす
る半導体装置。 - （２）半導体基板上に付着する絶縁膜に選択的に等方性
のエッチング処理及び異方性のエッチング処理を順次施
すことにより、テーパー状の内壁を有するコンタクトホ
ールを形成する工程と、気相成長により該コンタクトホ
ール内に部分的にタングステンを埋め込む工程と、 該タングステン上に配線層を形成する工程とを含むこと
を特徴とする半導体装置の製造方法。 - （３）半導体基板上に付着する絶縁膜に選択的に異方性
のエッチング処理を施してコンタクトホールを形成する
工程と、 気相成長により該コンタクトホール内に部分的にタング
ステンを埋め込む工程と、 等方性のエッチング処理により該コンタクトホールの内
壁にテーパー部分を形成する工程と、前記タングステン
上に配線層を形成する工程とを含むことを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10625490A JPH043921A (ja) | 1990-04-20 | 1990-04-20 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10625490A JPH043921A (ja) | 1990-04-20 | 1990-04-20 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH043921A true JPH043921A (ja) | 1992-01-08 |
Family
ID=14428968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10625490A Pending JPH043921A (ja) | 1990-04-20 | 1990-04-20 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH043921A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5567650A (en) * | 1994-12-15 | 1996-10-22 | Honeywell Inc. | Method of forming tapered plug-filled via in electrical interconnection |
-
1990
- 1990-04-20 JP JP10625490A patent/JPH043921A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5567650A (en) * | 1994-12-15 | 1996-10-22 | Honeywell Inc. | Method of forming tapered plug-filled via in electrical interconnection |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6531783B1 (en) | Method of via formation for multilevel interconnect integrated circuits | |
| US4917759A (en) | Method for forming self-aligned vias in multi-level metal integrated circuits | |
| US4878770A (en) | IC chips with self-aligned thin film resistors | |
| JPH0645274A (ja) | 集積回路においてコンタクトビアを製造する方法 | |
| US5937326A (en) | Method for making semiconductor device having via hole | |
| JPH08335634A (ja) | 半導体装置の製造方法 | |
| JP3457277B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS62229959A (ja) | 超大規模集積回路の多層金属被膜構造物における層間絶縁体中の通路または接触穴の充填方法 | |
| JPH043921A (ja) | 半導体装置とその製造方法 | |
| US20020180047A1 (en) | Method of fabricating a semiconductor device | |
| JPH10177969A (ja) | 半導体装置及びその製造方法 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JPH05347360A (ja) | 多層配線構造およびその製造方法 | |
| JPH10189606A (ja) | 半導体装置のバンプ及びその製造方法 | |
| JP2000114373A (ja) | 半導体装置の製造方法 | |
| JPH1084041A (ja) | 半導体装置及びその製造方法 | |
| JP2001196380A (ja) | 半導体装置およびその製造方法 | |
| KR20030002942A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH06295906A (ja) | 半導体装置の製造方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH1197536A (ja) | 半導体装置の製造方法 | |
| JP2000307002A (ja) | 半導体装置の製造方法 | |
| KR0166503B1 (ko) | 반도체 소자의 비아콘택홀 제조방법 | |
| JPH07297280A (ja) | 半導体装置の製造方法 | |
| KR100296907B1 (ko) | 이온주입공정을 이용한 금속배선 형성을 위한 대머신구조 형성방법 |