JPH043935A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPH043935A JPH043935A JP27123590A JP27123590A JPH043935A JP H043935 A JPH043935 A JP H043935A JP 27123590 A JP27123590 A JP 27123590A JP 27123590 A JP27123590 A JP 27123590A JP H043935 A JPH043935 A JP H043935A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- alloy
- dry etching
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、絶縁膜により絶縁されるアルミニウム合金か
らなる配線を有する半導体集積回路の製造方法に関する
。
らなる配線を有する半導体集積回路の製造方法に関する
。
半導体集積回路の配線として一般に用いられているのは
アルミニウム配線である。しかし、配線材料として純Ａ
１を用いると、ＳｌがＡｌ中に溶解するためにアルミニ
ウムスパイクが生じてｐｎ接合をつき抜けることがある
ため、Ａβ／ Ｓ ｉ合金が用いられる。さらに、Ａｌ
のマイクレージョン現像の防止のために銅原子などを添
加したΔβ／Ｓｉ／Ｃｕ合金などが使用される。 これ
らの合金をＰＳＧなどの絶縁膜上に蒸着あるいはスパッ
タリングして合金膜を形成し、ドライエツチングにより
微細な配線パターンに加工する。
アルミニウム配線である。しかし、配線材料として純Ａ
１を用いると、ＳｌがＡｌ中に溶解するためにアルミニ
ウムスパイクが生じてｐｎ接合をつき抜けることがある
ため、Ａβ／ Ｓ ｉ合金が用いられる。さらに、Ａｌ
のマイクレージョン現像の防止のために銅原子などを添
加したΔβ／Ｓｉ／Ｃｕ合金などが使用される。 これ
らの合金をＰＳＧなどの絶縁膜上に蒸着あるいはスパッ
タリングして合金膜を形成し、ドライエツチングにより
微細な配線パターンに加工する。
以上のような従来の技術では、アルミニウム合金膜をド
ライエツチングしたときに、ＰＳＧなどの下地絶縁膜上
に合金成分であるＳｉやＣｕなどの残渣が発生しやすい
という問題点があった。ＳｉやＣｕの残渣があると外観
不良となったり、短絡の原因となったりする。この残渣
の発生は、ドライエッチング条件をハードにすることに
より防止できるが、ドライエツチング条件をハードにす
ると、レジストマスクや下地絶縁膜へ与える損傷が非常
に大きいという問題点があった。また、残渣を除去する
工程を付加することは、生産性を低下させる。
ライエツチングしたときに、ＰＳＧなどの下地絶縁膜上
に合金成分であるＳｉやＣｕなどの残渣が発生しやすい
という問題点があった。ＳｉやＣｕの残渣があると外観
不良となったり、短絡の原因となったりする。この残渣
の発生は、ドライエッチング条件をハードにすることに
より防止できるが、ドライエツチング条件をハードにす
ると、レジストマスクや下地絶縁膜へ与える損傷が非常
に大きいという問題点があった。また、残渣を除去する
工程を付加することは、生産性を低下させる。
本発明の目的は、Ａ１合金膜のドライエツチングの際に
、ドライエツチング条件をノ＼−ドにしなくても下地絶
縁膜上に合金への添加成分の残渣が発生しない半導体集
積回路の製造方法を提供することにある。
、ドライエツチング条件をノ＼−ドにしなくても下地絶
縁膜上に合金への添加成分の残渣が発生しない半導体集
積回路の製造方法を提供することにある。
上記の問題の達成のために、本発明は、絶縁膜上にＡＡ
金合金らなる配線を有する半導体集積回路の製造方法に
おいて、少なくとも表面に高温での減圧ＣＶＤ法により
生成された酸化膜を有する絶縁膜上にアルミニウム合金
膜を被着し、ドライエツチングによって加工して配線を
形成するものとする。
金合金らなる配線を有する半導体集積回路の製造方法に
おいて、少なくとも表面に高温での減圧ＣＶＤ法により
生成された酸化膜を有する絶縁膜上にアルミニウム合金
膜を被着し、ドライエツチングによって加工して配線を
形成するものとする。
高温での減圧ＣＶＤ法により生成される不純物を含まな
い酸化膜は緻密であるため、ドライエ。
い酸化膜は緻密であるため、ドライエ。
チングの際に面荒れの少ない加工ができ、残渣の発生が
少なくなる。従って、ドライエツチング条件をハードに
する必要がなくなる。
少なくなる。従って、ドライエツチング条件をハードに
する必要がなくなる。
第１図は本発明の一実施例の工程を示す。ソリコン基板
１の一面上に、例えばＭＯＳＦＥＴ部のゲート電極を形
成する厚さ４０００〜５０００人の多結晶ソリコン層２
の幅ＩＪＪｍ以上のパターンを設け、その上を絶縁膜３
により覆う（図（ａ））。この絶縁膜３は厚さ１μｍで
リフロー可能なＰＳＧ （りんガラス）からなり、リフ
ローにより平坦化されるが、はう素を含むＢＰＳＧ 、
りんの代わりにひ素を含む＾ＳＳＧを用いてもよい。次
に、絶縁膜３の上に温度８２０℃での減圧ＣＶＤにより
酸化シリコンからなるＨＴ○（Ｈｉｇｈ Ｔｅｍｐｅｒ
ａｔｕｒｅ ０ｘｉｄｅ）膜４を形成する。ＨＴ○膜４
は厚さ１０００人程度戻限不純物を含まないものとする
。つづいてフォトリングラフオによりコンタクトホール
５を形成する（図う））。さらに、スパッタリングによ
り厚さ約１μｍのＡｐ／Ｓｔ／Ｃｕ合金膜６を形成する
（図（Ｃ））。最後に、レジストをマスクとしてドライ
エツチングを行い、配線６１を形成する（図（６））。
１の一面上に、例えばＭＯＳＦＥＴ部のゲート電極を形
成する厚さ４０００〜５０００人の多結晶ソリコン層２
の幅ＩＪＪｍ以上のパターンを設け、その上を絶縁膜３
により覆う（図（ａ））。この絶縁膜３は厚さ１μｍで
リフロー可能なＰＳＧ （りんガラス）からなり、リフ
ローにより平坦化されるが、はう素を含むＢＰＳＧ 、
りんの代わりにひ素を含む＾ＳＳＧを用いてもよい。次
に、絶縁膜３の上に温度８２０℃での減圧ＣＶＤにより
酸化シリコンからなるＨＴ○（Ｈｉｇｈ Ｔｅｍｐｅｒ
ａｔｕｒｅ ０ｘｉｄｅ）膜４を形成する。ＨＴ○膜４
は厚さ１０００人程度戻限不純物を含まないものとする
。つづいてフォトリングラフオによりコンタクトホール
５を形成する（図う））。さらに、スパッタリングによ
り厚さ約１μｍのＡｐ／Ｓｔ／Ｃｕ合金膜６を形成する
（図（Ｃ））。最後に、レジストをマスクとしてドライ
エツチングを行い、配線６１を形成する（図（６））。
このドライエツチングはＣＣｆｆ、、 ＢＣρ３など
の０１２系のガスを用いたプラズマエツチングで、多結
晶シリコン層２によって生ずる段差部に残渣が発生しな
いように適宜、オーバーエツチングを行う。
の０１２系のガスを用いたプラズマエツチングで、多結
晶シリコン層２によって生ずる段差部に残渣が発生しな
いように適宜、オーバーエツチングを行う。
本発明によれば、Ａ１合金からなる配線を絶縁する絶縁
膜の少なくとも配線に接する層部分を高温での減圧ＣＶ
Ｄによる緻密な酸化膜とすることにより、ＰＳＧなどと
比較してドライエツチングの際に絶縁膜表面に発生する
合金成分の残渣１面荒れなどが減少し、外観不良、短絡
などが防止できる。
膜の少なくとも配線に接する層部分を高温での減圧ＣＶ
Ｄによる緻密な酸化膜とすることにより、ＰＳＧなどと
比較してドライエツチングの際に絶縁膜表面に発生する
合金成分の残渣１面荒れなどが減少し、外観不良、短絡
などが防止できる。
従って、残渣除去のためにドライエツチング条件をより
ハードにする必要がないため、レジストマスクや下地酸
化膜との選択比の大きい条件でエツチングができ、プロ
セスマージンも増大する。さらに、残渣除去のための工
程も不要となり、生産性の向上にもなる。
ハードにする必要がないため、レジストマスクや下地酸
化膜との選択比の大きい条件でエツチングができ、プロ
セスマージンも増大する。さらに、残渣除去のための工
程も不要となり、生産性の向上にもなる。
第１図（ａ）〜（ｄ）は本発明の一実施例の製造工程の
一部を示す断面図である。 １ ソリコン基板、３ 絶縁膜、４．−ＨＴ○膜、６−
Ａ＃／Ｓ＋ ／Ｃｕ膜、６１：配線。
一部を示す断面図である。 １ ソリコン基板、３ 絶縁膜、４．−ＨＴ○膜、６−
Ａ＃／Ｓ＋ ／Ｃｕ膜、６１：配線。
Claims (1)
- 【特許請求の範囲】 １）絶縁膜上にアルミニウム合金からなる配線を有する
半導体集積回路の製造方法において、少なくとも表面に
高温での減圧ＣＶＤ法により生成された酸化膜を有する
絶縁膜上にアルミニウム合金膜を被着し、ドライエッチ
ングによって加工して配線を形成することを特徴とする
半導体集積回路の製造方法。 ２）前記酸化膜を前記絶縁膜より薄く形成することを特
徴とする第１項記載の半導体集積回路の製造方法。 ３）前記絶縁膜は、ＰＳＧ、ＢＰＳＧ、ＡｓＳＧの少な
くとも一つであることを特徴とする第１項記載の半導体
集積回路の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10483990 | 1990-04-20 | ||
| JP2-104839 | 1990-04-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH043935A true JPH043935A (ja) | 1992-01-08 |
Family
ID=14391520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27123590A Pending JPH043935A (ja) | 1990-04-20 | 1990-10-09 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH043935A (ja) |
-
1990
- 1990-10-09 JP JP27123590A patent/JPH043935A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2892337B2 (ja) | 半導体素子の金属配線製造方法 | |
| JPH043935A (ja) | 半導体集積回路の製造方法 | |
| KR100256271B1 (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| JP3137719B2 (ja) | 半導体装置の製造方法 | |
| JP3187065B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP4207284B2 (ja) | 半導体装置の製造方法 | |
| JPS62261153A (ja) | 半導体装置の製造方法 | |
| JPH09115906A (ja) | 半導体装置の製造方法 | |
| JPH02134818A (ja) | 配線構造体の形成法 | |
| JPS6362352A (ja) | 半導体装置の製造方法 | |
| JPS63272050A (ja) | 半導体装置の製造方法 | |
| JPS61141157A (ja) | 半導体素子の製造方法 | |
| JPS63220543A (ja) | 半導体装置 | |
| JPH03169018A (ja) | 半導体集積回路の製造方法 | |
| JPH0334319A (ja) | 半導体装置の製造方法 | |
| JPH04196429A (ja) | 半導体集積回路装置の製造方法 | |
| JPS62222657A (ja) | 導体配線およびその形成方法 | |
| JPS61226958A (ja) | 半導体装置およびその製造法 | |
| JPS63129648A (ja) | 半導体装置の製造方法 | |
| JPS58155A (ja) | 半導体装置の製造方法 | |
| JPH0334324A (ja) | 半導体装置の製造方法 | |
| JPS62219542A (ja) | 半導体装置の製造方法 | |
| JPH01300537A (ja) | 半導体装置の製造方法 | |
| JPS63237548A (ja) | 半導体装置の製造方法 | |
| JPS60234344A (ja) | 半導体装置の製造方法 |