JPH0439825B2 - - Google Patents
Info
- Publication number
- JPH0439825B2 JPH0439825B2 JP13571484A JP13571484A JPH0439825B2 JP H0439825 B2 JPH0439825 B2 JP H0439825B2 JP 13571484 A JP13571484 A JP 13571484A JP 13571484 A JP13571484 A JP 13571484A JP H0439825 B2 JPH0439825 B2 JP H0439825B2
- Authority
- JP
- Japan
- Prior art keywords
- analog switch
- analog
- analog switches
- terminal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 description 15
- 238000001514 detection method Methods 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
Landscapes
- Facsimile Heads (AREA)
- Electronic Switches (AREA)
Description
〔発明の技術分野〕
この発明は、複数のアナログスイツチを同一電
源に対して並列接続し、選択的に導通制御するア
ナログスイツチ駆動装置に関するものである。 〔従来の技術〕 以下、フアクシミリ装置などのイメージセンサ
に用いられるアナログスイツチ駆動装置について
説明する。 この種の従来装置として例えば、Ｎ個に分割さ
れた領域の色の濃淡をイメージセンサにより読み
取つて、各濃淡に比例した電気量を順次、一端子
に出力するものがある。 第１図は、従来装置の構成図を示したものであ
り、図中のアナログスイツチ等価回路は、第２図
に示す通りである。第２図において、Ｎチヤンネ
ルトランジスタ３１と、Ｐチヤンネルトランジス
タ３２が、２つ合わさつた形で構成され、アナロ
グスイツチ制御端子２７より、例えば正電圧を印
加すると、Ｎチヤンネルトランジスタ３１のゲー
トに正電圧が印加され同時にアナログスイツチ端
子２７からの正電圧は、インバータ３０により反
転され、インバータ３０の出力より負電圧がＰチ
ヤンネルトランジスタ３２のゲートに印加され
る。この場合Ｎチヤンネルトランジスタ３１は正
電圧で、Ｐチヤンネルトランジスタ３２は負電圧
で、トランジスタのソースドレイン間、アナログ
スイツチの入出力端子２８，２９が導通される形
になり、アナログスイツチ端子２８よりの信号は
アナログスイツチ端子２９へ、又アナログスイツ
チ端子２９よりの信号はアナログスイツチ端子２
８へと伝達される。このような働きを持つ回路が
アナログスイツチである。 第２図の回路は、例えは第１図のアナログスイ
ツチ１を考えると、第２図のアナログスイツチ制
御端子２７は第１図のアナログスイツチ１の端子
１８に、第２図のアナログスイツチ端子２８は、
アナログスイツチ１，２と光電変換回路１３との
交点である点Ｐと等価になる。同様に第２図のア
ナログスイツチ端子２９はアナログスイツチ１と
直流増幅回路１２との交点Ｑに相当する。 第１図において、光電変換回路１３は、等価的
にフオトダイオード１６とコンデンサ１７の直列
回路になつており、光の強・弱によりコンデンサ
ー１７に蓄積された電荷がダイオード１６を通し
逆方向電流が流れて放電する。したがつて、コン
デンサ１７の電荷量を見ることにより、光の強・
弱を判断することができる回路である。 第１図はアナログスイツチ１，２と、光電変換
回路１３により構成された信号検出回路２４と等
価な回路２５，２６がＮ個並んでおり、これらの
信号検出回路２４，２５，２６の出力点Ｑのリセ
ツト及び光量検出時間を制御するための制御用ア
ナログスイツチ８，３３があり、各信号検出回路
の信号を取り出すための、直流増幅回路１２とで
構成されている。 次に動作について説明する。Ｎ個の信号検出回
路２４，２５，２６はそれぞれ対応する領域の色
の濃淡（白・黒）に応じた電気量を検出する。ま
ず信号検出回路２４において、例えば第３図に示
すように時間t0に端子１８が“Ｌ”端子１９が
“Ｈ”端子３４が“Ｈ”であれば、アナログスイ
ツチ１がOFF、アナログスイツチ２，３３がON
するため、端子９から電源の正電圧はアナログス
イツチ２を通し、フオトダイオード１６を順方向
に流れ、コンデンサ１７の点Ｐ側に正電圧、フオ
トダイオード１６とコンデンサ１７の接続点側が
負電圧になるような方向に電圧がコンデンサ１７
に蓄積される。時間t1には第３図から、アナログ
スイツチ１，８がON、アナログスイツチ２，３
３がOFFとなるため、点Ｐ、点Ｑの電圧がGND
電位に落とされリセツトされるが、アナログスイ
ツチ３３がOFFであるためコンデンサ１７の電
荷は逃げない。時間t2にはアナログスイツチ８が
OFF、アナログスイツチ１，３３がONするため
コンデンサ１７の電荷は放電しつつ、コンデンサ
１７の電圧が点Ｑに伝達され、直流増幅回路１２
を通し、端子１１に第３図に示す検出信号を出力
する。 次に、時間t4には信号検出回路２５が信号検出回
路２４と同様に端子１１に検出信号を出力すると
共に、信号検出回路２４はコンデンサ１７に電圧
が蓄積され、以下順次、信号検出回路はＮ個に分
割された領域の色の濃淡に応じた電気量を検出す
る。 従来のアナログスイツチ駆動装置は、例えば信
号検出回路２４が時間t2において、コンデンサ１
７の充電電圧をアナログスイツチ１を通して放電
し、直流増幅回路１２から出力する場合、コンデ
ンサ１７に充電される光量に依存した電荷変化量
に比べ、他の信号検出回路２５，２６のアナログ
スイツチ３，５の漏れ電流が大きければ、直流増
幅回路１２の出力がこの漏れ電流によるものか、
又は光電変換回路１３の出力か区別できない場合
があり、動作精度が悪く誤動作するという欠点が
あつた。 〔発明の概要〕 この発明は従来装置におけるアナログスイツチ
の漏れ電流が大きいため、光電変換回路の光量に
比例した信号を精度よく取り出すのが非常に困難
であり、又漏れ電流が誤動作の原因になるという
欠点を除去するためになされたもので、常時非導
通にされたアナログスイツチを新たに設け、この
アナログスイツチの漏れ電流を利用して、装置内
に発生する漏れ電流を相殺することにより、高精
度に動作することを目的としたアナログスイツチ
駆動装置を提供する。 〔発明の実施例〕 この発明に係る一実施例を第４図に示す。符号
１〜符号３４までは従来技術で説明した第１図の
ものと同じである。第４図において３５はアナロ
グスイツチ１〜６と同一構成からなる漏れ電流補
償用のアナログスイツチ、３６はアナログスイツ
チ８の１／（Ｎ−１）の大きさのアナログスイツ
チ、３７は点Ｐから見た時の配線等のアースに対
応する寄生容量で、等価的に約200PF（点Ｐの周
辺には第４図に示す素子以外に多くの素子が接続
されている）の容量になる。同様に、点Ｒ、点Ｓ
にも符号３８，３９で示される寄生容量（約
200PF）が付いている。４０はコンデンサーで点
Ｐ，Ｒ，Ｓの寄生容量の１／（Ｎ−１）である。 第４図の回路において、例えば第３図の時間
t1.5〜t2の時間帯、つまり点Ｑに接続されるアナ
ログスイツチ１はONで、点Ｑ点に接続される他
のアナログスイツチ３，５はOFFの状態におい
て光電変換回路１３からの出力が10ｍＶであると
仮定する。また、点Ｑに接続されたOFF状態の
アナログスイツチ３，５のＮ−１ケのうち１ケの
漏れ電流が端子の正電圧5Vにおいて100nAとす
るとアナログスイツチ３，５の全体の漏れ電流量
は100nA×（Ｎ−１）になる。そこで、点Ｑに接
続されるアナログスイツチが21個、即ちＮ＝21と
すると、 100nA×（21−１）＝2000nA＝2μA の漏れ電流が流れる。端子９に5Vの電圧が印加
されているから2μAの電流によりその抵抗は Ｒ＝５／2μA＝2.5×106＝2.5MΩ となる。 従つて、寄生容量３７の容量200PFを含め等価
回路に書くと、第５図となり、スイツチＳ導通後
のＶの電圧は、C.Rの時定数で定まるので、
源に対して並列接続し、選択的に導通制御するア
ナログスイツチ駆動装置に関するものである。 〔従来の技術〕 以下、フアクシミリ装置などのイメージセンサ
に用いられるアナログスイツチ駆動装置について
説明する。 この種の従来装置として例えば、Ｎ個に分割さ
れた領域の色の濃淡をイメージセンサにより読み
取つて、各濃淡に比例した電気量を順次、一端子
に出力するものがある。 第１図は、従来装置の構成図を示したものであ
り、図中のアナログスイツチ等価回路は、第２図
に示す通りである。第２図において、Ｎチヤンネ
ルトランジスタ３１と、Ｐチヤンネルトランジス
タ３２が、２つ合わさつた形で構成され、アナロ
グスイツチ制御端子２７より、例えば正電圧を印
加すると、Ｎチヤンネルトランジスタ３１のゲー
トに正電圧が印加され同時にアナログスイツチ端
子２７からの正電圧は、インバータ３０により反
転され、インバータ３０の出力より負電圧がＰチ
ヤンネルトランジスタ３２のゲートに印加され
る。この場合Ｎチヤンネルトランジスタ３１は正
電圧で、Ｐチヤンネルトランジスタ３２は負電圧
で、トランジスタのソースドレイン間、アナログ
スイツチの入出力端子２８，２９が導通される形
になり、アナログスイツチ端子２８よりの信号は
アナログスイツチ端子２９へ、又アナログスイツ
チ端子２９よりの信号はアナログスイツチ端子２
８へと伝達される。このような働きを持つ回路が
アナログスイツチである。 第２図の回路は、例えは第１図のアナログスイ
ツチ１を考えると、第２図のアナログスイツチ制
御端子２７は第１図のアナログスイツチ１の端子
１８に、第２図のアナログスイツチ端子２８は、
アナログスイツチ１，２と光電変換回路１３との
交点である点Ｐと等価になる。同様に第２図のア
ナログスイツチ端子２９はアナログスイツチ１と
直流増幅回路１２との交点Ｑに相当する。 第１図において、光電変換回路１３は、等価的
にフオトダイオード１６とコンデンサ１７の直列
回路になつており、光の強・弱によりコンデンサ
ー１７に蓄積された電荷がダイオード１６を通し
逆方向電流が流れて放電する。したがつて、コン
デンサ１７の電荷量を見ることにより、光の強・
弱を判断することができる回路である。 第１図はアナログスイツチ１，２と、光電変換
回路１３により構成された信号検出回路２４と等
価な回路２５，２６がＮ個並んでおり、これらの
信号検出回路２４，２５，２６の出力点Ｑのリセ
ツト及び光量検出時間を制御するための制御用ア
ナログスイツチ８，３３があり、各信号検出回路
の信号を取り出すための、直流増幅回路１２とで
構成されている。 次に動作について説明する。Ｎ個の信号検出回
路２４，２５，２６はそれぞれ対応する領域の色
の濃淡（白・黒）に応じた電気量を検出する。ま
ず信号検出回路２４において、例えば第３図に示
すように時間t0に端子１８が“Ｌ”端子１９が
“Ｈ”端子３４が“Ｈ”であれば、アナログスイ
ツチ１がOFF、アナログスイツチ２，３３がON
するため、端子９から電源の正電圧はアナログス
イツチ２を通し、フオトダイオード１６を順方向
に流れ、コンデンサ１７の点Ｐ側に正電圧、フオ
トダイオード１６とコンデンサ１７の接続点側が
負電圧になるような方向に電圧がコンデンサ１７
に蓄積される。時間t1には第３図から、アナログ
スイツチ１，８がON、アナログスイツチ２，３
３がOFFとなるため、点Ｐ、点Ｑの電圧がGND
電位に落とされリセツトされるが、アナログスイ
ツチ３３がOFFであるためコンデンサ１７の電
荷は逃げない。時間t2にはアナログスイツチ８が
OFF、アナログスイツチ１，３３がONするため
コンデンサ１７の電荷は放電しつつ、コンデンサ
１７の電圧が点Ｑに伝達され、直流増幅回路１２
を通し、端子１１に第３図に示す検出信号を出力
する。 次に、時間t4には信号検出回路２５が信号検出回
路２４と同様に端子１１に検出信号を出力すると
共に、信号検出回路２４はコンデンサ１７に電圧
が蓄積され、以下順次、信号検出回路はＮ個に分
割された領域の色の濃淡に応じた電気量を検出す
る。 従来のアナログスイツチ駆動装置は、例えば信
号検出回路２４が時間t2において、コンデンサ１
７の充電電圧をアナログスイツチ１を通して放電
し、直流増幅回路１２から出力する場合、コンデ
ンサ１７に充電される光量に依存した電荷変化量
に比べ、他の信号検出回路２５，２６のアナログ
スイツチ３，５の漏れ電流が大きければ、直流増
幅回路１２の出力がこの漏れ電流によるものか、
又は光電変換回路１３の出力か区別できない場合
があり、動作精度が悪く誤動作するという欠点が
あつた。 〔発明の概要〕 この発明は従来装置におけるアナログスイツチ
の漏れ電流が大きいため、光電変換回路の光量に
比例した信号を精度よく取り出すのが非常に困難
であり、又漏れ電流が誤動作の原因になるという
欠点を除去するためになされたもので、常時非導
通にされたアナログスイツチを新たに設け、この
アナログスイツチの漏れ電流を利用して、装置内
に発生する漏れ電流を相殺することにより、高精
度に動作することを目的としたアナログスイツチ
駆動装置を提供する。 〔発明の実施例〕 この発明に係る一実施例を第４図に示す。符号
１〜符号３４までは従来技術で説明した第１図の
ものと同じである。第４図において３５はアナロ
グスイツチ１〜６と同一構成からなる漏れ電流補
償用のアナログスイツチ、３６はアナログスイツ
チ８の１／（Ｎ−１）の大きさのアナログスイツ
チ、３７は点Ｐから見た時の配線等のアースに対
応する寄生容量で、等価的に約200PF（点Ｐの周
辺には第４図に示す素子以外に多くの素子が接続
されている）の容量になる。同様に、点Ｒ、点Ｓ
にも符号３８，３９で示される寄生容量（約
200PF）が付いている。４０はコンデンサーで点
Ｐ，Ｒ，Ｓの寄生容量の１／（Ｎ−１）である。 第４図の回路において、例えば第３図の時間
t1.5〜t2の時間帯、つまり点Ｑに接続されるアナ
ログスイツチ１はONで、点Ｑ点に接続される他
のアナログスイツチ３，５はOFFの状態におい
て光電変換回路１３からの出力が10ｍＶであると
仮定する。また、点Ｑに接続されたOFF状態の
アナログスイツチ３，５のＮ−１ケのうち１ケの
漏れ電流が端子の正電圧5Vにおいて100nAとす
るとアナログスイツチ３，５の全体の漏れ電流量
は100nA×（Ｎ−１）になる。そこで、点Ｑに接
続されるアナログスイツチが21個、即ちＮ＝21と
すると、 100nA×（21−１）＝2000nA＝2μA の漏れ電流が流れる。端子９に5Vの電圧が印加
されているから2μAの電流によりその抵抗は Ｒ＝５／2μA＝2.5×106＝2.5MΩ となる。 従つて、寄生容量３７の容量200PFを含め等価
回路に書くと、第５図となり、スイツチＳ導通後
のＶの電圧は、C.Rの時定数で定まるので、
以上のように、この発明によれば、複数のアナ
ログスイツチを使つた駆動装置に常時非導通にさ
れたアナログスイツチを設け、互いの漏れ電流を
相殺させるように構成したので高精度に動作する
アナログスイツチ駆動装置が得られる効果があ
る。
ログスイツチを使つた駆動装置に常時非導通にさ
れたアナログスイツチを設け、互いの漏れ電流を
相殺させるように構成したので高精度に動作する
アナログスイツチ駆動装置が得られる効果があ
る。
第１図は従来のアナログスイツチ駆動装置を示
す構成図、第２図はアナログスイツチの等価回路
図、第３図は第１図に示すアナログスイツチ駆動
装置のタイミングチヤート、第４図はこの発明に
係るアナログスイツチ駆動装置の一実施を示す構
成図、第５図は漏れ電流による電位上昇を示す等
価回路図である。 図において、１，３，５はアナログスイツチ、
９は電源端子、１２は直流増幅回路、３５は非導
通アナログスイツチ、４０はコンデンサである。
なお、図中、同一符号は同一、又は相当部分を示
す。
す構成図、第２図はアナログスイツチの等価回路
図、第３図は第１図に示すアナログスイツチ駆動
装置のタイミングチヤート、第４図はこの発明に
係るアナログスイツチ駆動装置の一実施を示す構
成図、第５図は漏れ電流による電位上昇を示す等
価回路図である。 図において、１，３，５はアナログスイツチ、
９は電源端子、１２は直流増幅回路、３５は非導
通アナログスイツチ、４０はコンデンサである。
なお、図中、同一符号は同一、又は相当部分を示
す。
Claims (1)
- 【特許請求の範囲】 １ 複数のアナログスイツチを同一電源に対して
並列接続し、選択的に導通制御するものにおい
て、上記電源電圧が印加される非導通アナログス
イツチを設け、上記複数のアナログスイツチのう
ち非選択分の漏れ電流による発生電圧を、上記非
導通アナログスイツチの漏れ電流による発生電圧
で相殺するようにしたことを特徴とするアナログ
スイツチ駆動装置。 ２ 複数のアナログスイツチと非導通アナログス
イツチは同一構造のものを使用して、非導通アナ
ログスイツチの漏れ電流を、複数のアナログスイ
ツチのうち非選択分のアナログスイツチ数だけ増
幅するようにしたことを特徴とする特許請求の範
囲第１項記載のアナログスイツチ駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13571484A JPS6115420A (ja) | 1984-06-29 | 1984-06-29 | アナログスイツチ駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13571484A JPS6115420A (ja) | 1984-06-29 | 1984-06-29 | アナログスイツチ駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6115420A JPS6115420A (ja) | 1986-01-23 |
| JPH0439825B2 true JPH0439825B2 (ja) | 1992-06-30 |
Family
ID=15158161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13571484A Granted JPS6115420A (ja) | 1984-06-29 | 1984-06-29 | アナログスイツチ駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6115420A (ja) |
-
1984
- 1984-06-29 JP JP13571484A patent/JPS6115420A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6115420A (ja) | 1986-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1090058A (ja) | 光センサ回路 | |
| JP4206574B2 (ja) | 組電池の電圧検出回路 | |
| US4763197A (en) | Charge detecting circuit | |
| JPH0439825B2 (ja) | ||
| JPH0437630B2 (ja) | ||
| JPH0213493B2 (ja) | ||
| US5896050A (en) | Signal generating circuit and peak detection circuit | |
| JPH0142186B2 (ja) | ||
| KR870011748A (ko) | 푸시풀 증폭기 출력단의 각부하 방지회로 | |
| JPH06103222B2 (ja) | 光検出装置 | |
| KR19980703137A (ko) | 광센서 수단에 빛이 조사되는 빈도를 감지하는 광센서 수단 | |
| JP2989992B2 (ja) | イメージセンサ | |
| US5006702A (en) | Scanning circuit device with sawtooth voltage source | |
| JPH051791Y2 (ja) | ||
| JPS6248939B2 (ja) | ||
| JPS63161683A (ja) | 光電変換装置 | |
| JPH01227027A (ja) | 光強度計 | |
| JP2728239B2 (ja) | 信号検出回路 | |
| US20020005473A1 (en) | Matrix photosensor | |
| JPS63136763A (ja) | イメ−ジセンサ | |
| KR920001024Y1 (ko) | 고체 촬영 소자의 출력회로 | |
| HK1001628A (en) | Signal generating circuit and peak detection circuit | |
| JPH044795B2 (ja) | ||
| JPS6074816A (ja) | アナログスイツチ | |
| JPH0654118A (ja) | イメージセンサの駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |