JPH0441352Y2 - - Google Patents

Description

【考案の詳細な説明】 (a) 産業上の利用分野 本考案は、多相モータを用いたアナログ表示時
計に関するものであり、特にそのモータを正逆転
させることにより時刻を修正する修正回路に関す
る。

(b) 従来技術 従来より、アナログ表示時計の時刻修正は、指
針軸を手動で回すことにより行なわれていたが、
近年になつて、デジタル時計と同じようにスイツ
チ操作１つで修正することができる方式が案出さ
れている。

例えば、特開昭56−675号公報に開示されてい
る時計のように、スイツチ操作によりモータに早
送りパルスを供給して指針を早送りして修正する
ものが提案されている。

しかし、この方式は、遅れ誤差を修正するのに
は非常に都合がよいが、進み誤差を修正するのに
は時間がかかるという欠点があつた。

そこで、こうした進み誤差を迅速に修正するた
めに、指針を逆転させること、即ちモータを逆回
転させて時刻を修正することが提案されたが、モ
ータの回転方向を反転させるには、実開昭56−
141596号公報に開示されている装置に使用されて
いるような多相モータを用いることが必要であつ
た。

(c) 考案が解決しようとする問題点 この多相モータは、一般に２極の時計用ステツ
プモータに比べて、トルクが大きく、またダンピ
ング特性が良いため、高速回転向きであり、この
多相モータを使用することにより安定した高速修
正を行なうことができる。

しかしながら、その反面、この多相モータは消
費電流が大きいという欠点があつた。

消費電流が大きくなるというのは、２相のコイ
ルを同時に励磁してそのトルク及びダンピング効
果を大きくして、より安定した回転動作を得よう
としているためである。

従つて、２相のコイルを励磁する２相励磁では
なく、駆動パルス１個に対して１相ずつコイルを
励磁する１相励磁方式を採用することにより消費
電流を削減することができる。

しかし、この１相励磁では、トルクが小さく、
またダンピング特性が悪いため、通常のステツプ
運針には耐えられるが、修正時などにおいて高速
回転を行なうことはできなかつた。

(d) 問題点を解決するための手段 本考案の目的は、時刻修正のために高速回転可
能な多相モータの消費電流を削減することにあ
る。

上記問題点を解決し、目的を達成するため、本
考案のアナログ時計の修正回路は、通常の時刻表
示状態においては多相モータを１相励磁で駆動
し、修正などの高速回転時には２相励磁とするこ
とを特徴とするものであり、このため、 修正モード時に修正モード信号を出力する修正
モード回路と、 修正モード信号によつて駆動パルスを１相励磁
から２相励磁に切換える駆動切換回路と、を設
け、さらに、 修正モード信号消滅時に、通常駆動パルス信号
の周期を1/2にするデータを分周回路にプリセツ
トするプリセツト回路と、 修正モード信号消滅時、つまり修正スイツチを
オフしたときに発生する余分なパルスを除去する
ゲート制御回路と、 を設けている。

(e) 実施例 以下図面に基づいて本考案の実施例を説明す
る。

第１図は本考案の一実施例に係るアナログ時計
の修正回路を示す図である。

２は基準信号発生器であり、発振器４と、その
出力する高周波数信号を所定の周波数を有する基
準信号に分周して出力する分周器６とから構成さ
れている。

８は第１の分周回路であり、基準信号発生器２
からの基準信号を分周して修正用の早送りパルス
信号を出力する。

本実施例における早送りパルス信号は、256Hz
に設定されている。

１０は第１の分周回路からの所定の信号をさら
に分周する第２の分周回路であり、３段のＤタイ
プのフリツプフロツプ（以下FFと略称する）１
２，１４，１６と、第１の分周回路８からの64Hz
の信号と後述する修正モード信号を反転したもの
とを入力しFF１６のセツト入力Ｓに出力信号を
印加するアンドゲート１８と、FF１６の出力
からの信号φ₃と修正モード信号を入力するオア
ゲート２０とから構成されている。

各FF１２，１４，１６は、各出力からの出
力信号φ₁，φ₂，φ₃を各入力Ｄに入力しており、
またFF１２はそのクロツク入力Ｃに第１の分周
回路８からのクロツク信号φ₀を入力し、FF１４
はそのクロツク入力ＣにFF１２からの信号φ₁を
入力し、FF１６はそのクロツク入力ＣにFF１４
からの信号φ₂を入力している。

このFF１６の出力から出力される信号φ₃が
通常モータを駆動するための通常駆動パルス信号
であり、本実施例においては1/4Hzに設定されて
いる。

また、第１の分周器８及びFF１２は、修正終
了時に出力される後述する信号PRESETを各リ
セツト入力Ｒに入力しており、FF１４は信号
PRESETをセツト入力Ｓに入力している。

２２は順方向修正スイツチ、２４は逆方向修正
スイツチである。

２６はパルス信号切換回路であり、修正モード
信号に応答して入力する早送りパルス信号と通常
駆動パルス信号φ₃を切換出力するものである。

このパルス信号切換回路２６は、一入力端に通
常駆動パルス信号φ₃を入力し他の入力端に修正
モード信号を反転して入力するアンドゲート２８
と、一入力端に早送りパルス信号を入力し他の入
力端に修正モード信号を入力するアンドゲート３
０と、これらのアンドゲート２８，３０の出力信
号を入力するオアゲート３２とから構成されてい
る。３４は修正モード回路であり、修正スイツチ
２２，２４の操作時からその操作終了後パルス信
号切換回路２６からの最初のパルスが発生する時
までの間修正モード信号を出力するものである。
この修正モード回路３４は、修正スイツチ２２，
２４からの操作信号を入力するオアゲート３７
と、その出力信号をセツト入力Ｓに入力しかつ出
力からの信号を入力Ｄに入力して出力Ｑから修
正モード信号を出力するFF３９と、この修正モ
ード信号とパルス信号切換回路２６からの信号と
を入力してFF３９のクロツク入力Ｃに信号を印
加するアンドゲート４１とから構成されている。

３６はシフトレジスタであり、後述するゲート
制御回路からの信号φ₄に同期して複数個の出力
端から一定方向に順次信号を出力し、また後述す
る移行方向反転回路からの信号に応答して信号を
出力する順序を反転するものである。

このシフトレジスタ３６は、後述する移行方向
反転回路１３４内のFF１３６の出力Ｑからの信
号を各一入力端に入力するアンドゲート３８〜４
４と、FF１３６の出力からの信号を各一入力
端に入力するアンドゲート４６〜５２と、各１組
のアンドゲート３８と４６，４０と４８，４２と
５０，４４と５２の出力信号をそれぞれ入力する
オアゲート５４〜６０と、その出力信号をそれぞ
れ入力Ｄに入力しかつ後述するゲート制御回路１
３８からの信号φ₄を各クロツク入力Ｃに入力す
るFF６２〜６８と、このFF６２〜６６の出力信
号Q₀〜Q₂を入力するノアゲート６７と、FF６４
〜６８の出力信号Q₁〜Q₃を入力するノアゲート
６９とから構成されている。

アンドゲート３８〜４４の他の入力端には、そ
れぞれノアゲート６７の出力信号と信号Q₀〜Q₂
が印加されており、またアンドゲート４６〜５２
の他の入力端には、それぞれ信号Q₁〜Q₃とノア
ゲート６９の出力信号が印加されている。

７０はシフトレジスタ３６が出力する信号を後
述する駆動切換回路を介して入力し、この入力信
号を増幅する駆動回路である。

この駆動回路７０は、第２の分周回路１０内の
オアゲート２０の出力信号を各一入力端に入力し
かつ後述する駆動切換回路から順次出力される信
号をそれぞれ他の入力端に入力するアンドゲート
７２〜７８と、その出力信号をそれぞれ抵抗８０
〜８６を介してベースに入力しまたその各エミツ
タが接地されさらにそのコレクタがダイオード９
６〜１０２を介して電源に接続されているトラン
ジスタ８８〜９４とから構成されている。

このトランジスタ８８〜９４の各コレクタと電
源との間にモータのコイル１０４〜１１０がそれ
ぞれ接続されている。

１１２は駆動切換回路であり、各一入端に修正
モード信号を入力し他の入力端にシフトレジスタ
３６の出力信号Q₃，Q₀，Q₁，Q₂をそれぞれ入力
するアンドゲート１１４〜１２０と、その各出力
信号を一入力端にそれぞれ入力しかつ信号Q₀〜
Q₃を他の入力端にそれぞれ入力するオアゲート
１２２〜１２８とから構成されている。

このアンドゲート１１４〜１２０は、修正モー
ドになると開状態になり、このときにシフトレジ
スタ３６の出力信号Q₀〜Q₃のいずれかにパルス
が発生すると、このパルスは隣接する所定の２つ
のオアゲートの出力に発生し、２相励磁状態にな
る。

尚、通常は、オアゲート１２２〜１２８からそ
れぞれパルスが駆動回路７０内のアンドゲート７
２〜７８に印加されている。（１相励磁状態）。

１３０はプリセツト回路であり、Ｄタイプの
FF１３２から構成されている。

このFF１３２は、そのクロツク入力Ｃに修正
モード信号を反転して入力し、その出力から信
号PRESETを出力している。

また、このFF１３２は、この信号PRESETを
入力Ｄに入力し、さらに基準信号発生器２内の分
周器６からの所定の周波数信号をセツト入力Ｓに
入力している。

このFF１３２の出力から出力される信号
PRESETがプリセツト信号であり、第１の分周
回路８、FF１２，１４に印加され、第２の分周
回路１０に1/2の分周比データをプリセツトする。

１３４はシフトレジスタ３６の出力に順次パル
スが発生する方向を反転するための移行方向反転
回路であり、FF１３６から構成されている。

このFF１３６は、そのリセツト入力Ｒに逆方
向修正スイツチ２４からの操作信号を入力し、ま
たそのセツト入力Ｓにプリセツト信号PRESET
を入力している。

このFF１３６の出力Ｑからの信号は、シフト
レジスタ３６内のアンドゲート３８〜４４の一入
力端に印加され、また出力からの信号は、アン
ドゲート４６〜５２の一入力端に印加されてい
る。

従つて、このFF１３６の出力信号の状態によ
り、アンドゲート３８〜４４又はアンドゲート４
６〜５２のいずれか一方のアンドゲート群が開状
態になる。

１３８はゲート制御回路であり、修正モード回
路３４内のオアゲート３７を介して修正スイツチ
２２，２４の操作信号を入力して反転するインバ
ータ１４０と、その出力信号と修正モード信号を
入力するアンドゲート１４２と、その出力信号を
リセツト入力Ｒに入力しかつ通常駆動パルス信号
φ₃をセツト入力Ｓに入力するFF１４４と、その
出力Ｑからの信号とパルス信号切換回路２６から
の信号を入力して信号φ₄を出力するアンドゲー
ト１４６とから構成されている。

次に第２図に示すタイムチヤートに基づいて第
１図に示す修正回路の動作を説明する。

通常の駆動状態においては、修正モード回路３
４が出力する修正モード信号はＬレベルであるた
め、第２の分周回路１０内のアンドゲート１８は
開状態になつており、このためFF１６が出力す
る通常駆動パルス信号φ₃には1/4Hzの周期でパル
スが発生する。

この通常駆動パルス信号φ₃に発生したパルス
は、オアゲート２０の出力に発生し、駆動回路７
０内のアンドゲート７２〜７８に印加される。

また、修正モード信号がＬレベルであるため、
パルス信号切換回路２６内のアンドゲート２８が
開状態になつており、その出力にも信号φ₃が発
生し、さらにオアゲート３２を介して、通常開状
態になつているゲート制御回路１３８内のオアゲ
ート１４６に印加される。

この結果、このアンドゲート１４６の出力信号
φ₄には信号φ₃のパルスが発生する。

この信号φ₄に発生したパルスは、シフトレジ
スタ３６内のFF６２〜６８の各クロツク入力Ｃ
に印加され、このパルスの発生に同期してFF６
２〜６８の出力信号Q₀〜Q₃は順次Ｈレベルにな
る。

即ち、モータが正転する場合移行方向反転回路
１３４内のFF１３６の出力ＱがＨレベルになつ
ており、シフトレジスタ３６内のアンドゲート３
８〜４４が開状態になつている。

このときに、FF６８の出力信号Q₃のみがＨレ
ベルであると、信号Q₀〜Q₂を入力するノアゲー
ト６７の出力信号がＨレベルになつており、アン
ドゲート３８及びオアゲート５４を介してFF６
２の入力ＤにＨレベルの信号が印加されることに
なる。

ここで信号φ₄にパルスが発生すると、これに
同期してFF６２の出力信号Q₀がＨレベルになり、
また入力ＤにＬレベルの信号を入力しているFF
６８の出力信号Q₃はＬレベルになる。

このＨレベルの信号Q₀は、開状態のアンドゲ
ート４０及びオアゲート５６を介してFF６４の
入力Ｄに印加されており、信号φ₄に次のパルス
が発生すると、このパルスに同期してFF６４は
その出力信号Q₁をＨレベルにする。

このときに、FF６２の入力Ｄに印加されてい
る信号は既にＬレベルになつているため、FF６
２はその出力信号Q₀をＬレベルにもどす。

さらにこれと同様にして、開状態のアンドゲー
ト４２，４４を介して次々とFF６６，６８の各
入力Ｄにその前段のFF６４，６６のＨレベルに
なつた信号Q₁，Q₂が印加され、この結果信号Q₀
〜Q₃には順次Ｈレベルのパルスが発生すること
になる。

この信号Q₀〜Q₃に発生するパルスは、常時駆
動切換回路１１２に印加される。

今、修正モード信号はＬレベルであるため、駆
動切換回路１１２内のアンドゲート１１４〜１２
０は閉状態になつているため、この駆動切換回路
１１２に印加される信号Q₀〜Q₃はオアゲート１
２２〜１２８を介して駆動回路７０に印加され
る。このオアゲート１２２〜１２８の出力信号を
入力するアンドゲート７２〜７８は、第２の分周
回路１０内のオアゲート２０の出力に発生してい
る信号φ₃のタイミングで開状態になるため、オ
アゲート１２２〜１２８の出力に発生する信号
Q₀〜Q₃がＨレベルになる順番でかつ信号φ₃のタ
イミングでパルスを出力信号M₀〜M₃に発生させ
ることになる。

この信号M₀にパルスが発生すると、パルスが
発生している間トランジスタ８８は導通状態にな
り、このトランジスタ８８を介してモータのコイ
ル１０４に電流が流れ、このコイル１０４は励磁
される。

その後、信号M₁〜M₃に順次パルスが発生する
と、トランジスタ９０〜９４も順次導通状態にな
り、コイル１０６〜１１０は順次１相ずつ励磁さ
れることになる。

上記のように、通常のモータ駆動状態にあると
きに、順方向修正スイツチ２２をオン操作する
と、その出力する操作信号はＨレベルになり、修
正モード回路３４内のオアゲート３７の出力に発
生する。このオアゲート３７の出力信号がＨレベ
ルになると、この信号をセツト入力Ｓに入力する
FF３９はセツトされ、その出力Ｑから出力する
修正モード信号をＨレベルにする。

この修正モード信号がＨレベルになると、第２
の分周回路１０内のアンドゲート１８は閉状態に
なり、これによりFF１６の出力信号φ₃はＨレベ
ルに保たれ、また修正モード信号とこの信号φ₃
を入力するオアゲート２０の出力信号もＨレベル
に保たれる。

また、修正モード信号がＨレベルになると、パ
ルス信号切換回路２６内のアンドゲート２８は閉
状態になり、これに代わつてアンドゲート３０が
開状態になる。

このため、その出力には第１の分周回路８から
の早送りパルス信号が発生し、さらにオアゲート
３２を介してゲート制御回路１３８内のアンドゲ
ート１４６に印加され、その出力信号φ₄に発生
してシフトレジスタ３６内のFF６２〜６８のク
ロツク入力Ｃに印加される。

前述したように、今順方向修正スイツチ２２が
押圧されているため、移行方向反転回路１３４の
出力状態は前述した通常の場合と同一である。

従つて、シフトレジスタ３６内のアンドゲート
３８〜４４が開状態になつており、信号φ₄にパ
ルスが発生すると、前述した動作と同様にFF６
２〜６８の出力信号Q₀〜Q₃は順次Ｈレベルにな
る。

今、信号φ₄には早送りパルス信号（256Hz）が
発生しているため、前述した通常駆動パルス信号
φ₃が発生した場合よりも早い周期で信号Q₀〜Q₃
に順次パルスが発生することになる。

一方、駆動切換回路１１２内のアンドゲート１
１４〜１２０は、修正モード信号がＨレベルにな
つているため開状態になつている。

このため、例えばシフトレジスタ３６の出力信
号Q₃にパルスが発生すると、このパルスはオア
ゲート１２８の出力に発生すると同時に、アンド
ゲート１１４の出力にも発生し、オアゲート１２
２の出力に発生する。

このようにオアゲート１２２，１２８の出力に
同時に発生したパルスは、既にオアゲート２０か
らの信号により開状態になつている駆動回路７０
内のアンドゲート７２，７８の出力信号M₀，M₃
に発生する。この信号M₀，M₃にパルスが発生す
ると、トランジスタ８８，９４が同時に導通状態
になり、コイル１０４，１１０が励磁される。

これに続いてシフトレジスタ３６の出力信号
Q₀にパルスが発生すると、このパルスはオアゲ
ート１２２の出力に発生し、さらにアンドゲート
１１６の出力にも発生し、オアゲート１２４の出
力に発生する。

このため、アンドゲート７２には前回のパルス
に続いて次のパルスが印加されることになり、ま
たアンドゲート７４には新たにパルスが印加さ
れ、その出力信号M₀，M₁にはパルスが発生す
る。

従つて、トランジスタ８８は導通状態に保た
れ、またトランジスタ９０も導通状態になつて、
コイル１０４，１０８が同時に励磁されることに
なる。

同様にして、信号Q₁にパルスが発生すると、
信号M₁，M₂に同時にパルスが発生し、コイル１
０６，１０８が励磁され、また信号Q₂にパルス
が発生すると、信号M₂，M₃に同時にパルスが発
生し、コイル１０８，１１０が励磁される。

このように順方向修正スイツチ２２をオン操作
すると、モータは順方向に２相励磁により早送り
駆動されることになる。

ここで、この順方向修正スイツチ２２のオン操
作を止めて、オフ状態にもどすと、修正モード回
路３４内のオアゲート３７の出力信号はＬレベル
になる。

このため、ゲート制御回路１３８内のインバー
タ１４０の出力信号はＨレベルになり、この信号
とFF３９からの修正モード信号を入力するアン
ドゲート１４２はＨレベルの信号を出力する。

従つて、このアンドゲート１４２の出力信号を
リセツト入力Ｒに入力するFF１４４はリセツト
され、その出力Ｑからの信号をＬレベルにし、こ
の信号を入力するアンドゲート１４６を閉状態に
する。

このアンドゲート１４６が閉状態になると、そ
の出力信号φ₄はＬレベルになり、この信号φ₄を
クロツク入力Ｃに入力するシフトレジスタ３６内
のFF６２〜６８はこのときの出力状態を保持す
る。一方、修正モード回路３４内のオアゲート３
７の出力信号がＬレベルになつた直後に、パルス
信号切換回路２６の出力に発生したパルスは、閉
状態になつたアンドゲート１４６の出力信号には
発生せず、開状態にある修正モード回路３４内の
アンドゲート４１の出力に発生し、既にセツト状
態が解除されているFF３９のクロツク入力Ｃに
印加される。

このため、FF３９はこのパルスに同期してそ
の出力ＱをＬレベルにする。

このように修正モード信号がＬレベルになる
と、駆動切換回路１１２内のアンドゲート１１４
〜１２０は閉状態になる。

また、この修正モード信号を反転して入力する
プリセツト回路１３０内のFF１３２は、この修
正モード信号の立ち下がりに同期してその出力
をＨレベルにし、分周回路６からの高周波数信号
により即座にセツトされる。

従つて、このFF１３２の出力から出力され
る信号PRESETにはトリガパルスが発生し、こ
のパルスは第１の分周回路８、第２の分周回路１
０内のFF１２，１４に印加され、第２の分周回
路１０の分周比を通常の場合の1/2にプリセツト
する。

このときに第２の分周回路１０内のアンドゲー
ト１８とパルス信号切換回路２６内のアンドゲー
ト２８は開状態になつており、またゲート制御回
路１３８内のFF１４４はFF１６の出力にパルス
が発生するとセツトされアンドゲート１４６を開
状態にするので、早送り修正が終了した後通常の
１／２の周期でFF１６の出力からの信号φ₃にパル
スが発生すると、このパルスは通常の駆動パルス
と同様に信号φ₄とオアゲート２０の出力に発生
する。

この結果、前述した通常の駆動状態の場合と同
じく、モータのコイルの１つに電流が流れる１相
励磁によりモータが駆動される。

本実施例においては、早送り修正中には２相励
磁でモータを駆動しているため、順方向スイツチ
２２をオフ操作したときに例えばコイル１０６，
１０８の間にロータが停止することになる。

従つて、通常ロータが停止する位置よりも1/2
ステツプだけ進んだ位置に停止するため、通常の
周期（1/4Hz）で信号φ₃にパルスを発生させるよ
りも、修正後の最初のパルスだけは通常の1/2の
周期（1/8Hz）でパルスを発生させた方が、より
指針の位置と実際の時刻との差を少なくすること
ができ、このパルスによりロータは正極位置に停
止することになる。

その後は再び通常の駆動状態にもどる。

ここで、今度は逆方向修正スイツチ２４をオン
操作すると、前述した動作と同様にして修正モー
ド回路３４からの修正モード信号はＨレベルにな
り、再びパルス信号切換回路２６の出力信号には
早送りパルス信号が発生し、また駆動切換回路１
１２内のアンドゲート１１４〜１２０も開状態に
なる。

これらの動作に関してはすべて順方向修正スイ
ツチ２２を操作した場合と同一であるが、逆方向
修正スイツチ２４の操作信号が移行方向反転回路
１３４内のFF１３６のリセツト入力Ｒに印加さ
れているため、逆方向修正スイツチ２４のオン操
作により、FF１３６がリセツトされ、その出力
Ｑからの信号がＨレベルになる。

このFF１３６の出力からの信号がＨレベル
になると、シフトレジスタ３６内のアンドゲート
３８〜４４に代わつてアンドゲート４６〜５２が
開状態になる。

このアンドゲート４６〜５２が開状態になる
と、例えば今FF６８の出力信号Q₃がＨレベルで
あつたとすると、この信号Q₃はアンドゲート５
０の出力に発生し、オアゲート５８を介してFF
６６の入力Ｄに印加される。

このため、信号φ₄に早送りパルス信号が発生
すると、このパルスに同期してFF６６の出力信
号Q₂がＨレベルになる。

また、Ｈレベルの信号Q₂は、アンドゲート４
８の出力に発生し、オアゲート５６を介してFF
６４の入力Ｄに印加される。

そして、このFF６４は、信号φ₄に発生する次
のパルスに同期してその出力信号Q₁をＨレベル
にする。

さらに、このＨレベルの信号Q₁はアンドゲー
ト４６及びオアゲート５４を介してFF６２の入
力Ｄに印加され、このFF６２は信号φ₄に発生す
るさらに次のパルスに同期してその出力信号Q₀
をＨレベルにする。

この信号Q₀がＨレベルのときに、信号Q₁〜Q₃
はすべてＬレベルであるため、ノアゲート６９の
出力信号はＨレベルになつており、この信号をア
ンドゲート５２及びオアゲート６０を介して入力
Ｄに入力するFF６８は、信号φ₄に発生するパル
スに同期してその出力信号Q₃を再びＨレベルに
する。

このように、アンドゲート４６〜５２が開状態
のときには、シフトレジスタ３６の出力信号Q₀
〜Q₃には、信号Q₃〜Q₀の順にそれぞれパルスが
移行しながら発生することになる。

駆動切換回路１１２と駆動回路７０は、修正モ
ード信号がＨレベルになつているときは、前述し
たように、２相励磁によりモータを駆動するもの
である。

従つて、上記のようにシフトレジスタ３６の出
力信号Q₂がＨレベルになると、コイル１０８，
１１０を同時に励磁し、続いて信号Q₁がＨレベ
ルになると、コイル１０６，１０８を励磁する。

このため、モータは逆方向に早送りされ、指針
を逆転させて時刻修正を行なうことができる。

このように修正を行なつた後、逆方向修正スイ
ツチ２４をオフ操作すると、その操作信号はＬレ
ベルになり、前述したように、これに応答してゲ
ート制御回路１３８はそのアンドゲート１４６を
閉状態にして信号φ₄に余分なパルスが発生する
ことを防ぎ、修正モード回路３４はそのFF３８
の出力状態を切り換えて修正モード信号をＬレベ
ルにする。

この修正モード信号がＬレベルになると、駆動
切換回路１１２は通常の状態にもどり、またプリ
セツト回路１３０の出力信号PRESETには前述
したようにパルスが発生する。

この信号PRESETに発生するパルスにより第
２の分周回路１０は通常の駆動パルスの1/2の分
周比にプリセツトされる。

また、これと同時に、この信号PRESETに発
生したパルスにより、移行方向反転回路１３４内
のFF１３６はセツトされ、その出力ＱをＨレベ
ルにする。

これにより、再びシフトレジスタ３６内のアン
ドゲート３８〜４４が開状態になり、モータを正
転させる方向にシフトレジスタ３６の出力信号に
発生するパルスが移行するようになる。

この結果逆転修正を行なつた後、逆方向修正ス
イツチ２４をオフ操作すると、例えばコイル１０
６，１０８の間でロータが停止し、その後通常の
１／２の周期で信号φ₃に発生するパルスによりコイ
ル１０８が励磁されて正転することになる。

(f) 考案の効果 本考案によれば、通常の時刻表示時にはモータ
を１相励磁し、正逆早送り修正中には２相励磁と
しているので、安定した早送り修正を可能にする
と同時に消費電流を最少限に押えることができ
る。

【図面の簡単な説明】

第１図は本考案の一実施例に係るアナログ時計
の修正回路を示す図、第２図はタイムチヤートで
ある。 ２……基準信号発生器、８……第１の分周回
路、１０……第２の分周回路、２２……順方向修
正スイツチ、２４……逆方向修正スイツチ、２６
……パルス信号切換回路、３４……修正モード回
路、３６……シフトレジスタ、７０……駆動回
路、１０４〜１１０……コイル、１１２……駆動
切換回路、１３０……プリセツト回路、１３４…
…移行方向反転回路、１３８……ゲート制御回
路。

Claims (1)

1. 【実用新案登録請求の範囲】 基準信号を発生する基準信号発生器と、 この基準信号発生器からの基準信号を分周して
   修正用早送りパルス信号を出力する第１の分周回
   路と、 該第１の分周回路からの信号をさらに分周して
   通常駆動パルス信号を出力する第２の分周回路
   と、 順方向修正スイツチと、 逆方向修正スイツチと、 前記第１及び第２の分周回路からの修正用早送
   りパルス信号と通常駆動パルス信号を入力し、該
   両信号のいずれか一方を切換出力するパルス信号
   切換回路と、 前記順方向修正スイツチと逆方向修正スイツチ
   のいずれか一方の操作時から操作終了後前記パル
   ス信号切換回路からの最初のパルスの発生時まで
   修正モード信号を出力する修正モード回路と、 前記パルス信号切換回路からのパルス信号の発
   生に応答して複数の出力端より一定方向に出力信
   号の発生を移行し、かつその移行方向が反転可能
   なシフトレジスタと、 該シフトレジスタからの出力信号を増幅する駆
   動回路と、 該駆動回路に接続された多相モータと、 を有するアナログ時計用回路において、 前記シフトレジスタの各出力端からの信号をそ
   れぞれ入力しかつ前記修正モード回路からの修正
   モード信号発生時に前記シフトレジスタからの信
   号を出力する第１のゲート群と、該第１のゲート
   群からの信号をそれぞれ入力しかつ該第１のゲー
   ト群が入力している前記シフトレジスタの出力端
   からの信号に隣接する出力端からの信号をそれぞ
   れ入力して前記駆動回路に信号を印加する第２の
   ゲート群とからなる駆動切換回路と、 前記修正モード回路の修正モード信号停止に応
   答して前記第２の分周回路に1/2の分周比データ
   をプリセツトするプリセツト回路と、 前記逆方向修正スイツチの操作に応答して前記
   シフトレジスタの出力の移行方向を反転させると
   ともに前記プリセツト回路からのプリセツト信号
   に応答して前記シフトレジスタの移行方向を通常
   状態にもどす移行方向反転回路と、 前記順方向及び逆方向修正スイツチの非操作時
   でかつ前記修正モード回路から修正モード信号発
   生時のときのみ前記パルス信号切換回路からのパ
   ルス信号が前記シフトレジスタに供給されるのを
   阻止するゲート制御回路と、 を設けたことを特徴とするアナログ時計の修正回
   路。