JPH0441361B2 - - Google Patents
Info
- Publication number
- JPH0441361B2 JPH0441361B2 JP793783A JP793783A JPH0441361B2 JP H0441361 B2 JPH0441361 B2 JP H0441361B2 JP 793783 A JP793783 A JP 793783A JP 793783 A JP793783 A JP 793783A JP H0441361 B2 JPH0441361 B2 JP H0441361B2
- Authority
- JP
- Japan
- Prior art keywords
- backup
- controller
- main
- main controller
- mdc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B7/00—Arrangements for obtaining smooth engagement or disengagement of automatic control
- G05B7/02—Arrangements for obtaining smooth engagement or disengagement of automatic control electric
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Feedback Control In General (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、制御対象を相互に通信回線を使用し
て情報の授受を行なう複数台のコントローラによ
つてコントロールしようとするシステムで、これ
ら主コントローラのいずれかに故障が生じた場合
に予め設けたバツクアツプコントローラによりそ
の動作を代行させるバツクアツプ方法に関するも
のである。
て情報の授受を行なう複数台のコントローラによ
つてコントロールしようとするシステムで、これ
ら主コントローラのいずれかに故障が生じた場合
に予め設けたバツクアツプコントローラによりそ
の動作を代行させるバツクアツプ方法に関するも
のである。
制御対象が大きく、そのために１台のコントロ
ーラでは制御し切れない場合において、複数台の
コントローラを専用の通信回線で結合し、相互に
情報の伝達を行ないながら制御することが行なわ
れるが、その場合、これら主コントローラの外に
予備のコントローラを設け、主コントローラに故
障が生じた際にはこのバツクアツプコントローラ
において当該主コントローラの動作を代行させる
ような構成が一般に用いられている。
ーラでは制御し切れない場合において、複数台の
コントローラを専用の通信回線で結合し、相互に
情報の伝達を行ないながら制御することが行なわ
れるが、その場合、これら主コントローラの外に
予備のコントローラを設け、主コントローラに故
障が生じた際にはこのバツクアツプコントローラ
において当該主コントローラの動作を代行させる
ような構成が一般に用いられている。
このようなバツクアツプ方式では、各主コント
ローラからデータベースの転送を受けるバツクア
ツプメモリを備え、バツクアツプコントローラ
は、主コントローラに障害が生じた場合上記バツ
クアツプメモリから当該主コントローラに対応す
るデータベースの転送を受けてその動作の代行を
開始する。
ローラからデータベースの転送を受けるバツクア
ツプメモリを備え、バツクアツプコントローラ
は、主コントローラに障害が生じた場合上記バツ
クアツプメモリから当該主コントローラに対応す
るデータベースの転送を受けてその動作の代行を
開始する。
ところで、このようなバツクアツプメモリの内
容、すなわちバツクアツプデータは、通常一定の
サンプリング周期でアツプ・デートが行なわれ
る。このため、主コントローラの何れかが指令の
受信を行つてから障害を生じた場合、障害を生じ
た主コントローラの動作を代行するバツクアツプ
コントローラは、バツクアツプメモリからその指
令に対応するアツプ・デートが行なわれる前のデ
ータの転送を受けて代行動作を開始するため、シ
ステム全体の制御動作に不整合を生じるおそれが
ある。
容、すなわちバツクアツプデータは、通常一定の
サンプリング周期でアツプ・デートが行なわれ
る。このため、主コントローラの何れかが指令の
受信を行つてから障害を生じた場合、障害を生じ
た主コントローラの動作を代行するバツクアツプ
コントローラは、バツクアツプメモリからその指
令に対応するアツプ・デートが行なわれる前のデ
ータの転送を受けて代行動作を開始するため、シ
ステム全体の制御動作に不整合を生じるおそれが
ある。
本発明はこのような事情に鑑みてなされたもの
で、その目的は、バツクアツプ時の伝達情報の喪
失および不整合な情報に基く操作を防ぐことが可
能な複数コントローラシステムのバツクアツプ方
法を提供することにある。
で、その目的は、バツクアツプ時の伝達情報の喪
失および不整合な情報に基く操作を防ぐことが可
能な複数コントローラシステムのバツクアツプ方
法を提供することにある。
このような目的を達成するために、本発明は、
各種コントローラに対してバツクアツプの発生を
通知する専用の信号線を設け、バツクアツプの発
生を通知された主コントローラがその時他の主コ
ントローラに情報の伝達を行なつていれば、同一
情報の伝達を繰返し行なうようにするとともに、
最初のサイクルで制御出力値の演算を行い、次の
サイクルでその演算を行つた出力値を通信線に送
出するようにしたものである。
各種コントローラに対してバツクアツプの発生を
通知する専用の信号線を設け、バツクアツプの発
生を通知された主コントローラがその時他の主コ
ントローラに情報の伝達を行なつていれば、同一
情報の伝達を繰返し行なうようにするとともに、
最初のサイクルで制御出力値の演算を行い、次の
サイクルでその演算を行つた出力値を通信線に送
出するようにしたものである。
ここで、コントローラ相互間における情報の伝
達は、受信側主コントローラに対応するバツクア
ツプデータのアツプ・デートが完了したことをも
つて完了する。以下、実施例を用いて本発明を詳
細に説明する。
達は、受信側主コントローラに対応するバツクア
ツプデータのアツプ・デートが完了したことをも
つて完了する。以下、実施例を用いて本発明を詳
細に説明する。
第１図は本発明の一実施例を示すブロツク図で
あり、複数（Ｎ）台の主コントローラMDC1〜
MDCNと１台のバツクアツプコントローラBDC
および後述するようにバツクアツプメモリを備え
た切換装置SW1〜SWNを備えるとともに、主コ
ントローラMDC1〜MDCNの動作状態を監視し切
換装置SW1〜SWNに指令を与えるバツクアツプ
デイレクタDRTが設けてある。これら各構成部
分にはマイクロプロセツサ等からなるプロセツサ
CPUn1〜CPUnN，CPUb，CPUS1〜CPUSN，
CPUdが備えられ、それぞれバスで結合された固
定メモリROMn1〜ROMnN，ROMb，ROMS1〜
ROMSN，ROMdに格納された命令に基き所定の
動作を実行するものとなつている。
あり、複数（Ｎ）台の主コントローラMDC1〜
MDCNと１台のバツクアツプコントローラBDC
および後述するようにバツクアツプメモリを備え
た切換装置SW1〜SWNを備えるとともに、主コ
ントローラMDC1〜MDCNの動作状態を監視し切
換装置SW1〜SWNに指令を与えるバツクアツプ
デイレクタDRTが設けてある。これら各構成部
分にはマイクロプロセツサ等からなるプロセツサ
CPUn1〜CPUnN，CPUb，CPUS1〜CPUSN，
CPUdが備えられ、それぞれバスで結合された固
定メモリROMn1〜ROMnN，ROMb，ROMS1〜
ROMSN，ROMdに格納された命令に基き所定の
動作を実行するものとなつている。
各主コントローラMDC1〜MDCNは、インター
フエイスＩ／Fn1〜Ｉ／FnNおよびアナログ信号
とデイジタル信号間の変換機能を有する入出力回
路Ｉ／On1〜Ｉ／OnNを介し、制御対象としての
プロセスにおける流量計等のセンサSS1〜SSNの
出力を受け取るとともにプロセスにおける操作
端、例えば弁MV1〜MVNに対する制御出力の送
出を行なつている。すなわち、センサSS1〜SSN
の出力に基き、可変メモリRAMn1〜RAMnNに対
するアクセスを行ないながら制御演算を実行し、
これによつて制御出力値を決定してプロセスに対
する制御動作を行なつている。
フエイスＩ／Fn1〜Ｉ／FnNおよびアナログ信号
とデイジタル信号間の変換機能を有する入出力回
路Ｉ／On1〜Ｉ／OnNを介し、制御対象としての
プロセスにおける流量計等のセンサSS1〜SSNの
出力を受け取るとともにプロセスにおける操作
端、例えば弁MV1〜MVNに対する制御出力の送
出を行なつている。すなわち、センサSS1〜SSN
の出力に基き、可変メモリRAMn1〜RAMnNに対
するアクセスを行ないながら制御演算を実行し、
これによつて制御出力値を決定してプロセスに対
する制御動作を行なつている。
また、各主コントローラMDC1〜MDCNにはそ
れぞれプロセツサCPUn1〜CPUnNの動作を監視
するためのウオツチドツグタイマWDT1〜WDTN
が設けてあり、これによる監視出力と、後述する
ようにプロセツサCPUn1〜CPUnNが一定のサン
プリング周期で行なう自己診断の結果とを、オア
ゲート回路G1〜GNを介して切換装置SW1〜SWN
へ送出するとともに、可変メモリRAMn1〜
RAMnN内の制御上必要とするデータベースはバ
ツクアツプメモリBFMn1〜BFMnNを介して切換
装置SW1〜SWNへ送出するものとなつている。
れぞれプロセツサCPUn1〜CPUnNの動作を監視
するためのウオツチドツグタイマWDT1〜WDTN
が設けてあり、これによる監視出力と、後述する
ようにプロセツサCPUn1〜CPUnNが一定のサン
プリング周期で行なう自己診断の結果とを、オア
ゲート回路G1〜GNを介して切換装置SW1〜SWN
へ送出するとともに、可変メモリRAMn1〜
RAMnN内の制御上必要とするデータベースはバ
ツクアツプメモリBFMn1〜BFMnNを介して切換
装置SW1〜SWNへ送出するものとなつている。
さらに、各主コントローラMDC1〜MDCNには
通信インターフエイスSRn1〜SRnNが設けてあ
り、これらを介して通信線Ｌにより制御上必要と
する情報または指令（以下指令等という）の授受
を行なうものとなつている。
通信インターフエイスSRn1〜SRnNが設けてあ
り、これらを介して通信線Ｌにより制御上必要と
する情報または指令（以下指令等という）の授受
を行なうものとなつている。
一方、切換装置SW1〜SWNは、インターフエ
イスＩ／FS1〜Ｉ／FSNを介してバツクアツプメモ
リBFMn1〜BFMnNからのデータベースを一定の
サンリング周期で受け取り、これにより可変メモ
リRAMS1〜RAMSNの内容のアツプ・デートを行
なつて主コントローラMDC1〜MDCNの障害発生
に備えている。すなわち可変メモリRAMS1〜
RAMSNはバツクアツプメモリの機能を有してい
る。
イスＩ／FS1〜Ｉ／FSNを介してバツクアツプメモ
リBFMn1〜BFMnNからのデータベースを一定の
サンリング周期で受け取り、これにより可変メモ
リRAMS1〜RAMSNの内容のアツプ・デートを行
なつて主コントローラMDC1〜MDCNの障害発生
に備えている。すなわち可変メモリRAMS1〜
RAMSNはバツクアツプメモリの機能を有してい
る。
これに対し、バツクアツプコントローラBDC
は、常時は待機状態にあるが、例えば、主コント
ローラMDC1がダウンしたとした場合、主コント
ローラMDC1の障害発生に応じてオアゲートG1か
ら送出される障害信号をインターフエイスＩ／
FS1を介して切換装置のCPUS1が受け取つたとき、
インターフエイスＩ／FS1およびバツクアツプメ
モリBFMbを経て可変メモリRAMS1からデータ
ベースの転送を受け、これを自己の可変メモリ
RAMbへ格納のうえこの内容にしたがつて制御動
作を開始する。すなわちバツクアツプコントロー
ラBDCは、インターフエイスＩ／Fb、および入
出力回路Ｉ／On1と同機能の入出力回路Ｉ／Obを
介してセンサSS1からの出力を受け取り、制御演
算を行なつて制御出力値を決定しこれを弁MV1
に対して送出するとともに、通信インターフエイ
スSRbを介して他の主コントローラとの間で通信
線Ｌにより制御上必要とする指令の授受を行な
う。
は、常時は待機状態にあるが、例えば、主コント
ローラMDC1がダウンしたとした場合、主コント
ローラMDC1の障害発生に応じてオアゲートG1か
ら送出される障害信号をインターフエイスＩ／
FS1を介して切換装置のCPUS1が受け取つたとき、
インターフエイスＩ／FS1およびバツクアツプメ
モリBFMbを経て可変メモリRAMS1からデータ
ベースの転送を受け、これを自己の可変メモリ
RAMbへ格納のうえこの内容にしたがつて制御動
作を開始する。すなわちバツクアツプコントロー
ラBDCは、インターフエイスＩ／Fb、および入
出力回路Ｉ／On1と同機能の入出力回路Ｉ／Obを
介してセンサSS1からの出力を受け取り、制御演
算を行なつて制御出力値を決定しこれを弁MV1
に対して送出するとともに、通信インターフエイ
スSRbを介して他の主コントローラとの間で通信
線Ｌにより制御上必要とする指令の授受を行な
う。
このほか、バツクアツプデイレクタDRTは、
インターフエイスＩ／FS1〜Ｉ／FSNおよび自己の
インターフエイスＩ／Fdを介してオアゲートG1
〜GNからの障害信号を監視する一方、障害信号
が生じたときは切換装置SW1〜SWNに対し可変
メモリRAMS1〜RAMSN内の制御上必要とするデ
ータベースをバツクアツプコントローラBDCに
対して転送させるための転送指令を送出し、障害
がない場合には、データベースの更新指令を送出
するとともに信号線Ｃ１、インターフエイスＩ／
Fdを介して切換装置SW1〜SWN内のスイツチS1
〜SNを制御し、それまでプロセスと主コントロ
ーラMDC1〜MDCNとの間で行なつていた入出力
を、障害を生じた主コントローラについてはバツ
クアツプコントローラBDCとの間で行なわせる
ように切換えさせるものとなつている信号線Ｃ
２。これらの状況は、逐次可変メモリRAMdへ格
納され、現在どのコントローラが制御動作を実行
中かの情報が保持されるものとなつている。な
お、デイレクタDRTからはインターフエイス
Ｉ／FdおよびインターフエイスＩ／Fn1〜Ｉ／
FnN，Ｉ／Fdを介して各コントローラMDC1〜
MDCN，BDCに対し制御信号が送出され、これ
によつて障害発生に応ずる動作の停止および代行
動作の開始が指令されるものとなつている信号線
Ｃ３。
インターフエイスＩ／FS1〜Ｉ／FSNおよび自己の
インターフエイスＩ／Fdを介してオアゲートG1
〜GNからの障害信号を監視する一方、障害信号
が生じたときは切換装置SW1〜SWNに対し可変
メモリRAMS1〜RAMSN内の制御上必要とするデ
ータベースをバツクアツプコントローラBDCに
対して転送させるための転送指令を送出し、障害
がない場合には、データベースの更新指令を送出
するとともに信号線Ｃ１、インターフエイスＩ／
Fdを介して切換装置SW1〜SWN内のスイツチS1
〜SNを制御し、それまでプロセスと主コントロ
ーラMDC1〜MDCNとの間で行なつていた入出力
を、障害を生じた主コントローラについてはバツ
クアツプコントローラBDCとの間で行なわせる
ように切換えさせるものとなつている信号線Ｃ
２。これらの状況は、逐次可変メモリRAMdへ格
納され、現在どのコントローラが制御動作を実行
中かの情報が保持されるものとなつている。な
お、デイレクタDRTからはインターフエイス
Ｉ／FdおよびインターフエイスＩ／Fn1〜Ｉ／
FnN，Ｉ／Fdを介して各コントローラMDC1〜
MDCN，BDCに対し制御信号が送出され、これ
によつて障害発生に応ずる動作の停止および代行
動作の開始が指令されるものとなつている信号線
Ｃ３。
ただし、各主コントローラMDC1〜MDCNおよ
びバツクアツプコントローラBDCにおける通常
の制御動作は、センサSS1〜SS2の出力を取り込
むサンプリング周期が定められており、このサン
プリング周期に応じて制御演算と制御出力の送出
とが行なわれるものとなつている。
びバツクアツプコントローラBDCにおける通常
の制御動作は、センサSS1〜SS2の出力を取り込
むサンプリング周期が定められており、このサン
プリング周期に応じて制御演算と制御出力の送出
とが行なわれるものとなつている。
ここで、さらにデイレクタDRTのインターフ
エイスＩ／Fdと各コントローラMDC1〜MDCN，
BDCのインターフエイスＩ／Fn1〜Ｉ／FnN，
Ｉ／Fbとを結ぶ専用の信号線CRが設けてあり、
主コントローラのいずれかの障害でバツクアツプ
コントローラBDCによるバツクアツプが生じた
場合、他の主コントローラMDC1〜MDCNにこれ
を通知するものとなつている。すなわち、バツク
アツプが生じた場合、前述したように切換装置
SW1〜SWNの可変メモリRAMS1〜RAMSNに格納
されていたデータベースがバツクアツプコントロ
ーラBDCの可変メモリRAMbに転送されるが、
このバツクアツプの開始から上記データベースの
転送終了まで、上記信号線CRには真値を示す信
号が送出される。
エイスＩ／Fdと各コントローラMDC1〜MDCN，
BDCのインターフエイスＩ／Fn1〜Ｉ／FnN，
Ｉ／Fbとを結ぶ専用の信号線CRが設けてあり、
主コントローラのいずれかの障害でバツクアツプ
コントローラBDCによるバツクアツプが生じた
場合、他の主コントローラMDC1〜MDCNにこれ
を通知するものとなつている。すなわち、バツク
アツプが生じた場合、前述したように切換装置
SW1〜SWNの可変メモリRAMS1〜RAMSNに格納
されていたデータベースがバツクアツプコントロ
ーラBDCの可変メモリRAMbに転送されるが、
このバツクアツプの開始から上記データベースの
転送終了まで、上記信号線CRには真値を示す信
号が送出される。
次に、第２図および第３図のフローチヤートを
用いて上記構成における制御動作を説明する。
用いて上記構成における制御動作を説明する。
まず、第２図は各主コントローラにおける主要
な処理動作を示すフローチヤートである。すなわ
ち各主コントローラMDC1〜MDCNは、自己診断
の後、最新の制御演算結果にしたがつてバツクア
ツプデータのアツプ・デートを行ない、引続き他
のコントローラに対して信号線Ｌを介し必要な制
御上の指令等を伝達する。次いで上記最新の制御
演算結果にしたがつてプロセスの弁MV1〜MVN
に対して制御出力を送出するとともにセンサSS1
〜SSNからの出力を取り込んだ後、最新のデータ
に基いて制御演算を行なう。ただしこの最後のス
テツプでは制御出力値を決定するのみで、実際の
プロセスへの出力および他のコントローラへの通
信線Ｌを介しての指令送出は次のサイクルの対応
する各ステツプにおいて行なう。
な処理動作を示すフローチヤートである。すなわ
ち各主コントローラMDC1〜MDCNは、自己診断
の後、最新の制御演算結果にしたがつてバツクア
ツプデータのアツプ・デートを行ない、引続き他
のコントローラに対して信号線Ｌを介し必要な制
御上の指令等を伝達する。次いで上記最新の制御
演算結果にしたがつてプロセスの弁MV1〜MVN
に対して制御出力を送出するとともにセンサSS1
〜SSNからの出力を取り込んだ後、最新のデータ
に基いて制御演算を行なう。ただしこの最後のス
テツプでは制御出力値を決定するのみで、実際の
プロセスへの出力および他のコントローラへの通
信線Ｌを介しての指令送出は次のサイクルの対応
する各ステツプにおいて行なう。
ここで、他のコントローラへの指令伝達を行な
つている間に、前記信号線CRが真値となつてバ
ツクアツプが生じたことが通知された場合、主コ
ントローラMDC1〜MDCNは、同一内容の指令の
伝達を再度実行する。
つている間に、前記信号線CRが真値となつてバ
ツクアツプが生じたことが通知された場合、主コ
ントローラMDC1〜MDCNは、同一内容の指令の
伝達を再度実行する。
第３図は、この他のコントローラに対する信号
線Ｌを介しての指令伝達処理動作を示すフローチ
ヤートである。すなわち各主コントローラMDC1
〜MDCNは、所望の他の主コントローラに対し必
要な指令の送出を行なうが、途中で信号線CRが
真値とならない限り、指令の伝達が完了したこと
を確認してこの指令伝達処理ルーチンを終了し、
次のプロセスの間の入出力ステツプに移行する。
上記指令の伝達は、先に述べたように受信側での
バツクアツプデータのアツプ・デート、すなわち
受信側コントローラにおいて受信したデータが対
応する切換装置SW1〜SWNの可変メモリRAMS1
〜RAMSNに格納されたことをもつて完了とする
が、前述したように受信側コントローラにおいて
もバツクアツプデータのアツプ・デートは一定の
サンプリング周期で自動的に行なわれるから、こ
の伝達完了の確認は所定の時間すなわち、バツク
アツプデータのアツプデート周期期間が経過した
ことを確認することによつて行なえる。
線Ｌを介しての指令伝達処理動作を示すフローチ
ヤートである。すなわち各主コントローラMDC1
〜MDCNは、所望の他の主コントローラに対し必
要な指令の送出を行なうが、途中で信号線CRが
真値とならない限り、指令の伝達が完了したこと
を確認してこの指令伝達処理ルーチンを終了し、
次のプロセスの間の入出力ステツプに移行する。
上記指令の伝達は、先に述べたように受信側での
バツクアツプデータのアツプ・デート、すなわち
受信側コントローラにおいて受信したデータが対
応する切換装置SW1〜SWNの可変メモリRAMS1
〜RAMSNに格納されたことをもつて完了とする
が、前述したように受信側コントローラにおいて
もバツクアツプデータのアツプ・デートは一定の
サンプリング周期で自動的に行なわれるから、こ
の伝達完了の確認は所定の時間すなわち、バツク
アツプデータのアツプデート周期期間が経過した
ことを確認することによつて行なえる。
そこで、上記伝達完了前に、他の主コントロー
ラについてバツクアツプが生じ信号線CRが真値
になつた場合、この指令の送信を行なつていたコ
ントローラは、上記真値が消えるまで、すなわち
先に述べたように切換装置SW1〜SWNの可変メ
モリRAMS1〜RAMSNのいずれかに格納されてい
た障害を生じたコントローラに対応するデータベ
ースがバツクアツプコントローラBDCの可変メ
モリRAMbに転送されるまで待つた後、指令送出
の再実行を行なう。その後、通常は通信線CRが
再び真値となつていることはないから、伝達の完
了に要する。一定時間すなわち、バツクアツプデ
ータのアツプデート周期期間の経過を待つてこの
指令伝達処理ルーチンを終了するから、このよう
に送信の再実行の後再び通信線CRが真値か否か
をチエツクするのは、指令伝達の完了前、すなわ
ち受信側でデータベースを切換装置SW1〜SWN
の可変メモリRAMS1〜RAMSNに格納するまでの
間にさらに他の主コントローラに障害が生じ、し
かもこの２台目のコントローラの方がバツクアツ
プの優先度が高い場合には、バツクアツプコント
ローラBDCはその時点ではじめに障害を生じた
コントローラのバツクアツプを停止して、２台目
のコントローラのバツクアツプを開始する場合が
あるからである。すなわちこの場合には２台目の
主コントローラのバツクアツプ用としてのバツク
アツプコントローラBDCのために、指令の送出
が再度繰返し実行される。
ラについてバツクアツプが生じ信号線CRが真値
になつた場合、この指令の送信を行なつていたコ
ントローラは、上記真値が消えるまで、すなわち
先に述べたように切換装置SW1〜SWNの可変メ
モリRAMS1〜RAMSNのいずれかに格納されてい
た障害を生じたコントローラに対応するデータベ
ースがバツクアツプコントローラBDCの可変メ
モリRAMbに転送されるまで待つた後、指令送出
の再実行を行なう。その後、通常は通信線CRが
再び真値となつていることはないから、伝達の完
了に要する。一定時間すなわち、バツクアツプデ
ータのアツプデート周期期間の経過を待つてこの
指令伝達処理ルーチンを終了するから、このよう
に送信の再実行の後再び通信線CRが真値か否か
をチエツクするのは、指令伝達の完了前、すなわ
ち受信側でデータベースを切換装置SW1〜SWN
の可変メモリRAMS1〜RAMSNに格納するまでの
間にさらに他の主コントローラに障害が生じ、し
かもこの２台目のコントローラの方がバツクアツ
プの優先度が高い場合には、バツクアツプコント
ローラBDCはその時点ではじめに障害を生じた
コントローラのバツクアツプを停止して、２台目
のコントローラのバツクアツプを開始する場合が
あるからである。すなわちこの場合には２台目の
主コントローラのバツクアツプ用としてのバツク
アツプコントローラBDCのために、指令の送出
が再度繰返し実行される。
例えば、各主コントローラMDC1〜MDCNが第
２図に示すような流れでリサイクリツクに動作
し、バツクアツプコントローラBDCが待機状態
にある場合に、あるサイルクにおいて主コントロ
ーラMDC1が障害を生じ、バツクアツプコントロ
ーラBDCによつてバツクアツプされるものとす
る。このとき、他の主コントローラMDCNが、主
コントローラMDC1とMDCKとに対して通信線Ｌ
を介して指令の伝達を行なつていたとすれば、切
換装置SW1の可変メモリRAMS1から可変メモリ
RAMbにバツクアツプデータが転送された後、主
コントローラMDCNは上記指令の伝達を再度実行
する。この場合、バツクアツプコントローラ
BDCはバツクアツプ状態（待機）にあり、主コ
ントローラMDC1の通信機器用アドレスを受け取
るようになつているため、バツクアツプコントロ
ーラBDCと主コントローラMDCKに対して上記
指令の伝達が行なわれる。これにより、バツクア
ツプコントローラBDCは最新のデータを得るこ
とができる。なお、主コントローラMDCKへの再
実行は本来不要であるが、指令の伝達を行なつて
いる主コントローラMDCNにおいては、バツクア
ツプステータスラインとしての通信線CRが１本
であることからどの主コントローラにおいてバツ
クアツプが生じたかを判別することはできないた
め、無条件に再実行させている。専用の通信線
CRを複数、例えば主コントローラが８台（Ｎ＝
８）のときに４本用い、その１本でバツクアツプ
発生の有無、他の３本（23＝８）でバツクアツプ
された主コントローラを示すようにすれば、再実
行が本来不要な主コントローラMDCKに対する再
実行は行なわないようにすることができる。
２図に示すような流れでリサイクリツクに動作
し、バツクアツプコントローラBDCが待機状態
にある場合に、あるサイルクにおいて主コントロ
ーラMDC1が障害を生じ、バツクアツプコントロ
ーラBDCによつてバツクアツプされるものとす
る。このとき、他の主コントローラMDCNが、主
コントローラMDC1とMDCKとに対して通信線Ｌ
を介して指令の伝達を行なつていたとすれば、切
換装置SW1の可変メモリRAMS1から可変メモリ
RAMbにバツクアツプデータが転送された後、主
コントローラMDCNは上記指令の伝達を再度実行
する。この場合、バツクアツプコントローラ
BDCはバツクアツプ状態（待機）にあり、主コ
ントローラMDC1の通信機器用アドレスを受け取
るようになつているため、バツクアツプコントロ
ーラBDCと主コントローラMDCKに対して上記
指令の伝達が行なわれる。これにより、バツクア
ツプコントローラBDCは最新のデータを得るこ
とができる。なお、主コントローラMDCKへの再
実行は本来不要であるが、指令の伝達を行なつて
いる主コントローラMDCNにおいては、バツクア
ツプステータスラインとしての通信線CRが１本
であることからどの主コントローラにおいてバツ
クアツプが生じたかを判別することはできないた
め、無条件に再実行させている。専用の通信線
CRを複数、例えば主コントローラが８台（Ｎ＝
８）のときに４本用い、その１本でバツクアツプ
発生の有無、他の３本（23＝８）でバツクアツプ
された主コントローラを示すようにすれば、再実
行が本来不要な主コントローラMDCKに対する再
実行は行なわないようにすることができる。
第４図は主コントローラＮのバツクアツプデー
タのアツプデート周期とバツクアツプ発生、信号
CRの動作、バツクアツプコントローラの動作の
相互関係を示すタイミングチヤートである。
タのアツプデート周期とバツクアツプ発生、信号
CRの動作、バツクアツプコントローラの動作の
相互関係を示すタイミングチヤートである。
to、to+1、to+2、to+3……は主コントローラＮの
一定周期で行われるバツクアツプデータのアツプ
デート時刻であるが、to+2とto+3の間の時刻tBで
主コントローラＮが故障して動作を停止し、バツ
クアツプが起こり、CRが真値となり可変メモリ
RAMSNに格納されていたデータベースがバツク
アツプコントローラBDCの可変メモリRAMbに
転送され、転送完了時に信号CRは偽値となり、
バツクアツプコントローラが主コントローラＮの
通信アドレスを引き継ぎ、動作を代行する。
一定周期で行われるバツクアツプデータのアツプ
デート時刻であるが、to+2とto+3の間の時刻tBで
主コントローラＮが故障して動作を停止し、バツ
クアツプが起こり、CRが真値となり可変メモリ
RAMSNに格納されていたデータベースがバツク
アツプコントローラBDCの可変メモリRAMbに
転送され、転送完了時に信号CRは偽値となり、
バツクアツプコントローラが主コントローラＮの
通信アドレスを引き継ぎ、動作を代行する。
ここで、時刻to+2からtBの間に他の主コントロ
ーラから送出された指令Ｓはバツクアツプコント
ローラに伝わつていないので、主コントローラＮ
のアドレスに対して同一指令Ｓを再送出する必要
がある。従つて各主コントローラは指令の送出
後、バツクアツプデータのアツプデート周期時間
の経過をもつて指令の伝達終了とすれば良い。
ーラから送出された指令Ｓはバツクアツプコント
ローラに伝わつていないので、主コントローラＮ
のアドレスに対して同一指令Ｓを再送出する必要
がある。従つて各主コントローラは指令の送出
後、バツクアツプデータのアツプデート周期時間
の経過をもつて指令の伝達終了とすれば良い。
なお、上述した実施例では受信側コントローラ
でバツクアツプデータのアツプ・デートが完了し
たことを、一定時間の経過によつて判断したが、
これはもちろん、切換装置のプロセツサCPUS1〜
CPUSNにおいて上記アツプ・デートの完了を示す
信号を送出するものとし、指令の再送出を行なつ
た主コントローラではこの信号を受信したか否か
によつて上記完了の判断を行なうものとしてもよ
い。
でバツクアツプデータのアツプ・デートが完了し
たことを、一定時間の経過によつて判断したが、
これはもちろん、切換装置のプロセツサCPUS1〜
CPUSNにおいて上記アツプ・デートの完了を示す
信号を送出するものとし、指令の再送出を行なつ
た主コントローラではこの信号を受信したか否か
によつて上記完了の判断を行なうものとしてもよ
い。
また第２図のフローチヤートにおいて、最終ス
テツプで制御演算を行ない、その結果を直ちにプ
ロセスに出力したり他のコントローラに送信した
りしないのは、そうした場合、その直後に障害が
生じてバツクアツプされることとなつたときに
は、バツクアツプデータのアツプ・デートが完了
していないために当該主コントローラを代行する
バツクアツプコントローラがその後に行う制御演
算結果とバツクアツプされた主コントローラが行
つた演算結果に不整合が生じる恐れがあるため上
記最新のデータを受け取つたプロセスや他の主コ
ントローラとの間に状態の不整合が生じてしまう
ことによる。すなわち、第２図のフローチヤート
の制御演算の結果を即出力すると、その後にダウ
ンしてバツクアツプされるとデータベースはこの
演算結果の最新データまでは入っていない。かか
るちよつと古いデータベースを基に、その後プロ
セス入力を取込んで再び制御演算をしますので、
この入力サンプルの時間差により、制御演算結果
は異なるおそれがあるのである。そのために、バ
ツクアツプデータのアツプ・デートを行なつたう
えで、他のコントローラへの送信やプロセスへの
出力を行なうようにしてある。
テツプで制御演算を行ない、その結果を直ちにプ
ロセスに出力したり他のコントローラに送信した
りしないのは、そうした場合、その直後に障害が
生じてバツクアツプされることとなつたときに
は、バツクアツプデータのアツプ・デートが完了
していないために当該主コントローラを代行する
バツクアツプコントローラがその後に行う制御演
算結果とバツクアツプされた主コントローラが行
つた演算結果に不整合が生じる恐れがあるため上
記最新のデータを受け取つたプロセスや他の主コ
ントローラとの間に状態の不整合が生じてしまう
ことによる。すなわち、第２図のフローチヤート
の制御演算の結果を即出力すると、その後にダウ
ンしてバツクアツプされるとデータベースはこの
演算結果の最新データまでは入っていない。かか
るちよつと古いデータベースを基に、その後プロ
セス入力を取込んで再び制御演算をしますので、
この入力サンプルの時間差により、制御演算結果
は異なるおそれがあるのである。そのために、バ
ツクアツプデータのアツプ・デートを行なつたう
えで、他のコントローラへの送信やプロセスへの
出力を行なうようにしてある。
以上説明したように、本発明によれば、各主コ
ントローラにバツクアツプの発生を通知する専用
の信号線を設け、バツクアツプの発生を知らされ
た主コントローラにおいてその時他のコントロー
ラに情報の伝達を行なつていれば、同一情報の伝
達を繰返して行なうようにするとともに、最初の
サイクルで制御出力値の演算を行い、次のサイク
ルでその出力値の送出を行うことにより、バツク
アツプ時における伝達情報の喪失および不整合な
データに基く不適切な操作を有効に防止すること
ができる。
ントローラにバツクアツプの発生を通知する専用
の信号線を設け、バツクアツプの発生を知らされ
た主コントローラにおいてその時他のコントロー
ラに情報の伝達を行なつていれば、同一情報の伝
達を繰返して行なうようにするとともに、最初の
サイクルで制御出力値の演算を行い、次のサイク
ルでその出力値の送出を行うことにより、バツク
アツプ時における伝達情報の喪失および不整合な
データに基く不適切な操作を有効に防止すること
ができる。
第１図は本発明の一実施例を示すブロツク図、
第２図は主コントローラにおけるメインルーチン
プログラムの一例を示すフローチヤート、第３図
は他の主コントローラに対する指令伝達ルーチン
プログラムの一例を示すフローチヤート、第４図
はバツクアツプ動作を説明するタイミングチヤー
トである。 MDC1〜MDCN……主コントローラ、BDC……
バツクアツプコントローラ、RAMS1〜RAMSN…
…可変メモリ（バツクアツプメモリ）、CR……バ
ツクアツプの発生を通知する信号線。
第２図は主コントローラにおけるメインルーチン
プログラムの一例を示すフローチヤート、第３図
は他の主コントローラに対する指令伝達ルーチン
プログラムの一例を示すフローチヤート、第４図
はバツクアツプ動作を説明するタイミングチヤー
トである。 MDC1〜MDCN……主コントローラ、BDC……
バツクアツプコントローラ、RAMS1〜RAMSN…
…可変メモリ（バツクアツプメモリ）、CR……バ
ツクアツプの発生を通知する信号線。
Claims (1)
- 【特許請求の範囲】 １ 各々制御演算を行いかつ通信線を介して相互
に制御上の情報の伝達をサイクリツクに行い、
各々固有の通信機器アドレスを有する複数の主コ
ントローラと、これら主コントローラの各々から
一定周期毎にデータベースの転送を受けるバツク
アツプメモリと、主コントローラのいずれかに障
害が生じたとき障害が生じた主コントローラの動
作を代行するバツクアツプコントローラとを備え
た複数コントローラシステムにおいて、 主コントローラのいずれかに障害が生じたとき
主コントローラの各々に対して専用の信号線を介
してバツクアツプの発生を通知し、 バツクアツプの発生が通知されたとき故障を生
じた主コントローラの通信機器アドレスをバツク
アツプコントローラに与え、更に故障を生じた主
コントローラに対応するデータをバツクアツプメ
モリからバツクアツプコントローラに供給して、
バツクアツプコントローラに故障した主コントロ
ーラの動作を代行させ、 バツクアツプの発生を通知された主コントロー
ラがその時点で他の主コントローラに情報の伝達
を行つていた場合には、故障した主コントローラ
を代行するバツクアツプコントローラと故障した
主コントローラを除く他の主コントローラに再度
同一情報の伝達を行う段階とからなることを特徴
とする複数コントローラシステムのバツクアツプ
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP793783A JPS59133601A (ja) | 1983-01-20 | 1983-01-20 | 複数コントロ−ラシステムのバツクアツプ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP793783A JPS59133601A (ja) | 1983-01-20 | 1983-01-20 | 複数コントロ−ラシステムのバツクアツプ方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59133601A JPS59133601A (ja) | 1984-08-01 |
| JPH0441361B2 true JPH0441361B2 (ja) | 1992-07-08 |
Family
ID=11679420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP793783A Granted JPS59133601A (ja) | 1983-01-20 | 1983-01-20 | 複数コントロ−ラシステムのバツクアツプ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59133601A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0264801A (ja) * | 1988-08-31 | 1990-03-05 | Toshiba Corp | プロセスコントローラシステム |
-
1983
- 1983-01-20 JP JP793783A patent/JPS59133601A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59133601A (ja) | 1984-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4941087A (en) | System for bumpless changeover between active units and backup units by establishing rollback points and logging write and read operations | |
| JPH04314138A (ja) | プロセス制御装置のフェイルオーバ方法 | |
| JPH052571A (ja) | プロセス制御システムにおいて一次データベースと二次データベースの両端相互検証を実行する方法 | |
| JP7489183B2 (ja) | 演算装置、冗長化システムおよびプログラム、ならびに冗長化構成の構築方法 | |
| JPH1115502A (ja) | ディジタル制御装置 | |
| JPH0441361B2 (ja) | ||
| JP2693627B2 (ja) | プログラマブルコントローラの二重化システム | |
| JPH1139002A (ja) | コントローラのバックアップシステム | |
| JP4558111B2 (ja) | 三重系フォールトトレラントシステムのデータ変更方法 | |
| JP3861769B2 (ja) | 二重化制御システムの二重化切換方法 | |
| JPH0462081B2 (ja) | ||
| JP3175465B2 (ja) | 二重化制御装置の切替え方法及びその二重化制御装置 | |
| JP3884643B2 (ja) | プロセス制御装置 | |
| JPH06245280A (ja) | 情報伝送装置 | |
| US6760863B1 (en) | CPU unit and run alternative control method of programmable controller | |
| JP3884642B2 (ja) | コントローラ及び多重化並列処理方法 | |
| JPH0756763A (ja) | 二重化制御システムの切替え方法 | |
| JPS63285053A (ja) | 網管理装置の障害処理方式 | |
| JPH0551921B2 (ja) | ||
| JPS59106001A (ja) | デユ−プレツクス制御方式におけるバツクアツプ方法 | |
| JPH0155638B2 (ja) | ||
| JPH01171395A (ja) | 遠方監視制御装置の伝送異常処理方式 | |
| JPS63201837A (ja) | 耐故障デジタル制御装置 | |
| JPH07253802A (ja) | 制御装置の二重化システム | |
| JPH06214816A (ja) | 二重化制御システムの切換方法 |