JPS63201837A - 耐故障デジタル制御装置 - Google Patents
耐故障デジタル制御装置Info
- Publication number
- JPS63201837A JPS63201837A JP62035122A JP3512287A JPS63201837A JP S63201837 A JPS63201837 A JP S63201837A JP 62035122 A JP62035122 A JP 62035122A JP 3512287 A JP3512287 A JP 3512287A JP S63201837 A JPS63201837 A JP S63201837A
- Authority
- JP
- Japan
- Prior art keywords
- control
- cpu
- control station
- transceiver
- failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は例えば人工衛星に搭載されて、無人で姿勢制
御等を行う耐故障デジタル制御装置に関するものである
。
御等を行う耐故障デジタル制御装置に関するものである
。
従来人工衛星の姿勢側副等に使用されてきた耐故障デジ
タル制御装置は複数台のＣＰＵを搭載し。
タル制御装置は複数台のＣＰＵを搭載し。
使用しているＣＰＵが故障した場合他のＣＰＵを起動し
再び初ノυｊ設定を行いその後制御を再開するため、そ
れまで確立した姿勢を失ってしまうという欠点があった
。
再び初ノυｊ設定を行いその後制御を再開するため、そ
れまで確立した姿勢を失ってしまうという欠点があった
。
第６図は従来の耐故障デジタル制御装置の一例を示すも
ので、（ｌ）はＣＰＵを周期的に起動し、ＣＰＵの故障
時にＣＰＵを切り換える制［（２ａ）はデジタル制御を
行うＣＰ Ｕ １ 、 （２ｂ）はＣＰＵＩの冗長系
のＣＰＵ２． （５りはＣＰＵＩの故障を検知する故
障検知回路、（１）はＣＰＵ２の故障を検知する故障検
知回路、（４）は制御の計算の一時的なデータや次回以
降のサイクルで使用する計算結果を記憶しておくＲＡＭ
、＋５１はデジタル制御を行うプログラムルーチンを記
憶しておくＲＯＭ。
ので、（ｌ）はＣＰＵを周期的に起動し、ＣＰＵの故障
時にＣＰＵを切り換える制［（２ａ）はデジタル制御を
行うＣＰ Ｕ １ 、 （２ｂ）はＣＰＵＩの冗長系
のＣＰＵ２． （５りはＣＰＵＩの故障を検知する故
障検知回路、（１）はＣＰＵ２の故障を検知する故障検
知回路、（４）は制御の計算の一時的なデータや次回以
降のサイクルで使用する計算結果を記憶しておくＲＡＭ
、＋５１はデジタル制御を行うプログラムルーチンを記
憶しておくＲＯＭ。
σ〔はこれらの制６１１４ａ ？ｒ’ｉｒを搭載した人
工衛星である。
工衛星である。
次に第７図を用いて故障時の動作を説明する。
第７図においては、初めにＣＰＵ１を使用している。サ
イクル１は制御の開始第１回目の処理であり、ＲＡＭ（
４）の初期設定等を行う初期化処理ωを行った後に制御
処理を行う。サイクル２以降は制御処理のみ行う。サイ
クルｎにおいてＣＰＵＩの故障が検知されたとすると制
御器はＣＰＵ ｌの処理を強制終了させ、ＣＰＵ２を次
のサイクル（ｎ＋１）で起動する。ＣＰＵ１の故障によ
りＲＡＭにでたらめなデータが鼾き込まれている可能性
があるため、ＣＰＵ２はサイクル（ｎ−＋−ｔ）におい
てまず初期化処理■を実行しその後に、制御処理を行う
。サイクル（ｎ＋２）以降では制御処理のみを行う。
イクル１は制御の開始第１回目の処理であり、ＲＡＭ（
４）の初期設定等を行う初期化処理ωを行った後に制御
処理を行う。サイクル２以降は制御処理のみ行う。サイ
クルｎにおいてＣＰＵＩの故障が検知されたとすると制
御器はＣＰＵ ｌの処理を強制終了させ、ＣＰＵ２を次
のサイクル（ｎ＋１）で起動する。ＣＰＵ１の故障によ
りＲＡＭにでたらめなデータが鼾き込まれている可能性
があるため、ＣＰＵ２はサイクル（ｎ−＋−ｔ）におい
てまず初期化処理■を実行しその後に、制御処理を行う
。サイクル（ｎ＋２）以降では制御処理のみを行う。
〔発明が解決しようとする問題点３
以上説明したように従来システムではサイクル（ｎ＋１
）においてＲＡＭ＋４１の初期化処理■を行うためサイ
クルｎの状態を再度確立するためにかなりの時間を要す
るという欠点があった。
）においてＲＡＭ＋４１の初期化処理■を行うためサイ
クルｎの状態を再度確立するためにかなりの時間を要す
るという欠点があった。
この発明は、従来のこのような欠点を解決するために為
されたもので、一台のＣＰＵが故障した場合にＣＰＵが
故障する直面の状態から制御を再囲できる耐故障デジタ
ル制（財）装置を提供することを目的としている。
されたもので、一台のＣＰＵが故障した場合にＣＰＵが
故障する直面の状態から制御を再囲できる耐故障デジタ
ル制（財）装置を提供することを目的としている。
この発明による耐故障デジタル制（財）装置は、従来の
耐故障デジタル制御装置に１次回以降のサイクルで使用
する制御パラメータと故障状態信号を編集し送受信機へ
転送するデータ編集回路と、管制局から送られてきたデ
ータを解読し、制御パラメータを抽出するデータ解読装
置と、管制局とデータの送受信を行う送受信機及びアン
テナと。
耐故障デジタル制御装置に１次回以降のサイクルで使用
する制御パラメータと故障状態信号を編集し送受信機へ
転送するデータ編集回路と、管制局から送られてきたデ
ータを解読し、制御パラメータを抽出するデータ解読装
置と、管制局とデータの送受信を行う送受信機及びアン
テナと。
ＣＰＵが故障した場合にデータ解読装置から制御パラメ
ータを人力し、ＲＡＭの所定の番地に書き込むプログラ
ムルーチンと、直配送受信機と信号の送受信を行う管制
局アンテナ及び管制局用送受信機と、管制局用送受信機
が受信した信号を人力し、ｌ￥ｉ前記ＣＰＵの故障を判
別し、正常の時はパラメータをファイルに格納し、異常
の時には前回格納した制（財）パラメータを管制局用送
受信機に転送スルフログラムルーチンと、このプログラ
ムルーチンを処理する管制局用計算機を設けたものであ
る。
ータを人力し、ＲＡＭの所定の番地に書き込むプログラ
ムルーチンと、直配送受信機と信号の送受信を行う管制
局アンテナ及び管制局用送受信機と、管制局用送受信機
が受信した信号を人力し、ｌ￥ｉ前記ＣＰＵの故障を判
別し、正常の時はパラメータをファイルに格納し、異常
の時には前回格納した制（財）パラメータを管制局用送
受信機に転送スルフログラムルーチンと、このプログラ
ムルーチンを処理する管制局用計算機を設けたものであ
る。
この発明においては、ＣＰＵが正常時に制ｒＦ＜ラメー
タを１サイクルごとに管制局へ送信しておき、管制局側
で制御パラメータをファイルに格納しておく。ＣＰＵの
異常時には管制局側から制御パラメータを送信し、制御
対象側ではＣＰＵを切り換え管制局側から送信されてき
た制御パラメータを使用し、その後引き続き制御処理を
行う。
タを１サイクルごとに管制局へ送信しておき、管制局側
で制御パラメータをファイルに格納しておく。ＣＰＵの
異常時には管制局側から制御パラメータを送信し、制御
対象側ではＣＰＵを切り換え管制局側から送信されてき
た制御パラメータを使用し、その後引き続き制御処理を
行う。
第１図はこの発明の実施例によるシステムの構成を示す
ものであり、（１）から（４）は直配従来システムと同
様である。（５ａ）は従来システムのＲＯＭ（５）に故
障リカバリプログラムルーチンを追加したＲＯＭ、１６
１はＣＰＵＩ（２ａ）またはＣＰ Ｕ ２ （２ｆｉ）
の計算した制御パラメータ及び制ｉｌ器ｆｌ＋の出力す
る故障状態信号を編集するデータ編集回路、（７）は送
受信機（８）が受信したデータを解読し、制御パラメー
タを抽出するデータ解読装置、（８）はデータ編集回路
（６）が編集したデータを管制局ａＩｌへ送信しまた管
制局ａυから送られてきた信号を受信する送受信機、（
９）は管制局αυに電波を送信しまた受信するためのア
ンテナ、 ＋１１はこれらの機器を搭載した人工衛星、
ａυは地上に設置された管制局であり、１１３は人工衛
星＋１＋１と電波の送受信を行うための管制局用アンテ
ナ、１１３は人工衛星［１と信号の送受信を行う管制局
用送受信機、σ心は直配ＣＰＵの故障を判断し、正常の
時は制御パラメータをファイルに格納し、異常の時には
前回格納した制御パラメータを管制局用送受信機に転送
するプログラムルーチンを処理する管制局用計算機であ
る。
ものであり、（１）から（４）は直配従来システムと同
様である。（５ａ）は従来システムのＲＯＭ（５）に故
障リカバリプログラムルーチンを追加したＲＯＭ、１６
１はＣＰＵＩ（２ａ）またはＣＰ Ｕ ２ （２ｆｉ）
の計算した制御パラメータ及び制ｉｌ器ｆｌ＋の出力す
る故障状態信号を編集するデータ編集回路、（７）は送
受信機（８）が受信したデータを解読し、制御パラメー
タを抽出するデータ解読装置、（８）はデータ編集回路
（６）が編集したデータを管制局ａＩｌへ送信しまた管
制局ａυから送られてきた信号を受信する送受信機、（
９）は管制局αυに電波を送信しまた受信するためのア
ンテナ、 ＋１１はこれらの機器を搭載した人工衛星、
ａυは地上に設置された管制局であり、１１３は人工衛
星＋１＋１と電波の送受信を行うための管制局用アンテ
ナ、１１３は人工衛星［１と信号の送受信を行う管制局
用送受信機、σ心は直配ＣＰＵの故障を判断し、正常の
時は制御パラメータをファイルに格納し、異常の時には
前回格納した制御パラメータを管制局用送受信機に転送
するプログラムルーチンを処理する管制局用計算機であ
る。
次に第１図に示したものの動作について第２図から第５
図を用いて説明する。第２図は本システムによる処理の
流れを示したものである。人工衛星ＯＩでは、 ＣＰＵ
Ｉ （２ａ）を使用して制御を開始する。サイクル１
は制御の開始第１回目の処理であり初期化処理（ト）を
行った後に制御処理を行う。
図を用いて説明する。第２図は本システムによる処理の
流れを示したものである。人工衛星ＯＩでは、 ＣＰＵ
Ｉ （２ａ）を使用して制御を開始する。サイクル１
は制御の開始第１回目の処理であり初期化処理（ト）を
行った後に制御処理を行う。
データ編集回路（６）は１サイクルごとに制御パラメー
タ及び故障状態信号を編集し管制局αＢに送信する。管
制局σＤでは１サイクルのデータを受信する度にバック
アップ処理（５２）を行う。サイクルｎにおいて故障が
検知されると制御器（１）はＣＰＵＩ（２ａ）の処理を
強制終了させ、 ＣＰＵＩ （２ａ）からＣＰ −Ｕ
２ （２ｂ）に切り換える。また制御局αυではバッ
クアップ処理（５２）により故障を判別し。
タ及び故障状態信号を編集し管制局αＢに送信する。管
制局σＤでは１サイクルのデータを受信する度にバック
アップ処理（５２）を行う。サイクルｎにおいて故障が
検知されると制御器（１）はＣＰＵＩ（２ａ）の処理を
強制終了させ、 ＣＰＵＩ （２ａ）からＣＰ −Ｕ
２ （２ｂ）に切り換える。また制御局αυではバッ
クアップ処理（５２）により故障を判別し。
直ちに故障直面の制御パラメータを人工衛星ＵＯ＋に送
信する。ＣＰＵ２（２ｂ）はサイクル（ｎ＋１）におい
て故障リカバリ処理（５１）を実行し、制御パラメータ
をＲＡＭの所定の番地に格納し、そのデータを使用して
制御処理を再開する。サイクル（ｎ＋２）以降では制御
処理のみ実行する。第３図は故障リカバリ処理（５１）
の動作を示すもので。
信する。ＣＰＵ２（２ｂ）はサイクル（ｎ＋１）におい
て故障リカバリ処理（５１）を実行し、制御パラメータ
をＲＡＭの所定の番地に格納し、そのデータを使用して
制御処理を再開する。サイクル（ｎ＋２）以降では制御
処理のみ実行する。第３図は故障リカバリ処理（５１）
の動作を示すもので。
ステップ（＋ Ｏｎ）でデータ解読回路（６）から制御
パラメータを入力し、ステップ（１０って人力した制御
パラメータをＲＡ Ｍ ＋４１の所定の番地に書き込む
。
パラメータを入力し、ステップ（１０って人力した制御
パラメータをＲＡ Ｍ ＋４１の所定の番地に書き込む
。
ステップ（＋０２）で凡ての制御パラメータを鼾き込ん
だかどうかを判断し、書き込みが終了していなければ、
ステップ（１０Ｇ）へ戻り、終了していればステップ（
＋０３）で制御処理プログラムの先頭番地へジャンプす
る。それに引き続き制御処理プログラムはサイクルｎの
続きとして処理を開始できる。
だかどうかを判断し、書き込みが終了していなければ、
ステップ（１０Ｇ）へ戻り、終了していればステップ（
＋０３）で制御処理プログラムの先頭番地へジャンプす
る。それに引き続き制御処理プログラムはサイクルｎの
続きとして処理を開始できる。
この処理手続きは故障リカバリプログラムルーテンとし
てＲＯＭ（５ａ）に組み込まれる。第４図はバックアッ
プ処理（５２）の動作を示すもので、ステップ（＋１０
）で管制局用送受信機ａ３が受信した人工衛星Ｏｌのデ
ータを入力し、ステップ（＋１１）で入力したデータか
ら故障状態信号と制御パラメータを抽出する。ステップ
（１１２）で故障状態信号によりＣＰＵが故障かどうか
判断し、正常ならばステップ（＋ １３）で受信した制
御パラメータをファイルへ書き込む。異常の場合はステ
ップ（１１４）で面目受信した制御パラメータをファイ
ルから読み出し。
てＲＯＭ（５ａ）に組み込まれる。第４図はバックアッ
プ処理（５２）の動作を示すもので、ステップ（＋１０
）で管制局用送受信機ａ３が受信した人工衛星Ｏｌのデ
ータを入力し、ステップ（＋１１）で入力したデータか
ら故障状態信号と制御パラメータを抽出する。ステップ
（１１２）で故障状態信号によりＣＰＵが故障かどうか
判断し、正常ならばステップ（＋ １３）で受信した制
御パラメータをファイルへ書き込む。異常の場合はステ
ップ（１１４）で面目受信した制御パラメータをファイ
ルから読み出し。
ステップ（＋１５）で管制局用送受信機に転送する。
管制局用送受信機ａ３はその制御パラメータを人工衛星
α１へ送信する。この処理手続きはバックアッププログ
ラムルーチンとして管制局用計算機に組み込まれて実行
される。第５図はＲＯＭ（４ａ）に組み込まれるプログ
ラムルーチンの配置例である。
α１へ送信する。この処理手続きはバックアッププログ
ラムルーチンとして管制局用計算機に組み込まれて実行
される。第５図はＲＯＭ（４ａ）に組み込まれるプログ
ラムルーチンの配置例である。
この例では番地Ａから初期化プログラムルーチンが１番
地Ｂから制御処理プログラムルーテンが。
地Ｂから制御処理プログラムルーテンが。
番地Ｃから故障リカバリプログラムルーチンが配置され
ている。この場合第３図のステップ（＋０３）において
は制御処理プログラムルーチンの先頭番地Ｂにジャンプ
する。この発明は以上の構成および方法により、ＣＰＵ
の故障時に冗長系のＣＰＵに切り換え、故障の直曲の状
態から制御を再開することができる。この実施例では地
上局と人工衛星に制御装置を分割したが、地上局の代わ
りに別の人工衛星を使用しても実施できる。
ている。この場合第３図のステップ（＋０３）において
は制御処理プログラムルーチンの先頭番地Ｂにジャンプ
する。この発明は以上の構成および方法により、ＣＰＵ
の故障時に冗長系のＣＰＵに切り換え、故障の直曲の状
態から制御を再開することができる。この実施例では地
上局と人工衛星に制御装置を分割したが、地上局の代わ
りに別の人工衛星を使用しても実施できる。
また地上の原子力発電の制御装置として９人が近寄れな
い場所に本実施例の人工衛星側の装置を使用し、離れた
場所に管制局側の装置を設置することにより耐故障制御
装置を実現できる。この場合アンテナと送受信機の代わ
りにケーブルを使用しても目的を達成できる。
い場所に本実施例の人工衛星側の装置を使用し、離れた
場所に管制局側の装置を設置することにより耐故障制御
装置を実現できる。この場合アンテナと送受信機の代わ
りにケーブルを使用しても目的を達成できる。
このようにこの発明の実施例によれば、制御用のＣＰＵ
Ｉ（２ａ）が故障した場合管制局側で記憶しておいた制
御パラメータをＣＰＵ２（２ｂ）を使用して人力し、そ
のデータを使用することにより故障直而の状態から制御
を再開することができるという利点がある。
Ｉ（２ａ）が故障した場合管制局側で記憶しておいた制
御パラメータをＣＰＵ２（２ｂ）を使用して人力し、そ
のデータを使用することにより故障直而の状態から制御
を再開することができるという利点がある。
第１図はこの発明の一実施例による装置の構成図、第２
図はこの発明の一実施例による装置の動作を示すタイム
チャート、第３図はこの発明の一実施例による人工衛星
側で制御パラメータを入力する動作を説明するフローチ
ャート、第４図はこの発明の一実施例による管制局側で
制御パラメータを記憶してお（動作を示すフローチャー
ト、第５図はこの発明の一実施例による人工衛星側の装
置のＲＯＭに組み込まれるプログラムルーチン配置図、
第６図は従来の一実施例による装置の構成図、第７図は
従来の一実施例による装置の動作を示すタイムチャート
である。 図中、（１）は制Ｅ器、 （２ａ）はＣＰ Ｕ １
、 （２ｂ）はＣＰ Ｕ ２ 、 （３ａ）及び（
３ｂ）は故障検知回路。 （４）はＲＡＭ、＋５１及び（５ａ）はＲＯＭ、１６１
はデータ編集回路、（７）はデータ解読装置、（８）は
送受信機。 【９）はアンテナ、［１は人工衛星、αＤは管制局、α
２は管制局用アンテナ、 ［１３１は管制局用送受信機
、 ａ４１は管制局用計算機、 （５１）は初期化プ
ログラムルーチンの処理、 （５２）は故障リカバリ
プログラムルーチンの処理、 （５３）はバックアッ
プ処理プログラムルーチンの処理、 （１００）は制
御パラメータ人力ノステッフ、 （１０りは制御パラ
メータのＲＡＭ占き込みのステップ、 （１０２）は
全制御パラメータの書き込み終了判断のステップ、
（１０３）は制御プログラムへのジャンプのステップ、
（１１りは制ａｌｌ対象データの人力のステップ、
（＋１１）はデータ抽出のステップ、 （１１２）は
故障判断のステップ。 （＋１３）ハフアイル許き込みのステップ、 （１１
４）ハフアイル読み込みのステップ、 （＋１３）は
制御パラメータ転送のステップである。 なお１図中同一符号は同−又は相当部分を示す。
図はこの発明の一実施例による装置の動作を示すタイム
チャート、第３図はこの発明の一実施例による人工衛星
側で制御パラメータを入力する動作を説明するフローチ
ャート、第４図はこの発明の一実施例による管制局側で
制御パラメータを記憶してお（動作を示すフローチャー
ト、第５図はこの発明の一実施例による人工衛星側の装
置のＲＯＭに組み込まれるプログラムルーチン配置図、
第６図は従来の一実施例による装置の構成図、第７図は
従来の一実施例による装置の動作を示すタイムチャート
である。 図中、（１）は制Ｅ器、 （２ａ）はＣＰ Ｕ １
、 （２ｂ）はＣＰ Ｕ ２ 、 （３ａ）及び（
３ｂ）は故障検知回路。 （４）はＲＡＭ、＋５１及び（５ａ）はＲＯＭ、１６１
はデータ編集回路、（７）はデータ解読装置、（８）は
送受信機。 【９）はアンテナ、［１は人工衛星、αＤは管制局、α
２は管制局用アンテナ、 ［１３１は管制局用送受信機
、 ａ４１は管制局用計算機、 （５１）は初期化プ
ログラムルーチンの処理、 （５２）は故障リカバリ
プログラムルーチンの処理、 （５３）はバックアッ
プ処理プログラムルーチンの処理、 （１００）は制
御パラメータ人力ノステッフ、 （１０りは制御パラ
メータのＲＡＭ占き込みのステップ、 （１０２）は
全制御パラメータの書き込み終了判断のステップ、
（１０３）は制御プログラムへのジャンプのステップ、
（１１りは制ａｌｌ対象データの人力のステップ、
（＋１１）はデータ抽出のステップ、 （１１２）は
故障判断のステップ。 （＋１３）ハフアイル許き込みのステップ、 （１１
４）ハフアイル読み込みのステップ、 （＋１３）は
制御パラメータ転送のステップである。 なお１図中同一符号は同−又は相当部分を示す。
Claims (1)
- 少なくとも２台のＣＰＵ、各ＣＰＵの故障を検知する故
障検知回路、ＣＰＵを所定の周期で起動し、また故障検
知回路が出力する故障検知信号を基に故障したＣＰＵか
ら正常なＣＰＵに切り換える制御器、ＣＰＵの計算した
制御パラメータ及び制御器の出力する故障状態信号を編
集するデータ編集回路、データ編集回路が編集したデー
タを管制局へ送信しました管制局から送られてきた信号
を受信する送受信機、送受信機が受信した信号を解読し
、制御パラメータを抽出するデータ解読装置、管制局に
電波を送信しました受信するアンテナ、ＣＰＵの計算の
結果等を記憶しておくＲＡＭ（読み書き可能メモリ）、
ＣＰＵが故障した場合にデータ解読装置から制御パラメ
ータを入力し、前記ＲＡＭの所定の番地に書き込むプロ
グラムルーチン、このプログラムルーチンや制御用のプ
ログラムルーチンを記憶しておくＲＯＭ（読みだし専用
メモリ）、前記アンテナと電波の送受信を行う管制局用
アンテナ、前記送受信機と信号の送受信を行う管制局用
送受信機、管制局用送受信機が受信した信号を入力し、
前記ＣＰＵの故障を判別し、正常の時は制御パラメータ
をファイルに格納し、異常の時には前回格納した制御パ
ラメータを管制局用送受信機に転送するプログラムルー
チン、このプログラムルーチンを処理する管制局用計算
機を備えた耐故障デジタル制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62035122A JPS63201837A (ja) | 1987-02-18 | 1987-02-18 | 耐故障デジタル制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62035122A JPS63201837A (ja) | 1987-02-18 | 1987-02-18 | 耐故障デジタル制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63201837A true JPS63201837A (ja) | 1988-08-19 |
Family
ID=12433125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62035122A Pending JPS63201837A (ja) | 1987-02-18 | 1987-02-18 | 耐故障デジタル制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63201837A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05113701A (ja) * | 1991-10-23 | 1993-05-07 | Sharp Corp | 複写機のメンテナンス用通信システム |
| JP2008183912A (ja) * | 2007-01-26 | 2008-08-14 | Mitsubishi Electric Corp | 衛星搭載用制御装置 |
| DE112018002622T5 (de) | 2017-06-26 | 2020-05-14 | Nifco Inc. | Als Behälterhalter dienende Lüftereinheit |
-
1987
- 1987-02-18 JP JP62035122A patent/JPS63201837A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05113701A (ja) * | 1991-10-23 | 1993-05-07 | Sharp Corp | 複写機のメンテナンス用通信システム |
| JP2008183912A (ja) * | 2007-01-26 | 2008-08-14 | Mitsubishi Electric Corp | 衛星搭載用制御装置 |
| DE112018002622T5 (de) | 2017-06-26 | 2020-05-14 | Nifco Inc. | Als Behälterhalter dienende Lüftereinheit |
| US11351843B2 (en) | 2017-06-26 | 2022-06-07 | Nifco Inc. | Air vent unit serving as container holder |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102521059B (zh) | 一种星载数据管理系统自主容错方法 | |
| US4941087A (en) | System for bumpless changeover between active units and backup units by establishing rollback points and logging write and read operations | |
| US6065135A (en) | Error detection and fault isolation for lockstep processor systems | |
| EP0974912B1 (en) | Fault resilient/fault tolerant computing | |
| US10146648B1 (en) | Preserving disaster recovery protection for a data storage object | |
| JPS63201837A (ja) | 耐故障デジタル制御装置 | |
| JP3233274B2 (ja) | マイクロコンピュータのプログラムリブート方法およびプログラムリブート装置 | |
| JPS63229502A (ja) | 耐故障デジタル制御装置 | |
| JPS6128141B2 (ja) | ||
| EP1216443B1 (en) | A computer device with a safety function | |
| JPS58195968A (ja) | 再実行制御方式 | |
| JP3033586B2 (ja) | 情報処理システム | |
| JPH05282224A (ja) | 通信制御装置 | |
| JPS6113627B2 (ja) | ||
| JPS5911927B2 (ja) | アドレス障害処理方式 | |
| JPS62212865A (ja) | マルチプロセツサ制御方式 | |
| JPS585856A (ja) | 論理装置のエラ−回復システム | |
| JPS58217059A (ja) | 複合計算機システム | |
| JPS5816497B2 (ja) | システム共通部をそなえたデ−タ処理システム | |
| JPS5941210B2 (ja) | 電源障害時の処理方式 | |
| JPS635779B2 (ja) | ||
| JPH11265321A (ja) | 障害復旧方法、中央処理装置及び中央処理システム | |
| JPH0157825B2 (ja) | ||
| JPS62229333A (ja) | 多重化処理装置 | |
| JPH01161472A (ja) | マルチプロセツサシステム |