JPH0441378Y2 - - Google Patents

Description

【考案の詳細な説明】 ［産業上の利用分野］ この考案は、デジタル信号処理装置におけるク
ロツクパルス発生回路、特に出力クロツク周波数
を高密度に制御することができるクロツクパルス
発生回路に関する。

［従来の技術］ 従来、デジタル信号処理装置のクロツクパルス
発生回路にあつては、クロツクパルスの位相をい
かに連続にし、周波数をいかに安定にするかが目
標とされ、その目標のために種々の努力がなされ
てきた。その結果、今日、安定なクロツクパルス
発振器が多数開発されている。

これに対し、公知文献：大塚、二宮、“フイー
ドフオワード型タイムベースコレクタ”（テレビ
ジヨン学会技術報告、TEBS83−１，１〜６ペ−
ジ、昭和57年９月27日）において、テレビジヨン
信号を対象としたデジタル化信号処理装置のクロ
ツクパルス発生回路であつて、入力テレビジヨン
信号の１水平同期周期毎にクロツクパルスの位相
を選択的に制御する手法が提案されている。

［考案が解決しようといる問題点］ ところで、この公知文献にみる例は、線形なデ
ジタル化信号処理技術を、周波数軸上のみから時
間軸上へも拡張したものであり、デジタル信号処
理を従来より、より一般にとらえ実施したものと
して注目できる。

しかし、先の例ではクロツクパルス位相を入力
テレビジヨン信号の１水平周期毎に制御するのみ
で各水平周期毎のクロツクパルスの周波数は全て
同一である。

そこで、この考案は先の公知例より更に一般的
なデジタル信号処理を可能にすることを目標にし
て案出したクロツクパルス発生回路を提案するも
のであつて、クロツクパルスの周期を１パルス毎
に変化させることができるようにしたものであ
る。

［問題点を解決するための技術的手段］ 上述の問題点を解決するため、この考案におい
ては、デジタル信号処理装置のクロツクパルス発
生回路であつて、 長時間にわたつて位相が連続でかつ周波数の安
定なクロツクパルス信号の１周期以下の遅延時間
を有する復数の遅延線を直列接続したパルス遅延
部を有し、 このパルス遅延部に上記クロツクパルスが印加
されて、上記遅延線の遅延時間分だけ互に位相の
異なる復数のクロツクパルス群が形成され、これ
らのクロツクパルス群の中から、クロツクパルス
周期に略等しい時間毎に、直前に出力されたクロ
ツクパルスと相等しい位相、若しくは当該位相の
前後の位相関係に位置するクロツクパルスの位置
から１つの位相が選択出力されるクロツクパルス
選択部と、 直前に出力されたクロツクパルスのタイミング
で、次に出力すべきクロツクパルス位相に係わる
情報を確定するデータラツチ部と、 当該次に出力すべきクロツクパルス位相に係わ
る情報を、直前に出力されたクロツクパルス毎に
順次発生する制御データ発生部とで構成され、 出力クロツクパルスの周期を１パルス毎に変化
させることを特徴とするものである。

［作用］ この考案の手段を新しく導入することにより、
各出力クロツクパルス毎に用いた遅延線１２〜１
４の遅延時間τ／８（τは基本クロツクの１周期）
分だけ位相を制御することが可能になる。

その結果、処理を行なうべき入力信号について
定めた所定長単位毎に、出力クロツクパルス毎の
位相の制御の方法を変化させれば、各所定長単位
毎に出力クロツクパルスの周波数を変化させるこ
とができる。

そのとき、原クロツクパルスを安定度の高いク
ロツク発振器から得れば、周波数の精密な制御が
可能になる。

［実施例］ 続いて、この考案に係るクロツクパルス発生回
路の一例を第１図以下を参照して詳細に説明す
る。

第１図はその基本構成例を示す機能ブロツク図
である。

この考案では、安定なクロツクパルス発振器
（図示しない）から得られたクロツクパルス（基
本クロツク）と、処理すべき入力信号について任
意に定めた所定長単位毎に、その単位が必要とす
るクロツクパルスの周波数に係わる情報とが入力
される。

そして、各パルス毎に位相が制御され、各所定
長単位を単位としてクロツクパルス周波数を測定
したとき、当該所定長単位にとつて必要な周波数
に制御されたクロツクパルスが出力される。

このために、この考案では、第１図に示すよう
にパルス遅延部１０、クロツクパルス選択部２
０、データラツチ部３０及び制御データ発生部４
０で構成される。

パルス遅延部１０では入力クロツクに対して、
τ／ｎだけ順次位相のずれたｎ個のパルスが形成
される。

ここに、τは入力クロツクの１周期、ｎは整数
で、この例ではｎ＝８の場合を例示する。

クロツクパルス選択部２０では、ｎ個のクロツ
クパルスのうち、必要な位相情報を有するクロツ
クパルスが選択される。どの位相のクロツクパル
スを選択するかは、制御データ発生部４０に供給
された周波数情報によつて決定される。

データラツチ部３０では、この周波数情報と出
力クロツクパルスの位相から、選択すべきクロツ
クパルスのアドレスデータが形成される。

続いて、第２図以下を参照しながら、上述した
て各部の詳細な構成と動作を説明する。

第２図は、各部の詳細な構成例を示す説明図で
ある。

この例では、第１図の出力クロツクパルスの位
相制御の単位は１クロツクパルス周期τの1/8の
場合を示している。

安定なクロツクパルスは、最初にパルス遅延部
１０に入力される。パルス遅延部１０では、クロ
ツクパルスはバツフアアンプ１１を経てτ／８の
遅延量を有する継続接続された３個の遅延線１２
〜１４のうちの初段の遅延線１２に供給される。

バツフアアンプ１１は、クロツクパルス発振器
に対する緩衝の目的で用いられている。

ここで、バツフアアンプ１１のクロツクパルス
ａを基本クロツクとすれば、各遅延線１２〜１４
から得られるクロツクパルスｂ〜ｄとの相対関係
は第３図Ａ〜Ｄに示すようになる。すなわち、
夫々位相がτ／８だけずれたクロツクパルスａ〜
ｄが得られる。

これらクロツクパルスａ〜ｄは夫々バツフアと
しても機能するインバータ１５〜１８に供給され
て位相反転される。

位相反転されたクロツクパルスをｅ〜ｈとすれ
ば、これら８個のクロツクパルスａ〜ｈは第３図
に示すように、いずれも基本クロツクの基準位相
に対し、τ／８だけ順次位相のずれたパルスとし
て得られる。

これらクロツクパルスａ〜ｈはクロツクパルス
選択部２０に導かれる。クロツクパルス選択部２
０としては一般のデータマルチプレクサを用いる
ことができる。

クロツクパルス選択部２０には、さらにクロツ
クパルスａ〜ｈのうちからいかなるクロツクパル
スを選択するかというアドレスデータも入力され
る。このアドレスデータは、直前に出力されたク
ロツクパルスのタイミングに基づいてデータラツ
チ部３０にて確定する。

本例では出力クロツクパルスの位相制御の単位
がτ／８であるからアドレス数は８通り、従つ
て、アドレスデータは３ビツトで構成される。

従つて、これらのアドレスデータは、第３図の
クロツクパルスａ〜ｈの位相に対応して、例えば
第４図に示すように符号化されている。

データラツチ部３０はアドレスデータ用のラツ
チ回路３１を有し、直前に出力されたクロツクパ
ルス（端子３９に得られる出力クロツクパルス）
をτ／２の遅延量を有する遅延線３３を用いて遅
延させたパルスがラツチクロツクとしてラツチ回
路３１に供給される。これによつてアドレスデー
タが確定する。

確定したアドレスデータ（ラツチデータ）のう
ちの下位２ビツトを用いてクロツクパルス選択部
２０にてクロツクパルスａ〜ｈの位相が選択され
る。そして、出力クロツクパルスとアドレスデー
タの最上位ビツトが排他的論理和演算器（エクス
クルージブルオア回路）３２に供給される。従つ
て、 (1) 最上位ビツトが“Ｌ”のとき、クロツクパル
ス選択部２０のクロツクパルスをそのまま通過
させ、 (2) 最上位ビツトが“Ｈ”のとき、(1)のクロツク
パルスを反転させる。

このようにして得られたクロツクパルスは、ア
ンド回路３４を経て出力クロツクパルスとなるも
のである。

ここで、アンド回路３４のもう一方の入力パル
スｘは、少なくともクロツクパルス選択部２０の
アドレスデータ確定から出力確定までに要する時
間だけ出力クロツクパルスを“Ｌ”にするための
制御信号であり、次による。

例えば、直前に出力されたクロツクパルス位相
が第３図Ｄで、次に出力されるべき位相が同図Ｅ
である場合を考える。

クロツクパルスｅのアドレスデータは第５図の
時点ｔ１のタイミングでラツチされる。その瞬
間、アドレスデータは“011”から“100”に変化
するから、エクスクルージブルオア回路３２の出
力は反転する。そのため、エクスクルージブルオ
ア回路３２の出力は“Ｈ”のままとなる（第５図
Ａ〜Ｅ）。

そして、時点ｔ１からクロツクパルス選択部２
０の出力確定に要する時間だけを経た時点ｔ２
で、クロツクパルス選択部２０からはアドレス下
位２ビツトによつて選択されたクロツクパルスａ
が出力される。

その結果、エクスクルージブルオア回路３２の
出力は“Ｌ”となり、クロツクパルスｅによつて
次のアドレスデータがラツチされる時点ｔ３まで
クロツクパルスａを反転したクロツクパルスｅが
出力される（同図Ｅ）。

以上の過程で得られたクロツクパルス選択部２
０の出力は、第５図Ｅに示すように対称性に著し
い歪みがある。アンド回路３４はこの歪みを補正
する目的で設けられている。

すなわち、入力パルスｘは少なくとも時点ｔ１
〜ｔ２の期間は“Ｌ”になるよう作られた信号で
ある。このアンド回路３４で入力パルスｘとエク
スクルージブルオア回路３２の出力の論理積を演
算することにより、第５図Ｉに示した出力クロツ
クが得られる。

従つて、ラツチ回路３１のラツチに用いるクロ
ツクがｔ１〜ｔ２以上、τ／２以下の遅延量をも
つ遅延線３６で遅延させ、一方同じクロツクをイ
ンバータ３７で反転させたものと、先程の遅延パ
ルスとを負論理のアンド回路３８で演算すること
により入力パルスｘが作成される。これらのタイ
ミング関係を第５図Ｆ〜Ｈに示した。

ところで、ラツチ回路３１に入力するアドレス
データは、直前に出力したクロツクパルスのタイ
ミングから、少なくともラツチ回路３１のラツチ
タイミングまでの間に制御データ発生部４０から
発生させる必要がある。

この条件を満たす制御データ発生部４０は種々
の構成が可能である。

例えば、最も簡単には第２図に示すように、
ROM４１とアドレスカウンタ４２で構成でき
る。この場合、ROM４１にはクロツク周波数を
制御しようとする処理を行なうべき、入力信号の
所定長単位にとつて必要な周波数情報を行アドレ
スに、また、出力クロツクパルスに従つて増加す
る情報を列アドレスとして加えられる。

列アドレスはカウンタ４２で、出力クロツクパ
ルスに従つて順次発生する。カウンタ４２は処理
を行なうべき入力信号の所定長単位毎にクリアさ
れ、列アドレスは０に復帰した後順次増加する。

ROM４１の各番地は３ビツトで構成され、次
に出力すべきクロツクパルスの位相に関するアド
レス情報が予め書き込まれている。この書き込み
情報を行アドレス（周波数情報）に対応して設定
しておけば、当該所定長単位のクロツクパルス周
波数は所望通りに制御できる。

制御データ発生部４０は第６図に示すように構
成することも可能である。第６図ではラツチ回路
３１に入力するアドレス情報は３ビツトのカウン
タ４３により発生させている。

このとき、カウンタ４３のカウントをカウント
アツプするか、逆にカウントダウンするかによつ
て、出力クロツクパルスの周波数を低く、或いは
高く制御できる。

そして、カウンタ４３のカウントに用いるクロ
ツクを出力クロツクパルス毎に発生させるか、或
いは何クロツクおきかに発生させるかに応じて出
力クロツクパルスの周波数の変化を大きく、また
は小さく設定できる。

ROM４４は、所定長単位にとつて必要な周波
数情報に応じた上記動作を司どる。

すなわち、このROM４４には周波数情報をそ
のアドレスデータとして供給され、このROM４
４からはカウントアツプ／ダウンに係わる情報及
びカウンタ４３のカウントに用いるクロツクパル
スの発生に関する情報が出力される。

このうち、前者は直接カウンタ４３に供給され
る。これに対して、後者は出力クロツクパルスを
クロツクとするカウンタ４５に加えられる。カウ
ンタ４５はROM４４から得られたデータ数のカ
ウントを繰り返し、カウント終了時にその都度カ
ウント終了パルスを発生する。

このカウント終了パルスがカウンタ４３に対す
るクロツクとして使用され、これによつて上述し
た動作を行なわせしめることが可能になる。

すなわち、ROM４４に周波数情報に応じて予
め書き込んでおくデータは、カウンタ４５でカウ
ント終了パルスを何クロツクおきに発生させるか
というカウンタ４５に対する所期設定データであ
る。所期設定データは所定長単位毎にカウンタ４
５で設定される。

第６図の構成では、以上の周波数変化に係わる
動作の他に、出力クロツクパルスの所期位相を基
本クロツクに対して偏移させることができる。

カウンタ４３で所定長単位毎に設定されるのが
その所期位相データであり、このデータはROM
４４の周波数データに重量される形でラツチ回路
３１へと導かれる。

なお、初期位相データを与えることによる位相
偏移は、この考案を先の公知文献と同様の目的で
用いることができる例を示すものであることに注
意されたい。

更に、カウンタ４３や４５を複数組用い、カウ
ント終了パルスが発生する毎にこれらの組を順次
切り替えて用いる構成にすると、カウント終了パ
ルス発生のサイクルを細かく制御することが可能
である。

この場合、カウンタ４３のカウントの状況を細
かく設定できるから、出力クロツクパルスの周波
数制御精度が高められることは言うまでもない。

なお、制御データ発生部４０を第２図に示すよ
うに構成する場合においては、ハード構成が簡単
であるが大容量ROMを必要とし、第６図に示す
ように構成する場合においては、ハード構成は複
雑であるがROMは小容量でよい特徴がある。

従つて、前者は所定長単位が比較的短い出力ク
ロツクパルスサイクルである場合に、後者は逆に
所定長単位が比較的長い場合に用いることが適当
であると考えられる。

［考案の効果］ 以上説明したように、この考案においては、ク
ロツクパルスの位相をクロツクパルス毎に変化さ
せることができるから、処理を行なうべき入力信
号について定めた所定長単位毎に独立してクロツ
クパルスの周波数を変化させることができる。

この場合この考案では、PLL等を用いたクロ
ツクパルス周波数の制御方法とは原理、結果とも
に全く異なり、単一の安定な発振器からのクロツ
クパルスの位相周波数を必要に応じて制御する一
手段を提供することができる。

従つて、この考案は時間軸上の信号処理をデジ
タル信号処理技術により行なうという新しい可能
性を開く特有の効果を奏するものである。

【図面の簡単な説明】

第１図はこの考案の基本構成例を示す機能ブロ
ツク図、第２図はその各部の詳細な構成例を示す
説明図、第３図はクロツクパルス群を概念的に説
明した図、第４図はクロツクパルス群と符号化の
関係を示す図、第５図はクロツクパルス選択に係
わるタイミング関係を示す説明図、第６図は制御
データ発生部の他の構成例を示すブロツク図であ
る。 １０……パルス遅延部、２０……クロツクパル
ス選択部、３０……データラツチ部、４０……制
御データ発生部。

Claims (1)

1. 【実用新案登録請求の範囲】 デジタル信号処理装置のクロツクパルス発生回
   路であつて、 長時間にわたつて位相が連続で、かつ周波数の
   安定なクロツクパルス信号の１周期以下の遅延時
   間を有する復数の遅延線を直列接続したパルス遅
   延部を有し、 このパルス遅延部に上記クロツクパルスが印加
   されて、上記遅延線の遅延時間分だけ互に位相の
   異なる復数のクロツクパルス群が形成され、 これらのクロツクパルス群の中から、クロツク
   パルス周期に略等しい時間毎に、直前に出力され
   たクロツクパルスと相等しい位相、若しくは当該
   位相の前後の位相関係に位置するクロツクパルス
   の位置から１つの位相が選択出力されるクロツク
   パルス選択部と、 直前に出力されたクロツクパルスのタイミング
   で、次に出力すべきクロツクパルス位相に係わる
   情報を確定するデータラツチ部と、 当該次に出力すべきクロツクパルス位相に係わ
   る情報を、直前に出力されたクロツクパルス毎に
   順次発生する制御データ発生部とで構成され、 出力クロツクパルスの周期を１パルス毎に変化
   させることを特徴とするクロツクパルス発生回
   路。