JPH0441492B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は液晶やELなどの光学素子と組み合わ
せることによつて画像表示装置等を構成する半導
体装置およびその製造方法に関するものである。

従来例の構成例とその問題点 原子結合対の不完全性を補償するためにその組
成中に数％程度の水素や弗素を含んで形成される
非晶質シリコンは、低温形成が可能なことや大面
積化が容易であるなどの理由により低価格の太陽
電池を得る半導体材料として注目されている。し
かしながら単結晶シリコンと比較すると自由電子
の移動度は0.1〜１cm²／Ｖ・secと３桁以上小さ
く、集積化に値する性能の半導体素子は得られな
い。それでも高速動作や大きな動作電流を必要と
しない、例えば液晶セルと組み合わせることによ
つて画像表示装置を構成する絶縁ゲート型
（MIS）トランジスタのスイツチングアレイを得
ることは可能である。

しかしなから文献などで公知となつたMISトラ
ンジスタはソース・ドレイン電極とゲート金属層
とが自己整合の位置関係になく、ゲート・ソース
あるいはゲート・ドレイン間の重なり容量を通し
てソースあるいはドレインに接続された負荷であ
る液晶セルの電位が、MISトランジスタをon−
offさせるために印加されるゲートパルスの立上
りと立下り時に変動してしまう欠点があつた。液
晶セルと並列に重なり容量よりも大きな補助容量
を導入して電位の安定を計ると、補助容量を充電
するためには大きなon電流が長い書込み時間が
必要となり、前者では大きな移動度が非晶質シリ
コンに要求されることと等価で現時点では実現困
難で、また後者では走査線数を多く設定できない
ことになる。このため上記画像表示装置は液晶セ
ルの寸法が１mm角と大きく、絵素数は20×20程度
の規模の小さいものした得られていないのが現状
である。既に本発明者らは自己整合型のMISトラ
ンジスタを提案し、上気した問題点も含めて優れ
た効果をあげているが、ここではまずこの例を説
明する。

第１図は第２図ａ〜ｄは上述したMISトランジ
スタの平面図と第１図のＡ−A′線上の製造工程
断面図であり、製造工程は以下に述べる通りであ
る。

まず第２図ａに示したように、例えはガラス板
よりなる絶縁性基板１上にドナまたはアクセプタ
となる不純物を含まない第１の非晶質シリコン層
２，例えば窒化シリコンよりなる第１の絶縁層
３，例えばモリブデンよりなる第１の金属層４お
よび例えばアルミニウムよりなる薄膜層５を順次
全面に被着する。このとき非晶質シリコン層２を
大気に晒することなく第１の絶縁層３を被着する
汚染を避けることができてMISトランジスタの特
性が安定するとともに、非晶質シリコン層２への
第１の絶縁層３の密着力強化にとつて効果的であ
る。このためにはシラン系ガスのグロー放電によ
るプラブマ堆積が簡便で、同一のチエンバ内で、
好ましくは真空搬送路と複数のチエンバを用いて
行なわれる。

つぎに第２図ｂに示したように薄膜層５′第１
の金属層４′および第１の絶縁層３′よりなる積層
部を形成して非晶質シリコン層２を選択的に露出
した後に、全面にドナまたはアクセプタとなる不
純物を含む第２の非晶質シリコン層６を被着す
る。そして第２図ｃに示したように前記積層部を
含んで第１および第２の非晶質シリコン層を島状
２′（第１図では破線で示す部分）、６′に形成し
た後に熱燐酸中に放置する。そうすると前記積層
部が、6000〜9000Åと厚いために、非晶質シリコ
ン層６′が1000〜2000Åと薄ければ積層部の段差
部７で非晶質シリコン層６′は段切れを生じ、薄
膜層５′の側面が一部きたは全部露出しているの
でアルミニウムよりなる薄膜層５′は溶解し、同
時に薄膜層５′上の不純物を含む非晶質シリコン
層も除去されてゲート電極となる第１の金属層
４′が露出する。

その後全面に例えば窒化シリコンよりなる第２
の絶縁層８を被着し、非晶質シリコン層６′およ
びゲート金属層４′上に開口部９および１０を形
成し、前記開口部９，１０を介して例えばアルミ
ニウムよりなるソース・ドレイン配線１１，１２
およびゲート取出配線１３を形成してMISトラン
ジスタが完了する。不純物を含まない第１の非晶
質シリコン層２′上に形成された不純物を含む第
２の非晶質シリコン層６′がソース・ドレイン１
４，１５を構成するのは言うまでもない。

第１，第２図に示されたMISトランジスタは単
結晶シリコンMOSトランジスタの多くの場合と
同様にソース・ドレインとゲート自己整合的に形
成されている。すなわちゲート金属層４′の端部
とソース・ドレイン１４，１５の端部が同一直線
上にあつて、それらの間には平面的な重なりが全
くない。これはソース・ドレインが不純物を含む
非晶質シリコンよりなり、しかもその被着方法が
ゲートパターンを利用したリフトオフによつてな
されるからである。このためゲート・ソースある
いはゲート・ドレイン間の静電容量は自己整合形
でない場合に比べると1/10〜1/100にまで低下し、
パルス動作させる場合の制約が著しく緩和される
とともに、第２の絶縁層８の存在によつてチヤネ
ル部が外気と遮断されているために信頼性も優れ
ているなどの長所がある。

しかしなから非晶質シリコン層とゲート絶縁層
を連続して形成せねばならぬことと、ゲートパタ
ーンを利用したリフトオフを採用するために次に
述べるような制約を受ける。第２図ｅ，ｆは第１
図のＢ−B′線およびＣ−C′線上の断面図で、ゲー
ト金属層４′と絶縁性基板１との間に不純物を含
まない非晶質シリコン層２′とゲート絶縁層３′が
存在している。したがつて第２図ｆ，すなわちソ
ース配線１１とゲート金属層４′との交差点で非
晶質シリコン層２′，ゲート絶縁層３′およびゲー
ト金属層４′よりなる積層部の段差が大きくなつ
て第２の絶縁層８のカバレージが悪くなり、ソー
ス配線１１が段切れを生じたり、ソース配線１１
とゲート金属層４′との絶縁低下を招く恐れがあ
る。第２の絶縁層８を厚くすることによりカバレ
ージの改善を計ろうとすれば、第２図ｅすなわち
開口部１０を介してゲート金属層４′へゲート取
出配線１３を接続する取出部で開口部１０の段差
が大きくなつてゲート配線１３が段切れを生じる
不都合が生じるので結局はゲート配線１３も厚く
せねばならなくなり、微細加工が困難となる。

また上記MISトランジスタではソース・ドレイ
ン配線が露出しているので液晶やELと組み合わ
せて用いる場合にはそれらとの分離のための新た
な絶縁層の導入が必要である。少なくとも映像信
号線を兼ねるソース配線１１だけは絶縁層で絶縁
しておかないとソース配線１１が液晶またはEL
を直接駆動してしまうのでマトリクス表示が不能
になる。そして新たな絶縁層の被着にあたつてソ
ース・ドレイン配線１１，１２が厚いとやはりカ
バレージに起因する諸問題が生じることは明白で
ある。

発明の目的 本発明はかかる状況に鑑みなされたもので、半
導体スイツチ素子を２次元のマトリスクに多数配
置し、液晶あるいはELと組み合わせて画像表示
装置を構成する半導体装置等において、絵素数と
同等数以上の交差点において良好な多層配線を形
成するとともに絵素部を形成するのに適した絶縁
層を有する半導体装置を提供することを目的とす
る。

発明の構成 本発明のMIS型トランジスタは、絶縁性基板上
にソース・ドレイン配線となる第１の金属層が形
成され、第１の絶縁層を介して絶縁性基板上にシ
リコンを主成分とする島状の第１の非単結晶半導
体層が被着され、第１の非単結晶半導体層上の一
部には第２の絶縁層とゲート電極となる第２の金
属層よりなる積層部が形成され、第１の非単結晶
半導体層上の第２の絶縁層以外の領域と第１の絶
縁層に形成された開口部を介して第１の金属層と
を接続するように形成されたシリコンを主成分と
しドナまたはアクセプタとなる不純物を含む第２
の非単結晶半導体層をソース・ドレインとし、全
面に被着された第３の絶縁層上に第３の金属層が
形成されていることを特徴とするもので、以下図
面とともに本発明の実施例について説明する。な
お同一機能の各部については第１図，第２図と同
じ番号を付す。

実施例の説明 第３図は本発明の実施例による半導体装置の平
面図を示し、第４図ａ〜ｄは同じく第３図のＡ−
A′線上の製造工程断面図であり、製造工程は以
下に述べる通りである。

まず第４図ａに示すように、ガラス板１上に例
えばモリブデンよりなるソース・ドレイン配線１
１，１２を形成し、その後例えば酸化シリコンよ
りなる第３の絶縁層１６，不純物を含まない第１
の非晶質シリコン層２，例えば窒化シリコンより
なる前述の第１の絶縁層３，例えばモリブデンよ
りなる第１の金属層４および例えばアルミニウム
よりなる薄膜層５を全面に順次被着する。このと
き非晶質シリコン層２を大気に晒すことなく第１
の絶縁層３を被着すると好ましい結果が得られる
ことは既に述べた通りである。

次に第４図ｂに示すように薄膜層５′，第１の
金属層４′および第１の絶縁層３′よりなる積層部
を形成して非晶質シリコン層２を露出した後に前
記積層部を含んだ島状の非晶質シリコン層２′を
形成し、さらに第３の絶縁層１６に開口部１７を
形成してソース・ドレイン配線１１，１２の一部
を露出する。

そして第４図Ｃに示したように全面にドナまた
はアクセプタとなる不純物を含む第２の非晶質シ
リコン層６を被着し、島状の非晶質シリコン層
２′上と開口部１７を介してソース・ドレイン配
線１１，１２を接続する第２の非晶質シリコン層
６′を形成する。その後、先述したように薄膜層
５′の除去とともに薄膜層５′上の第２の非晶質シ
リコン層を選択的に除去してゲート金属層４′を
露出した後に第４図ｄ〜ｇに示したように例えば
窒化シリコンよりなる第２の絶縁層８を被着し、
ゲート金属層４′上の第２の絶縁層８には開口部
１０を形成し、ソース配線１１上には第３の絶縁
層１６と第２の絶縁層８とを貫通する開口部１８
を形成し、開口部１０を介してゲート金属層４′
とまた開口部１８を介してソース配線１１と接続
する例えばアルミニウムよりなるゲート取出配線
１３とソース取出配線１９を形成して本発明によ
る半導体装置が完成する。なお、液晶画像表示装
置とするには、ガラス基板２０上に透明電極の形
成されたものを対向させこれらの間に液晶２３を
封入すればよい。第４図ｅ，ｆ，ｇは第３図の半
導体装置（基板２０，電極２１，液晶２２を図示
せず）のＢ−B′，Ｃ−C′，Ｄ−D′線上の断面図
で、それぞれゲート配線取出部、ゲート配線４′
とソース配線１１との交差部、ソース配線取出部
に対応している。

第２図ｆと第４図ｆとの比較からも分るように
第２図では下地に第１の非晶質シリコン層２′と
第１の絶縁層３′を有し、等価的に膜厚の大きく
なつたゲート配線層４′上に第２の絶縁層８を介
してソース配線１１そ形成されていたのに対し
て、本発明では第３の絶縁層１６によつて絶縁さ
れた膜厚1000〜1500Åの薄いソース配線１１が第
１の非晶質シリコン層２′と第１の絶縁層３′を介
してゲート配線層４′の下を通過する構成になつ
ているために、多層配線の交差部における実効的
な段差が減少している。この結果、多層配線の交
差部における段切れは皆無となり、絶縁耐圧も著
しく向上した。

第２図ｅと第４図ｅとの比較ではゲート配線取
出部の改善はなく、第４図ｇのソース配線取出部
では第３の絶縁層１６と第２の絶縁層８を貫通す
る開口部１８を介してソース取出配線１９を形成
せねばならず、開口部１８の段差での段切れが生
じ易いことが分る。しかしながら画像表示装置を
構成する半導体装置において微細加工が必要され
るのは絵素部だけであり、ゲート配線取出部とソ
ース配線取出部は絵素ピツチ毎に１つあれば十分
なのであるから加工精度はずい分緩くなる。した
がつてゲート取出配線１３とソース取出配線１９
は膜厚が厚くても支障はない。映像信号と走査信
号を外部から例えばワイアボンドなどを供給する
のであれば、開口部１０，１８の段差部で段切れ
を生じていても何ら問題とはならない。

これらの特徴は画像表示装置を構成する半導体
装置に固有のもので、従来例のようにソース・ド
レイン配線１１，１２をゲート取出配線１３と同
時に形成する構成では実現できないことが分る。

本発明による半導体装置では絵素部は第２の絶
縁層８によつて保護されているので、例えは液晶
を配向処理として布による研磨を施しても金属粉
の発生に伴なう損傷は皆無であり、また薬剤や加
熱による化学反応も一切生じないのでEL素子な
どを被着する場合も極めて有利であるなどの優れ
た効果が得られた。またMISトランジスタが自己
整合型になつていることは言うまでもなかろう。

なお、本発明においては、単結晶シリコン以外
のシリコン材料、すなわち微結晶化シリコンや多
結晶シリコンにも通用可能である。

発明の効果 以上のように本発明は、多層配線の交差部にお
ける実効的な段差が減少し、段切れを防止でき、
絶縁耐圧も著しく向上するとともに、表面の損傷
等を受けにくい画像表示等に好適な半導体装置を
得ることができる。

【図面の簡単な説明】

第１図は従来の構成によるMIS型トランジスタ
の概略平面図、第２図ａ〜ｄは第１図のトランジ
スタのＡ−A′線上の製造工程断面図、第２図ｅ，
ｆは第１図のＢ−B′，Ｃ−C′線上の断面図、第３
図は本発明の一実施例による半導体装置の概略平
面図、第４図ａ〜ｄは第３図の半導体装置のＡ−
A′線上の製造工程断面図で同ｄは液晶表示装置
の部分断面図、第４図ｅ〜ｇは第３図のＢ−B′，
Ｃ−C′，Ｄ−D′線上の表示装置としたときの断面
図である。 １……絶縁性基板、２，２′……第１の非単結
晶半導層、３，３′……第１の絶縁層、４，４′…
…ゲート金属層、６，６′……第２の非単結晶半
導体層、８……第２の絶縁層、１１，１２……ソ
ース・ドレイン配線、１３……ゲート取出配線、
１４，１５……ソース・ドレイン配線、１６……
第３の絶縁層、１８……ソース取出配線。

Claims (1)

1. 【特許請求の範囲】 １ 絶縁性基板上にソース・ドレイン配線となる
   第１の金属層が形成され、第１の絶縁層を介して
   前記絶縁性基板上にシリコンを主成分とする島状
   の第１の非単結晶半導体層が被着され、前記第１
   の非単結晶半導体層上の一部には第２の絶縁層と
   ゲート電極となる第２の金属層よりなる積層部が
   形成され、前記第１の非単結晶半導体層上の前記
   第２の絶縁層以外の領域と前記第１の絶縁層に形
   成された開口部を介して前記第１の金属層とを接
   続するように形成されたシリコンを主成分としド
   ナまたはアクセプタとなる不純物を含む第２の非
   単結晶半導体層をソース・ドレインとし、全面に
   被着された第３の絶縁層上に第３の金属層が形成
   されていることを特徴とする半導体装置。 ２ 絶縁性基板上にソース・ドレイン配線となる
   第１の金属層を選択的に形成する工程と、全面に
   第１の絶縁層、シリコンを主成分とする第１の非
   単結晶半導体層、第２の絶縁層、第２の金属層、
   前記第２の金属層及び不純物を含む第２の非単結
   晶半導体層と食刻剤の異なる薄膜層を順次形成す
   る工程と、前記薄膜層と第２の金属層と第２の絶
   縁層よりなる積層部を選択的に形成する工程と、
   前記第１の非単結晶半導体層を島状に形成する工
   程と、前記第１の絶縁層に開口部を形成して前記
   第１の金属層の一部を露出する工程と、シリコン
   を主成分としドナまたはアクセプタとなる不純物
   を含む第２の非単結晶半導体層を全面に形成する
   工程と、前記島状の第１の非単結晶半導体層上と
   前記第１の金属層を接続する前記第２の非単結晶
   半導体層を選択的に残す工程と、前記薄膜層の除
   去とともに薄膜層上の第２の非単結晶半導体層を
   選択的に除去する工程と、全面に第３の絶縁層を
   被着する工程と、前記第２の金属層上の第３の絶
   縁層と前記第１の金属層上の第１および第３の絶
   縁層とに開口部を形成する工程と、前記開口部を
   介して前記第１又は第２の金属層に接続される第
   ３の金属層を前記第３の絶縁層上に選択的に形成
   する工程とを有する半導体装置の製造方法。 ３ 第１の非単結晶半導体層が大気に晒されるこ
   となく第２の絶縁層が連続的に形成されることを
   特徴とする特許請求の範囲第２項に記載の半導体
   装置の製造方法。