JPS5919376A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は液晶やＥＬなとの光学素子と組み合わせること
によって画像表示装置等を構成する半導体装置およびそ
の製造方法に関するものである。

従来例の構成例とその問題点 原子結合対の不完全性を補償するためにその組成中に数
チ程度の水素や弗素を含んで形成される非晶質シリコン
は、低温形成が可能なことや大面積化が容易であるなど
の理由により低価格の太陽電池ｆ：得る半導体材料とし
て注目されている。しかしながら単結晶シリコンと比較
すると自由電子の移動度は０．１〜１Ｃ：／Ｖｅｓｅｃ
と３桁以上小さく、集積化に値する性能の半導体素子は
得られない。

それでも高速動作や大きな動作電流を必要としない、例
えば液晶セルと組み合わせることによって画像表示装置
を構成する絶縁ゲ−１・型（ＭＩＳ）トランジスタのス
イッチングアレイを得ることは可能である３、 しかしながら文献などで公知となったＭＩＳトランジス
タはソース・ドレイン電極とゲート金属層とが自己整合
の位置関係になく、ゲート・ソースあるいはゲート・ド
レイン間の重なり容量を通してソースあるいはドレイン
に接続された負荷である液晶セルの電位が、ＭＩＳ）ラ
ンジスタを０ｎ−ｏｆｆさせるために印加されるゲート
パルスの立」こりと立下り時に変動してしまう欠点があ
った。

液晶セルと並列に重なり容量よりも大きな補助容量を導
入して電位の安定を計ると、補助容量を充電するために
は大きなＯｎ電流が長い書込み時間が必要となり、前者
では大きな移動度が非晶質シリコンに要求されることと
等価で現時点では実現困難で、また後者では走査線数を
多く設定できないことになる。このため−に記画像表示
装置は液晶セルの寸法が１Ｂ角と大きく、絵素数は２０
Ｘ２０程度の規模の小さいものしか得られていないのが
５、！−−・ 現状である。既に本発明者らは自己整合型のＭＩＳトラ
ンジスタを提案し、上記した問題点も含めて優れた効果
をあげているが、ここではまずこの例を説明する。

第１図と第２図ａ−ｄは上述したＭＩＳ）ランジスタの
平面図と第１図のＡ−に線上の製造工程断面図であり、
製造工程は以下に述べる通りである０ まず第２図ａに示したように、例えばガラス板よりなる
絶縁性基板１上にドナまたはアクセプタとなる不純物を
含まない第１の非晶質シリコン層２、例えば窒化シリコ
ンよりなる第１の絶縁層３゜例えばモリブデンよりなる
第１の金属層４および例えばアルミニウムよりなる薄膜
層６を順次全面に被着する。このとき非晶質シリコン層
２を大気に晒することなく第１の絶縁層３を被着する汚
染を避けることができてＭＩＳトランジスタの特性が安
定するとともに、非晶質シリコン層２への第１の絶縁層
３の密着力強化にとって効果的である。

このためにはシラン系ガスのグロー放電によるプ６ベー
ジ ラブマ堆積が簡便で、同一のチェノ・（内で、好ましく
は真空搬送路と複数のチェンバを用いて行なわれる。

つぎに第２図すに示したように薄膜層６′、第１の金属
層４′および第１の絶縁層３′よりなる積層部を形成し
て非晶質シリコン層２′を選択的に露出した後に、全面
にドナまたはアクセプタとなる不純物を含む第２の非晶
質シリコン層６を被着する。

そして第２図Ｃに示したように前記積層部を含んで第１
および第２の非晶質シリコン層を島状２′（第１図では
破線で示す部分）、６′に形成した後に熱燐酸中に放置
する。そうすると前記積層部が６０００〜９０００人と
厚いために、非晶質シリコン層６′が１０００〜２００
ＯＡと薄ければ積層部の段差部７で非晶質シリコン層ｅ
／は段切れを生じ、薄膜層σの側面が一部きたに全部露
出しているのでアルミニウムよりなる薄膜層６′は溶解
し、同時に薄膜層５′上の不純物を含む非晶質シリコン
層も除去されてゲート電極となる第１の金属層４′が露
出する。

７、ｙ−：゛ その後全面に例えば窒化シリコンよりなる第２の絶縁層
８を被着し、非晶質シリコン層６′およびゲート金属層
４′」二に開口部９および１０を形成し、前記開口部９
，１ｏを介して例えばアルミニウムよりなるソース・ド
レイン配線１１．１２およびゲート取出配線１３を形成
してＭＩＳトランジスタが完成する。不純物を含まない
第１の非晶質シリコン層２上に形成された不純物を含む
第２の非晶質シリコン層６′がソース骨ドレイン１４．
１５を構成するのは言う捷でもない。

第１．第２図に示されたＭＩＳ）ランジスタは単結晶シ
リコンＭＱ　Ｓ　）ランジスタの多くの場合と同様にソ
ース・ドレインとゲート自己整合的に形成されている。

すなわちゲート金属層４′の端部とソース・ドレイン１
４．１５の端部が同一直線」二にあって、それらの間に
は平面的な重なりが全くない。これはソース・ドレイン
が不純物を含む非晶質シリコンよりなり、しかもその被
着方法がゲートパターンを利用したリフトオフによって
なされるからである。このためゲート・ソースあるいは
ゲート・ドレイン間の静電容量は自己整合形でない場合
に比へると／１ｏ〜１／１ｏｏに寸で低下し、パルス動
作させる場合の制約が著しく緩和されるとともに、第２
の絶縁層８の存在によってチャネル部が外気と遮断され
ているために信頼性も優れているなどの長所がある。

しかしながら非晶質シリコン層とゲート絶縁層を連続し
て形成せねばならぬことと、ゲートパターンを利用した
リフトオフを採用するために次に述べるような制約を受
ける。第２図ｅ、ｆは第１図のＢ−Ｂ／線および（、Ｃ
’線上の断面図で、ゲート金属層４′と絶縁性基板１と
の間に不純物を含まない非晶質シリコン層２とゲート絶
縁層３１が存在している。したがって第２図ｆ、すなわ
ちソース配線１１とゲート金属層４′との交差点で非晶
質シリコ／層２．ゲート絶縁層ぎおよびゲート金属層４
′よりなる積層部の段差が大きくなって第２の絶縁層８
のカバレージが悪くなり、ソース配線１１が段切れを生
じたり、ソース配線１１とゲート金属層４′との絶縁低
下を招く恐れがある。第２の絶９１、−ニー 線層８を厚くすることによりカバレージの改善を計ろう
とすれば、第２図ｅすなわち開口部１ｏを介してゲート
金属層４′へゲート取出配線１３を接続する取出部で開
口部１ｏの段差が大きくなってゲート配線１３が段切れ
を生じる不都合が生じるので結局はゲート配線１３も厚
くせねばならなくなり、微細加工が困難となる。

また上記ＭＩＳ）ランジスタではソース・ドレイン配線
が露出しているので液晶やＥＬと組み合わせて用いる場
合にはそれらとの分離のだめの新たな絶縁層の導入が必
要である。少なくとも映像信号線を兼ねるソース配線１
１だけは絶縁層で絶縁しておかないとソース配線１１が
液晶またＶｉＥＬを直接駆動してしまうのでマトリクス
表示が不能になる。そして新たな絶縁層の被着にあたっ
てソース・ドレイン配線１１．１２が厚いとやはりカバ
レージに起因する諸問題が生じることは明白である。

発明の目的 本発明はかかる状況に鑑みなされたもので、半１０ペー
ジ 導体スイッチ素子を２次元のマトリクスに多数配置し、
液晶あるいはＥＬと組み合わせて画像表示装置を構成す
る半導体装置等において、絵素数と同等数以」−の交差
点において良好な多層配線を形成するとともに絵木部を
形成するのに適した絶縁層を有する半導体装置を提供す
ることを目的とする。

発明の構成 本発明の要点は絶縁性基板上に形成されたソース・ドレ
イン配線を形成する薄い金属層と、前記金属層と非晶質
シリコン層とを分離する絶縁層の導入にあり、以下図面
とともに本発明の実施例について説明する。なお同一機
能の各部については筆１図、第２図と同じ番号を付す。

イ＜流側の説明 第３図は本発明の実施例による半導体装置の平面図を示
し、第４図ｄ〜ｄは同じく第３図のＡ−Ａ嘗上の製造工
程断面図であり、製造工程は以下に述べる通りである。

まず第４図ｄに示すように、ガラス板１上に例１１べ一
部 えばモリブデンよりなるソース・ドレイン配線１１゜１
２を形成し、その後例えば酸化シリコンよりなる第３の
絶縁層１６．不純物を含１ない第１の非晶質シリコン層
２２例えば窒化シリコンよりなる前述の第１の絶縁層３
１例えばモリブデンよりなる第１の金属層４および例え
ばアルミニウムよりなる薄膜層６を全面に順次被着する
。このとき非晶質シリコン層２を大気に晒すことなく第
１の絶縁層３を被着すると好捷しい結果が得られること
は既に述べた通りである。

次に第４図すに示すように薄膜層６′、第１の金属層４
′および第１の絶縁層ぎまりなる積層部を形成して非晶
質シリコン層２を露出しだ後に前記積層部を含んだ島状
の非晶質シリコン層２全形成し、さらに第３の絶縁層１
６に開口部１７を形成してソース・ドレイン配線１１．
１２の一部を露出する。

そして第４図Ｃに示したように全面にドナまたはアクセ
プタとなる不純物を含む第２の非晶質シリコン層６を被
着し、島状の非晶質シリコン層！上と開口部１７を介し
てソース・ドレイン配線１１゜１２を接続する第２の非
晶質シリコン層６′を形成する。その後、先述したよう
に薄膜層６′の除去とともに薄膜層σ上の第２の非晶質
シリコン層を選択的に除去してゲート金属層４′を露出
した後に第４図ｄ−ｑに示しだように例えば窒化シリコ
ンよりなる第２の絶縁層８を被着し、ゲート金属層４′
」二の第２の絶縁層８には開口部１０を形成し、ソース
配線１１−トには第３の絶縁層１６と第２の絶縁層８と
を貫通する開口部１８を形成し、開口部１ｏを介してゲ
ート金属層４′と寸た１開口部１８を介してソース配線
１１と接続する例えばアルミニウムよりなるゲート取出
配線１３とソース取出配線１９を形成して本発明による
半導体装置が完成する０なお、液晶画像表示装置とする
には、ガラス基板２ｏ上に透明電極の形成されたものを
対向させこれらの間に液晶２３を封入すればよい。第４
図ｅ＋ｆ＋ｑは第３図の半導体装置（基板２０゜電極２
１．液晶２２は図示せず）のＢ−Ｂ’、Ｃ−σ、Ｄ−Ｄ
７線上の断面図で、それぞれゲート配線１３ぺ−・ｆ 取出部、ゲート配線４′とソース配線１１との交差部、
ソース配線取出部に対応している。

第２図ｆと第４図ｆとの比較からも分るように第２図で
は下地に第１の非晶質シリコン層２と第１の絶縁層ぎを
有し、等制約に膜厚の大きくなったゲート配線層４′上
に第２の絶縁層８を介してソース配線１１そ形成されて
いたのに対して、本発明では第３の絶縁層１６によって
絶縁された膜厚ｉ　ｏｏｏ〜１５００人の薄いソース配
線１１が第１の非晶質シリコン層２′と第１の絶縁層３
′を介してゲート配線層４′の下を通過する構成にな−
ているために、多層配線の交差部における実効的な段差
が減少している。この結果、多層配線の交差部における
段切れは皆無となり、絶縁耐圧も著しく向上したｅ 第２図８と第４図ｅとの比較ではゲート配線取出部の改
善はなく、第４図ｑのソース配線取出部では第３の絶縁
層１６と第２の絶縁層８を貫通する開口部１８を介して
ソース取出配線１９を形成せねばならず、開口部１８の
段差での段切れが生１４ページ し易いことが分る・しかしながら画像表示装置を構成す
る半導体装置において微細加工が必要されるのは絵素部
だけであり、ゲート配線取出部とソース配線取出部は絵
素ピッチ毎に１つあれば十分なのであるから加工精度は
すい分緩くなる。したか−〕てゲート取出配線１３とソ
ース取出配線１９何、膜厚が厚くても支障はない。映像
信号と走査信号を外部から例えばワイアボンドなどを供
給するのであれば、開口部１０　、１．８の段差部で段
切れを生じていても何ら問題とはならない。

これらの特徴は画像表示装置を構成する半導体装置に固
有のもので、従来例のようにソース・ドレイン配線１１
．１２をゲート取出配線１３と同時に形成する構成では
実現でき力いことが分る。

本発明による半導体装置では絵素部は第２の絶縁層８に
よって保護されているので、例えば液晶を配向処理とし
て布による研磨を施しても金属粉の発生に伴なう損傷は
皆無であり、捷だ薬剤や加熱による化学反応も一切生じ
ないのでＥＬ素子などを被着する場合も極めて有利であ
るなどの優れ１６　゛ た効果が得られ／ζ。寸だＭＩＳ）ランジスタが自己整
合型になっていることは言う寸でもなかろう。

なお、本発明において、単結晶シリコン以外のシリコン
材料、すなわち微結晶化シリコンや多結晶シリコンにも
通用可能である。

発明の効果 以上のように本発明は、多層配線の交差部における実効
的な段差が減少し、断切れを防止でき、絶縁面・１圧も
著しく向上するとともに、表面の損傷等を受けにくい画
像表示等に好適な半導体装置を得ることができる。

【図面の簡単な説明】

第１図は従来の構造によるＭＩＳ型トランジスタの概略
平面図、第２図ａ　−ｄは第１図のトランジスタの八−
Ａ′線」二の製造工程断面図、第２図ｅ。 ｆは第１図のＢ−Ｂ／、Ｃ−Ｃ／線上の断面図、第３図
は本発明の一実施例による半導体装置の概略平面図、第
４図ａ　−ｄは第３図の半導体装置のＡ−Ａ′線上の製
造工程断面図で同ｄは液晶表示装置の部分断面図、第４
図・〜ｔは第３図のＢ−］：］Ｙ、Ｃ−Ｃ’、Ｄ−Ｄ′
線の表示装置としたときの断面図である。 １・・・−・・絶縁性基板、２２′・・四糖１の非単結
晶半導層、３，３′・・・・・・第１の絶縁層、４，４
′・・・・・・ゲート金属層、６，６′・・・・・・第
２の非単結晶半導体層、８・・・・・・第２の絶縁層、
１１．１２・・・・・ソース・ドレイン配線、１３・・
・・・・ゲート取出配線、１４．１６・・・・・・ソー
ス・トレイン配線、１６・曲・第３の絶縁層、１８・・
・・・・ソース取出配線。゛代理人の氏名　弁理士　中
　尾　敏　男　はが１名第１図 ／／ 第２図 Ｃの ／ＪＪ χ 第２図 （Ｃ） 第２図 （ｅ） 第３図 １／ 第４図 ｔａλ ｃ′ｂ） 第４図 （０） （ｄ） 第　　４　　図　　　　　　　　　　　　　　　　　　
（ｅ）どｆ） ｆハ ＝３５５−

Claims (3)

【特許請求の範囲】
1. （１）　　絶縁性基板上にソース・ドレイン配線となる
   第１の金属層が形成され、第１の絶縁層を介して前記絶
   縁性基板上にシリコンを主成分とする島状の第１の非単
   結晶半導体層が被着され、前記第１の非単結晶半導体層
   上の一部には第２の絶縁層とゲート電極となる第２の金
   属層よりなる積層部が形成され、前記第１の非単結晶半
   導体層」二の前記第２の絶縁層以外の領域と前記第１の
   絶縁層に形成された開口部を介して前記第１の金属層と
   を接続するように形成されたシリコンを主成分としドナ
   またはアクセプタとなる不純物を含む第２の非単結晶半
   導体層をソース・ドレインとし、全面に被着された第３
   の絶縁層上に第３の金属層が形成されていることを特徴
   とする半導体装置。
2. （２）絶縁性基板上に第１の金属層を選択的に形成する
   工程と、全面に第１の絶縁層、シリコンを主２ページ 成分とする第１の非単結晶半導体層、第２の絶縁層、第
   ２の金属層および薄膜層を順次形成する工程と、前記薄
   膜層と第２の金属層と第２の絶縁層よりなる積層部を選
   択的に形成する工程と、前記第１の非単結晶半導体層を
   島状に形成する工程と、前記第１の絶縁層に開口部を形
   成して前記第１の金属層の一部を露出する工程と、シリ
   コンを主成分としドナ捷たはアクセプタとなる不純物を
   含む第２の非単結晶半導体層を全面に形成する工程と、
   前記島状の第１の非単結晶半導体層上と前記第１の金属
   層を接続する前記第２の非単結晶半導体層を選択的に残
   す工程と、前記薄膜層の除去とともに薄膜層上の第２の
   非単結晶半導体層を選択的に除去する工程と、全面に第
   ３の絶縁層を被着する工程と、前記第２の金属層上の第
   ３の絶縁層と前記第１の金属層上の第１および第３の絶
   縁層とに開口部を形成する工程と、前記開］］部を介し
   て前記第１又は第２の金属層に接続される第３の金属層
   を前記第３の絶縁層」二に選択的に形成する工程とを有
   する半導体装置の製造方法。 ３ｔ°−ｔ
3. （３）第１の非単結晶半導体層が大気に晒されることな
   く第２の絶縁層が連続的に形成されることを特徴とする
   特許請求の範囲第２項に記載の半導体装置の製造方法。