JPH0441494B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は絶縁ゲート型MISトランジスタ、とり
わけ非晶質シリコンMISトランジスタおよびその
集積化のための製造方法に関するものである。

従来例の構成とその問題点 原子結合対の不完全性を補償するためにその組
成中に数％程度の水素や弗素を含んで形成される
非晶質シリコンは、低温形成が可能なことや大面
積化が容易であるなどの理由により低価格の太陽
電池を得る半導体材料として注目されている。し
かしながら単結晶シリコンと比較すると自由電子
の移動度は0.1〜１cm²／Ｖ・secと３桁以上小さ
く、一般的な意味で集積化に値する性能の半導体
素子は得られない。それでも高速動作や大きな動
作電流を必要としない。例えば液晶セルと組み合
わせることによつて画像表示装置を構成する絶縁
ゲート型MISトランジスタのスイツチングアレイ
等を得ることは可能である。

しかしながら文献などで公知となつてMISトラ
ンジスタはソース・ドレイン電極とゲート金属層
とが自己整合の位置関係になく、ゲート・ソース
あるいはゲート・ドレイン間の重なり容量を通し
てソースあるいはドレインに接続された負荷であ
る液晶セルの電位が、MISトランジスタをon−
offさせるために印加されるゲートパルスの立上
りと立下り時に変動してしまう欠点があつた。液
晶セルと並列に重なり容量よりも大きな補助容量
を導入して電位の安定を計ると、補助容量を充電
するためには大きなon電流か長い書込み時間が
必要となり、前者では大きな移動度が非晶質シリ
コンに要求されることと等価で現時点では実現困
難で、また後者では走査線数を多く設定できない
ことになる。このため上記画像表示装置は液晶セ
ルの寸法が１mm角と大きく、絵素数は20×20程度
の規模の小さいものしか得られていないのが現状
である。既に本発明者らは自己整合型のMISトラ
ンジスタを提案し、上記した問題点の解決も含め
て優れた効果をあげているが、ここではまずこの
例を説明する。

第１図と第２図ａ〜ｄは上述したMISトランジ
スタの平面図と第１図のＡ−A′線上の製造工程
断面図であり、製造工程は以下に述べる通りであ
る。

まず第２図ａに示したように、例えばガラス板
よりなる絶縁性基板１上にドナまたはアクセプタ
となる不純物を含まない第１の非晶質シリコン層
２，例えば窒化シリコンよりなる第１の絶縁層
３，例えばモリブデンよりなる第１の金属層４お
よび例えばアルミニウムよりなる薄膜層５を順次
全面に被着する。このとき非晶質シリコン層２を
大気に晒すことなく第１の絶縁層３を被着すると
汚染を避けることができてMISトランジスタの特
性が安定するとともに、非晶質シリコン層２への
第１の絶縁層３の密着力強化によつて効果的であ
る。このためにはシラン系ガスのグロー放電によ
るプラズマ堆積が簡便で、同一のチエンバ内で、
好ましくは真空搬送路と複数のチエンバを用いて
行なわれる。

つぎに第２図ｂに示したように薄膜層５′第１
の金属層４′および第１の絶縁層３′よりなる積層
部を形成して非晶質シリコン層２を選択的に露出
した後に、第２図ｃに示したように全面にドナま
たはアクセプタとなる不純物を含む第２の非晶質
シリコン層６を被着し、前記積層部を含んで第１
および第２の非晶質シリコン層を島状２′（第１
図では破線で示される部分）、６′に形成した後に
熱燐酸中に放置する。そうすると前記積層部が
6000〜9000Åと厚いために、非晶質シリコン層
６′が1000〜2000Åと薄ければ積層部の段差部７
で非晶質シリコン層６′は段切れを生じ、薄膜層
５′の側面が一部または全部露出しているのでア
ルミニウムよりなる薄膜層５′は溶解し、同時に
薄膜層５′上の不純物を含む非晶質シリコン層も
除去されてゲート電極となる第１の金属層４′が
露出する。

その後、第２図ｄに示したように全面に例えば
窒化シリコンよりなる第２の絶縁層８を被着し、
非晶質シリコン層６′およびゲート金属層４′上に
開口部９および１０を形成し、前記開口部９，１
０を介して例えばアルミニウムよりなるソース・
ドレイン配線１１，１２およびゲート取出配線１
３を形成してMISトランジスタが完了する。不純
物を含まない第１の非晶質シリコン層２′上に形
成された不純物を含む第２の非晶質シリコン層
６′がソース・トレイン１４，１５を構成するの
は言うまでもない。

第１図，第２図に示されたMISトランジスタは
単結晶シリコンMOSトランジスタの多くの場合
と同様にソース・ドレインとゲートが自己整合的
に形成されている。すなわちゲート金属層４′の
端部とソース・ドレイン１４，１５の端部が同一
直線上にあつて、それらの間には平面的な重なり
が全くない。これはソース・ドレインが不純物を
含む非晶質シリコンよりなり、しかもその被着方
法がゲートパターンを利用したリフトオフによつ
てなされるからである。このためゲート・ソース
あるいはゲート・ドレイン間の静電容量は自己整
合形でない場合に比べると1/10〜1/100にまで低
下し、パルス動作させる場合の制約が著しく緩和
されるとともに、第２の絶縁層８の存在によつて
チヤネル部が外気と遮断されているために信頼性
も優れているなどの長所がある。

しかしなから非晶質シリコン層とゲート絶縁層
を連続して形成せねばならぬことと、ゲートパタ
ーンを利用したリフトオフを採用するために次に
述べるような制約を受ける。第２図ｅ，ｆは第１
図のＢ−B′線およびＣ−C′線上の断面図で、ゲー
ト金属層４′と絶縁性基板１との間に不純物を含
まない非晶質シリコン層２′とゲート絶縁層３′が
存在している。したがつて第２図ｆ，すなわちソ
ース配線１１とゲート金属層４′との交差点で非
晶質シリコン層２′，ゲート絶縁層３′およびゲー
ト金属層４′よりなる積層部の段差が大きくなつ
て第２の絶縁層８のカバレージが悪くなり、ソー
ス配線１１が段切れを生じたり、ソース配線１１
とゲート金属層４′との絶縁低下を招く恐れがあ
る。第２の絶縁層８を厚くすることによりカバレ
ージの改善を計ろうとすれば、第２図ｅすなわち
開口部１０を介してゲート金属層４′へゲート取
出配線１３を接続する取出部で開口部１０の段差
が大きくなつてゲート配線１３が段切れを生じる
不都合が生じるので結局はゲート配線１３も厚く
せねばならなくなり、微細加工が困難となる。

発明の目的 本発明はかかる状況に鑑みなされたもので、非
晶質シリコンよりなるMISトランジスタを多数配
置した半導体装置等において、良好な多層配線を
賦与することを目的とする。

発明の構成 本発明のMIS型トランジスタは、絶縁性基板上
にソース・ドレイン配線となる第１の金属層が形
成され、第１の絶縁層を介して絶縁性基板上にシ
リコンを主成分とする島状の第１の非単結晶半導
体層が形成され、第１の非単結晶半導体層上の一
部には第２の絶縁層とゲート電極となる第２の金
属層よりなる積層部が形成され、第１の非単結晶
半導体層上の第２の絶縁層以外の領域に被着され
たシリコンを主成分としドナまたはアクセプタと
なる不純物を含む第２の非単結晶半導体層をソー
ス・ドレインとし、前記第１の金属層と前記ソー
ス・ドレインを含む開口部を有する第３の絶縁層
が形成され、開口部を含んで前記第１の金属層と
前記ソース・ドレインとを接続する第３の金属層
が形成されていることを特徴とするものである。

実施例の説明 以下図面とともに本発明の実施例について説明
する。なお同一機能の各部については第１図、第
２図と同じ番号を付す。

第３図は本発明の実施例によるMISトランジス
タの平面図を示し、第４図ａ〜ｄは同じく第３図
のＡ−A′線上の製造工程断面図であり、製造工
程は以下に述べる通りである。

まず、第４図ａに示すように例えはモリブデン
よりなるソース・ドレイン配線１１，１２を形成
し、その後例えば酸化シリコンよりなる第３の絶
縁層１６，不純物を含まない第１の非晶質シリコ
ン層２，例えば窒化シリコンよりなる前述の第１
の絶縁層３，例えばモリブデンよりなる第１の金
属層４および例えばアルミニウムよりなる薄膜層
５を全面に順次被着する。このとき非晶質シリコ
ン層２を大気などの汚染性雰囲気に晒すことなく
第１の絶縁層３を被着すると好ましい結果が得ら
れることは既に述べた通りである。

つぎに第４図ｂに示したように薄膜層５′，第
１の金属層４′および第１の絶縁層３′よりなる積
層部を形成して非晶質シリコン層２を露出する。

そして第４図Ｃに示したように全面にドナまた
はアクセプタとなる不純物を含む第２の非晶質シ
リコン層６を被着し、前記積層部を含んで島状の
非晶質シリコン層２′（第３図では破線で示され
た部分），６′を形成する。その後、先述したよう
に薄膜層５′の除去とともに薄膜層５′上の第２の
非晶質シリコン層を選択的に除去して第２の金属
層４′を露出する。

最後に第４図ｄ，ｅに示したように例えば窒化
シリコンよりなる第２の絶縁層８を全面に被着
し、ゲート金属層４′上の第２の絶縁層８には開
口部１０を形成し、ソース・ドレイ１４，１５と
ソース・ドレイン配線１１，１２を含む第２及び
第３の絶縁層８，１６を貫通する開口部９を形成
する。そして前記開口部１０を介してゲート金属
層４′にはゲート取出配線１３となる、また前記
開口部９を含んで開口部９内でソース・ドレイン
１４，１５とソース・ドレイン配線１１，１２を
接続する接続配線１７，１８となる金属配線が例
えばアルミニウムを用いて形成され、本発明によ
るMISトランジスタが完成する。

第４図ｅ，ｆは第３図のＢ−B′，Ｃ−C′線上の
断面図で、それぞれゲート配線取出部、ゲート金
属配線４′とソース配線１１との交差部に対応し
ている。

発明の効果 第４図ｆからも明らかなように、第３の絶縁層
１６によつて絶縁された膜厚1000〜1500Åの薄い
ソース配線１１が第１の非晶質シリコン層２′と
第１の絶縁層３′を介してゲート金属配線層４′の
下を通過する構成になつているために、多層配線
の交差部における実効的な段差が減少している。
この結果、多層配線の交差部における段切れは皆
無となる。また多層配線間の絶縁耐圧も、絶縁層
−非晶質シリコン層−絶縁層という二重構造によ
つて著しく向上した。

なお本発明は非晶質シリコンに限らず、単結晶
シリコン以外のシリコン材料、すなわち微晶化シ
リコンや多結晶シリコンにも適用可能である。

以上のように本発明は多層配線の交差部におけ
る実効的な段差が減少し、断切れを防止できて絶
縁耐圧も著しく向上するとともに、パルス動作に
よる制約を受けず、画像表示、あるいはそれらの
駆動回路等に好適な半導体装置を得ることができ
る。また従来例に比べてフオトマスク工程の増加
は１枚にすぎず製造コストへの影響も小さい。

【図面の簡単な説明】

第１図は従来の構成によるMIS型トランジスタ
の概略平面図、第２図ａ〜ｄは第１図のトランジ
スタのＡ−A′線上の製造工程断面図、第２図ｅ，
ｆは第１図のＢ−B′，Ｃ−C′線上の断面図、第３
図は本発明の一実施例によるMIS型トランジスタ
の概略平面図、第４図ａ〜ｄは第３図のトランジ
スタのＡ−A′線上の製造工程断面図、第４図ｅ，
ｆは第３図のトランジスタのＢ−B′，Ｃ−C′線上
の断面図である。 １……絶縁性基板、２，２′……第１の非単結
晶半導体層、３，３′……第１の絶縁層、４，
４′……ゲート金属層、６，６′……第２の非単結
晶半導体層、８……第２の絶縁層、１１，１２…
…ソース・ドレイン配線、１３……ゲート取出配
線、１４，１５……ソース・ドレイン、１６……
第３の絶縁層、１７，１８……ソース・ドレイン
接続配線。

Claims (1)

1. 【特許請求の範囲】 １ 絶縁性基板上にソース・ドレイン配線となる
   第１の金属層が形成され、第１の絶縁層を介して
   前記絶縁性基板上にシリコンを主成分とする島状
   の第１の非単結晶半導体層が形成され、前記第１
   の非単結晶半導体層上の一部には第２の絶縁層と
   ゲート電極となる第２の金属層よりなる積層部が
   形成され、前記第１の非単結晶半導体層上の前記
   第２の絶縁層以外の領域に被着されたシリコンを
   主成分としドナまたはアクセプタとなる不純物を
   含む第２の非単結晶半導体層をソース・ドレイン
   とし、前記第１の金属層と前記ソース・ドレイン
   を含む開口部を有する第３の絶縁層が形成され、
   前記開口部を含んで前記第１の金属層と前記ソー
   ス・ドレインとを接続する第３の金属層が形成さ
   れていることを特徴とする絶縁ゲート型トランジ
   スタ。 ２ 絶縁性基板上にソース・ドレイン配線層とな
   る第１の金属層を選択的に形成する工程と、全面
   に第１の絶縁層、シリコンを主成分とする第１の
   非単結晶半導体層、第２の絶縁層、第２の金属
   層、前記第１の金属層および不純物を含む第２の
   非単結晶半導体層と食刻剤の異なる薄膜層を順次
   形成する工程と、前記薄膜層と第２の金属層と第
   ２の絶縁層よりなる積層部を選択的に形成する工
   程と、全面にシリコンを主成分としドナまたはア
   クセプタとなる不純物を含む第２の非単結晶半導
   体層を形成する工程と、前記積層部を含む前記第
   １の非単結晶半導体層と前記第２の非単結晶半導
   体層を島状に形成する工程と、前記薄膜層の除去
   とともに薄膜層上の第２の非単結晶半導体層を選
   択的に除去する工程と、全面に第３の絶縁層を被
   着する工程と、前記第２の金属層上の第３の絶縁
   層と前記第２の非単結晶半導体層を含む前記第１
   の金属層上の第１および第３の絶縁層とに開口部
   を形成する工程と、前記開口部を介して前記第２
   の金属層に接続される第３の金属層と前記開口部
   内で前記第１の金属層と第２の非単結晶半導体層
   を接続する前記第３の金属層を前記第３の絶縁層
   上に形成する工程とを有する絶縁ゲート型トラン
   ジスタの製造方法。 ３ 第１の非単結晶半導体層を形成後、大気に晒
   すことなく、第２の絶縁層を連続的に形成するこ
   とを特徴とする特許請求の範囲第２項に記載の絶
   縁ゲート型トランジスタの製造方法。