JPH0442320A - ファイルデータの転送装置 - Google Patents
ファイルデータの転送装置Info
- Publication number
- JPH0442320A JPH0442320A JP14873290A JP14873290A JPH0442320A JP H0442320 A JPH0442320 A JP H0442320A JP 14873290 A JP14873290 A JP 14873290A JP 14873290 A JP14873290 A JP 14873290A JP H0442320 A JPH0442320 A JP H0442320A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- register group
- file
- hdd
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、パーソナルコンピュータ、ワークステーショ
ンなどにおけるファイルデータの転送方法、及びその装
置に関する。
ンなどにおけるファイルデータの転送方法、及びその装
置に関する。
従来のＩ Ｓ Ａ （Ｉｎｄｕｓｔｒｙ ５ｔａｎｄａ
ｒｄ Ａｒｃｈｉｔｅｃｔｕｒｅ）−ＡＴババス有する
パーソナルコンピュータ。
ｒｄ Ａｒｃｈｉｔｅｃｔｕｒｅ）−ＡＴババス有する
パーソナルコンピュータ。
ワークステーションなどでは、ハードディスクからデー
タをリードしたり、ハードディスクへデータを書き込む
ときのデータ転送処理を、パーソナルコンピュータ、ワ
ークステーションなど上のメインＣＰＵが行なっている
。例えば、ＩＢｆｆｉＰＣ／ ＡＴ Ｔｅｃｈｎｉｃ
ａｌ Ｒｅｆｅｒｅｎｃｅ、 ＡＴ用ＨＤＤＤＲＲ０４
０Ｃ製品仕様書を参照されたい。
タをリードしたり、ハードディスクへデータを書き込む
ときのデータ転送処理を、パーソナルコンピュータ、ワ
ークステーションなど上のメインＣＰＵが行なっている
。例えば、ＩＢｆｆｉＰＣ／ ＡＴ Ｔｅｃｈｎｉｃ
ａｌ Ｒｅｆｅｒｅｎｃｅ、 ＡＴ用ＨＤＤＤＲＲ０４
０Ｃ製品仕様書を参照されたい。
その−例として、ハードディスクを装備したパーソナル
コンピュータのシステム構成を第４図に示す。
コンピュータのシステム構成を第４図に示す。
同図のパーソナルコンピュータ４０で使用されるハード
ディスク（ＨＤＤ）４６は、ＡＴ用ＨＤＤＤＲＲＯ４０
Ｃｍ品仕様書１５項記載のように、データ転送用インタ
フェースとして、データバスの他にチップセレクト信号
（Ｃ８Ｏ，Ｃ３ｌ）アドレス（Ａｏ−Ａ２）、リートタ
イミング制御信号（ＩＯＲ）、ライトタイミング（ＩＯ
Ｗ）がある。
ディスク（ＨＤＤ）４６は、ＡＴ用ＨＤＤＤＲＲＯ４０
Ｃｍ品仕様書１５項記載のように、データ転送用インタ
フェースとして、データバスの他にチップセレクト信号
（Ｃ８Ｏ，Ｃ３ｌ）アドレス（Ａｏ−Ａ２）、リートタ
イミング制御信号（ＩＯＲ）、ライトタイミング（ＩＯ
Ｗ）がある。
従って、この構成においては、パーソナルコンピュータ
４０とＨＤＤ４６を接続するため、アドレスをデコード
′してＨＤ Ｄ用ＣＳ○、Ｃ８１信号を生成するだけの
アドレスデコーダ４７１を有するＨＤＤアダプタ４７が
付加されたシステム構成となっている。
４０とＨＤＤ４６を接続するため、アドレスをデコード
′してＨＤ Ｄ用ＣＳ○、Ｃ８１信号を生成するだけの
アドレスデコーダ４７１を有するＨＤＤアダプタ４７が
付加されたシステム構成となっている。
この構成において、ＨＤＤ４６に対しメインＣＰＵ４１
が複数セクタ分のデータをり−１（／ライトするとき、
メインＣＰＵ４１は、まずオペレーティングシステムか
らのデータの論理アドレスから、ＨＤＤ４６用の物理ア
ドレスを算出し、その物理アドレスを付加したコマンド
をＨＤＤ４６に送出し、ＨＤＤ４６側のデータ転送の準
備完了を待つ。
が複数セクタ分のデータをり−１（／ライトするとき、
メインＣＰＵ４１は、まずオペレーティングシステムか
らのデータの論理アドレスから、ＨＤＤ４６用の物理ア
ドレスを算出し、その物理アドレスを付加したコマンド
をＨＤＤ４６に送出し、ＨＤＤ４６側のデータ転送の準
備完了を待つ。
その後、メインＣＰＵ４１はデータ転送の準備完了をＨ
ＤＤ４６からの割込信号（ＩＲＱ）により検知すると、
インプラ１へ・ストリング命令（工ｎｐｕｔＳｔｒｉｎ
ｇ Ｉｎ５ｔｒｕｃｔｉｏｎ）又はアウトプット・スト
リング命令（Ｏｕｔｐｕｔ Ｓｔｒｉｎｇ Ｉｎ５ｔｒ
ｕｃｔｉｏｎ）を実行して、自からメインメモリ４ｌ−
ＨＤＤ４６間のデ′−タ転送を行なう。１セクタのデー
タ転送が終了すると、毎回ＨＤＤ４６からの割込が発生
し、メインＣＰ Ｕ４１は割込処理を行なった後、再度
次セクタのデータ転送を実行する。上記処理を指定セク
タ数分繰り返し行なっていた。
ＤＤ４６からの割込信号（ＩＲＱ）により検知すると、
インプラ１へ・ストリング命令（工ｎｐｕｔＳｔｒｉｎ
ｇ Ｉｎ５ｔｒｕｃｔｉｏｎ）又はアウトプット・スト
リング命令（Ｏｕｔｐｕｔ Ｓｔｒｉｎｇ Ｉｎ５ｔｒ
ｕｃｔｉｏｎ）を実行して、自からメインメモリ４ｌ−
ＨＤＤ４６間のデ′−タ転送を行なう。１セクタのデー
タ転送が終了すると、毎回ＨＤＤ４６からの割込が発生
し、メインＣＰ Ｕ４１は割込処理を行なった後、再度
次セクタのデータ転送を実行する。上記処理を指定セク
タ数分繰り返し行なっていた。
上記従来技術は、ＨＤＤに対し複数セクタをリード／ラ
イトするときのメインＣＰＵの負担の大きさについて配
慮がされておらず、ＨＤＤの処理より優先順位の高い、
通信などのＩ１０処理が重なって発生した場合、メイン
ＣＰＵのＨＤＤに対する処理が中断する。そして、再開
するときには、ＨＤＤの回転待ちのためＨＤＤとのデー
タ転送の再開が最大１６．７ｍ５ｅｃも遅れ、パーソナ
ルコンピュータのＩ−Ｉ Ｄ Ｄをアクセスするときの
性能が１／２以下に劣化してしまう問題があった。
イトするときのメインＣＰＵの負担の大きさについて配
慮がされておらず、ＨＤＤの処理より優先順位の高い、
通信などのＩ１０処理が重なって発生した場合、メイン
ＣＰＵのＨＤＤに対する処理が中断する。そして、再開
するときには、ＨＤＤの回転待ちのためＨＤＤとのデー
タ転送の再開が最大１６．７ｍ５ｅｃも遅れ、パーソナ
ルコンピュータのＩ−Ｉ Ｄ Ｄをアクセスするときの
性能が１／２以下に劣化してしまう問題があった。
本発明の目的は、上記従来のパーソナルコンピュータ、
ワークステーションなどで使用されているＨ Ｄ Ｄを
用いたシステムにおいて、上記パーソナルコンピュータ
、ワークステーションなどのＨＤＤをアクセスするとき
の性能劣化を防ぐことにある。又、本発明の更なる目的
は、メインＣＰＵの処理の負担を軽くし、パーソナルコ
ンピュータ。
ワークステーションなどで使用されているＨ Ｄ Ｄを
用いたシステムにおいて、上記パーソナルコンピュータ
、ワークステーションなどのＨＤＤをアクセスするとき
の性能劣化を防ぐことにある。又、本発明の更なる目的
は、メインＣＰＵの処理の負担を軽くし、パーソナルコ
ンピュータ。
ワークステーションなとがＨＤＤをアクセスしていると
きでも、メインＣＰＵは他の■／○処理を実行できるシ
ステムを提供することにある。
きでも、メインＣＰＵは他の■／○処理を実行できるシ
ステムを提供することにある。
［課題を解決するための手段〕
上記目的を達成するために、本発明においては、ファイ
ルアクセラレータを用意し、そのファイルアクセラレー
タを、内部にメインＣ，ＰＵの負担を軽くすると共に、
ディスクキャッシュ機能を実現するＣＰＵと、ＨＤＤア
クセス時の性能劣化を防ぐため、ＨＤＤ−メインメモリ
間のデータ転送を高速に行なわせるＤｉｒｅｃｔ Ｍｅ
ｍｏｒｙ Ａｃｃｅｓｓ Ｃｏｎｔｒｏ−１１ｅｒ（Ｄ
ＭＡＣ）と、そのときのバスをコントロ−ルを行なうバ
スコントロール手段と、少なくともＨＤＤ内の制御レジ
スタ群と等価なレジスタ群を有する。
ルアクセラレータを用意し、そのファイルアクセラレー
タを、内部にメインＣ，ＰＵの負担を軽くすると共に、
ディスクキャッシュ機能を実現するＣＰＵと、ＨＤＤア
クセス時の性能劣化を防ぐため、ＨＤＤ−メインメモリ
間のデータ転送を高速に行なわせるＤｉｒｅｃｔ Ｍｅ
ｍｏｒｙ Ａｃｃｅｓｓ Ｃｏｎｔｒｏ−１１ｅｒ（Ｄ
ＭＡＣ）と、そのときのバスをコントロ−ルを行なうバ
スコントロール手段と、少なくともＨＤＤ内の制御レジ
スタ群と等価なレジスタ群を有する。
以下本発明の一実施例を第１図、第２図、第３図により
説明する。
説明する。
本発明のファイルアクセラレータ５は、第２図に示すよ
うに、メインＣＰＵＩ、メインメモリ２などのＨＯ８Ｔ
側とＨＤ Ｄ ６との間に位置し、両者間のコマンドス
テータスなどの情報転送やメインメモリ２とＨＤＤＢ間
のデータ転送を制御する。
うに、メインＣＰＵＩ、メインメモリ２などのＨＯ８Ｔ
側とＨＤ Ｄ ６との間に位置し、両者間のコマンドス
テータスなどの情報転送やメインメモリ２とＨＤＤＢ間
のデータ転送を制御する。
第１図にファイルアクセラレータ５の内部構成の一実施
例を示す。本実施例において、ファイルアクセラレータ
５は、ＣＰ Ｕ５１．ダイレクト・メモリーアクセス−
コントローラ（ＤＭＡＣ）７゜バスコントローラ８．Ｈ
ＤＤ内の制御レジスタ群と等価なレジスタ群９．レジス
タ群１０からなる。
例を示す。本実施例において、ファイルアクセラレータ
５は、ＣＰ Ｕ５１．ダイレクト・メモリーアクセス−
コントローラ（ＤＭＡＣ）７゜バスコントローラ８．Ｈ
ＤＤ内の制御レジスタ群と等価なレジスタ群９．レジス
タ群１０からなる。
同図において、ＣＰＵ５１は、レジスタ群１０内の情報
と、ＨＤＤｅ内のバッファメモリを利用してディスクキ
ャッシュ機能を実現したり、１セクタリード又はライト
毎に発生するＨＤＤ６からの割込信号ＩＲＱ２に応答し
て割込処理を実行し、コマンド実行後の最終結果をレジ
スタ群９のステータスレジスタにセットする。それによ
って、メインＣＰＵＩの負荷を軽くすると同時にディス
クキャッシュ機能実現によりＩ−Ｉ Ｄ Ｄアクセス性
能を向上させる。
と、ＨＤＤｅ内のバッファメモリを利用してディスクキ
ャッシュ機能を実現したり、１セクタリード又はライト
毎に発生するＨＤＤ６からの割込信号ＩＲＱ２に応答し
て割込処理を実行し、コマンド実行後の最終結果をレジ
スタ群９のステータスレジスタにセットする。それによ
って、メインＣＰＵＩの負荷を軽くすると同時にディス
クキャッシュ機能実現によりＩ−Ｉ Ｄ Ｄアクセス性
能を向上させる。
またＤＭＡＣ７は、ＨＤＤ６−メインメモリ２間のデー
タ転送を、ＨＤ Ｄ ｅ内の読出しまたは書込み速度よ
りも高速にかつ中断することなく行なわせることで、−
旦上記データ転送中においてＨＤＤ６の回転待ちの発生
を防ぐことができる。それによって、ＨＤＤアクセス性
能劣化を防ぐことができる。
タ転送を、ＨＤ Ｄ ｅ内の読出しまたは書込み速度よ
りも高速にかつ中断することなく行なわせることで、−
旦上記データ転送中においてＨＤＤ６の回転待ちの発生
を防ぐことができる。それによって、ＨＤＤアクセス性
能劣化を防ぐことができる。
またレジスタ群９ （Ｒ，Ｎ００Ｏ〜９）は、メインＣ
ＰＵＩからリードでき、またファイルアクセラレータ５
内のＣＰＵ５１からライトでき、その各レジスタの内容
は第５図に示す通りである。またレジスタ群１０ （Ｒ
，Ｎｏ、Ｏ〜９）は、メインＣＰＵＩからライ１〜てき
、またＣＰＵ５１からり−゛ ８ ゛ ドでき、その各レジスタの内容は、第６図に示す通りで
ある。本実施例において、上記レジスタ群９及びレジス
タ群１０は、ＨＤＤ５１の内部にあるレジスタ群と、そ
の内容が同一のものである。
ＰＵＩからリードでき、またファイルアクセラレータ５
内のＣＰＵ５１からライトでき、その各レジスタの内容
は第５図に示す通りである。またレジスタ群１０ （Ｒ
，Ｎｏ、Ｏ〜９）は、メインＣＰＵＩからライ１〜てき
、またＣＰＵ５１からり−゛ ８ ゛ ドでき、その各レジスタの内容は、第６図に示す通りで
ある。本実施例において、上記レジスタ群９及びレジス
タ群１０は、ＨＤＤ５１の内部にあるレジスタ群と、そ
の内容が同一のものである。
またバスコントローラ８は、第３図に示すように、メイ
ンＣＰＵＩから、レジスタ群１０と、ＨＤＤＧ内のコマ
ンド（Ｃｏｍｍａｎｄ）レジスタを除く内部レジスタと
への情報転送時は、データバスの切換え及び転送制御信
号ＡＯ，Ａｔ、Ａ２．Ｃ８Ｏ。
ンＣＰＵＩから、レジスタ群１０と、ＨＤＤＧ内のコマ
ンド（Ｃｏｍｍａｎｄ）レジスタを除く内部レジスタと
への情報転送時は、データバスの切換え及び転送制御信
号ＡＯ，Ａｔ、Ａ２．Ｃ８Ｏ。
Ｃ８Ｉ、ｌ０ＷＤ、ＷＥＢ、ＲＣ８Ｏ〜ＲＣ，Ｓ９を出
力し、メインＣＰＵＩからの情報をレジスタ群１０とＨ
ＤＤ６の内部レジスタへ同時に書き込ませる。これによ
って本実施例のファイルアクセラレータ５を使用したフ
ァイル転送システムにおいては、メインＣＰＵＩからＨ
Ｄ Ｄ ６への情報転送をすばやく行なわせることがで
きる。
力し、メインＣＰＵＩからの情報をレジスタ群１０とＨ
ＤＤ６の内部レジスタへ同時に書き込ませる。これによ
って本実施例のファイルアクセラレータ５を使用したフ
ァイル転送システムにおいては、メインＣＰＵＩからＨ
Ｄ Ｄ ６への情報転送をすばやく行なわせることがで
きる。
またレジスタ群９からメインＣＰＵＩへの情報転送時は
、データバスの切換えと転送制御信号ＲＤＡ、とＣ８Ａ
Ｏ−Ｃ８Ａ９を出力する。
、データバスの切換えと転送制御信号ＲＤＡ、とＣ８Ａ
Ｏ−Ｃ８Ａ９を出力する。
またＣ Ｐ Ｕ５１がレジスタ群９，１０に対しリード
／ライト動作を行なうときはバスコントローラ８がデー
タバスＢとデータバスＡを接続し、転送制御信号Ｃ８Ａ
Ｏ−ＣＳＡ９．！：ＲＤＢ （Ｌ／ジ、１群１０のリー
ド時）、又はＷＥＡ（レジスタ群９ライＩ〜時）を出力
する。
／ライト動作を行なうときはバスコントローラ８がデー
タバスＢとデータバスＡを接続し、転送制御信号Ｃ８Ａ
Ｏ−ＣＳＡ９．！：ＲＤＢ （Ｌ／ジ、１群１０のリー
ド時）、又はＷＥＡ（レジスタ群９ライＩ〜時）を出力
する。
またＣＰＵ５１がＨＤ Ｄ ６の内部レジスタをアクセ
スするときは、バスコントローラ８がデータバスＢとデ
ータバスを接続し、転送制御信号としてＡＯ〜Ａ２．Ｃ
８Ｏ，Ｃ８Ｉ ｌ０ＷＤ （ライト時）又はｌ０ＲＤ
（リード時）を出力する。
スするときは、バスコントローラ８がデータバスＢとデ
ータバスを接続し、転送制御信号としてＡＯ〜Ａ２．Ｃ
８Ｏ，Ｃ８Ｉ ｌ０ＷＤ （ライト時）又はｌ０ＲＤ
（リード時）を出力する。
これによってＣＰＵ５１はレジスタ群１０のコマンドレ
ジスタ（Ｒ，Ｎｏ、７）の内容をＨＤＤＢ内の同等レジ
スタに書き込んだり、ＨＤＤｅ内のレジスタ群９と同等
のレジスタからその内容をリードし、レジスタ群９にセ
ットすることができる。
ジスタ（Ｒ，Ｎｏ、７）の内容をＨＤＤＢ内の同等レジ
スタに書き込んだり、ＨＤＤｅ内のレジスタ群９と同等
のレジスタからその内容をリードし、レジスタ群９にセ
ットすることができる。
さて、第２図において、メインＣＰＵ１がＨＤＤ６に対
しライト動作を行なわせる時は、メインＣＰＵ１は、ラ
イト・プリコンペ・インフォメーション（Ｗｒｉｔｅ
Ｐｒｅｃｏｍｐ Ｉｎｆｏｒｍａｔｉｏｎ） 、データ
量を示すセクタ・カウント（Ｓｅｃｔｏｒ Ｃｏｕｎｔ
） 、先頭データのディスク上での位置を示すセクタ・
ナンバ（Ｓｅｃｔｏｒ Ｎｕｍｂｅｒ）シリンダ・ロウ
（ＣｙｌｉｎｄｅｒＬｏｗ ）シリンダ・ハイ（Ｃｙｌ
ｉｎｄｅｒ Ｈｉｇｈ） 、ドライブ／ヘッド（Ｄｒｉ
ｖｅ／Ｈｅａｄ ）アドレスなどのコマンドパラメータ
情報をデータバスを介して、アドレス上に指定アドレス
を出力しＩＯＷ信号を出力することにより、前記情報を
第１図に示すファイルアクセラレータ５内のレジスタ群
ＩＯに書き込む。
しライト動作を行なわせる時は、メインＣＰＵ１は、ラ
イト・プリコンペ・インフォメーション（Ｗｒｉｔｅ
Ｐｒｅｃｏｍｐ Ｉｎｆｏｒｍａｔｉｏｎ） 、データ
量を示すセクタ・カウント（Ｓｅｃｔｏｒ Ｃｏｕｎｔ
） 、先頭データのディスク上での位置を示すセクタ・
ナンバ（Ｓｅｃｔｏｒ Ｎｕｍｂｅｒ）シリンダ・ロウ
（ＣｙｌｉｎｄｅｒＬｏｗ ）シリンダ・ハイ（Ｃｙｌ
ｉｎｄｅｒ Ｈｉｇｈ） 、ドライブ／ヘッド（Ｄｒｉ
ｖｅ／Ｈｅａｄ ）アドレスなどのコマンドパラメータ
情報をデータバスを介して、アドレス上に指定アドレス
を出力しＩＯＷ信号を出力することにより、前記情報を
第１図に示すファイルアクセラレータ５内のレジスタ群
ＩＯに書き込む。
ただしこのときまでにＣＰＵ５１は、第３図に示すセレ
クタ１１のコン１〜ロース信号ＣＰＵＢ／ＨＯ８Ｔを出
力してデコーダ１２の入力をメインＣＰＵ１からのアド
レスとなるよう設定し、またマルチプレクサ１３のコン
トロールイ言号ＨＯ８Ｔ／ＲＥＧを出力してデータバス
ＢをデータＡに接続させ、マルチプレクサ１３とデータ
バスを非接続の状態に設定しておくものとする。
クタ１１のコン１〜ロース信号ＣＰＵＢ／ＨＯ８Ｔを出
力してデコーダ１２の入力をメインＣＰＵ１からのアド
レスとなるよう設定し、またマルチプレクサ１３のコン
トロールイ言号ＨＯ８Ｔ／ＲＥＧを出力してデータバス
ＢをデータＡに接続させ、マルチプレクサ１３とデータ
バスを非接続の状態に設定しておくものとする。
前記コマンドパラメータ情報がレジスタ群１０に書き込
まれる時、バスコントローラ８はレジスタ群１０に対し
、Ｃ３Ａ０〜Ｃ３Ａ９をデコーダ１２から出力し、また
ＷＥＢを出力する。これと同時にＨＤＤ６に対し、メイ
ンＣＰＵ１からのアドレスの下位３ ｂｉｔのアドレス
ＡＯ−Ａ２をセレクタ１１を介してゲー１〜１５〜１６
から出力し、デコーダ１２及びゲーＩ〜１８からＨＤ
Ｄ ６の内部レジスタのチップセレクト信号Ｃ８Ｏ，Ｃ
８Ｉ信号を出力し、又メインＣＰＵＩからのＩＯＷがグ
ー１−１９．ゲート２０を介してｌ０ＷＤに出力される
。
まれる時、バスコントローラ８はレジスタ群１０に対し
、Ｃ３Ａ０〜Ｃ３Ａ９をデコーダ１２から出力し、また
ＷＥＢを出力する。これと同時にＨＤＤ６に対し、メイ
ンＣＰＵ１からのアドレスの下位３ ｂｉｔのアドレス
ＡＯ−Ａ２をセレクタ１１を介してゲー１〜１５〜１６
から出力し、デコーダ１２及びゲーＩ〜１８からＨＤ
Ｄ ６の内部レジスタのチップセレクト信号Ｃ８Ｏ，Ｃ
８Ｉ信号を出力し、又メインＣＰＵＩからのＩＯＷがグ
ー１−１９．ゲート２０を介してｌ０ＷＤに出力される
。
従って前記コマンドパラメータ情報は、データバスを介
してレジスタ群１０に書き込まれると同時に、ＨＤＤＳ
内の内部レジスタに書き込まれる。
してレジスタ群１０に書き込まれると同時に、ＨＤＤＳ
内の内部レジスタに書き込まれる。
次にメインＣＰＵＩは、コマンドパラメータ情報のとき
と同様に、指定アドレスを出力して、ライト・セクタ（
Ｗｒｉｔｅ ５ｅｃｔｏｒｓ）コマンドをレジスタ群ｌ
Ｏ内のコマンド（Ｃｏｍｍａｎｄ ）レジスタに書き込
む。
と同様に、指定アドレスを出力して、ライト・セクタ（
Ｗｒｉｔｅ ５ｅｃｔｏｒｓ）コマンドをレジスタ群ｌ
Ｏ内のコマンド（Ｃｏｍｍａｎｄ ）レジスタに書き込
む。
ことのときデコーダ１２は、コマンド（Ｃｏｍｍａｎｄ
）レジスタ選択信号をゲー１〜１４とゲート２２に出力
し、ゲート２２の出力がＨＤＤ６に対する■○ＷＤ信号
をマスクし、ゲート１４がＣＰ Ｕ５１に対し起動信号
ＩＲＱＩを出力する。
）レジスタ選択信号をゲー１〜１４とゲート２２に出力
し、ゲート２２の出力がＨＤＤ６に対する■○ＷＤ信号
をマスクし、ゲート１４がＣＰ Ｕ５１に対し起動信号
ＩＲＱＩを出力する。
ＣＰＵ５１は、前記起動信号を検出すると以下の処理を
行なう。
行なう。
ＣＰＵＢ／ＨＯＳＴ信号を変更してデコーダ１２への入
力をＣＰ Ｕ５１からのアドレスバスＢとし、次にレジ
スタ群１０の各レジスタの内容を読みとる。
力をＣＰ Ｕ５１からのアドレスバスＢとし、次にレジ
スタ群１０の各レジスタの内容を読みとる。
次にレジスタ群１０のコマンド（Ｃｏｍｍａｎｄ）レジ
スタの内容が、ディスクへのライ１〜・セクタ（υｒｉ
ｔｅＳｅｃｔｏｒｓ）命令であることを確認したら、Ｈ
Ｏ８Ｔ／ＲＥＧ信号を変えて、データバスＢをデータバ
スに接続させる。その後前記ライｌ〜・セクタ（Ｗｒｉ
ｔｅ ５ｅｃｔｏｒｓ）命令をＨＤＤ６に対し、データ
バスを介して書き込む。
スタの内容が、ディスクへのライ１〜・セクタ（υｒｉ
ｔｅＳｅｃｔｏｒｓ）命令であることを確認したら、Ｈ
Ｏ８Ｔ／ＲＥＧ信号を変えて、データバスＢをデータバ
スに接続させる。その後前記ライｌ〜・セクタ（Ｗｒｉ
ｔｅ ５ｅｃｔｏｒｓ）命令をＨＤＤ６に対し、データ
バスを介して書き込む。
このときパスコン１〜ローラ８はＣＰＵ２３からのアド
レス、ＷＥなどの入力を基にＨＤＤ６に対し、ゲート１
５〜１６から、アドレスＡＯ−Ａ２を、ゲー１へ１８、
デコーダ１２からＣ８Ｏ，’Ｃ，Ｓ１を、ゲー１−２０
からｌ０ＷＤなどの制御信号を出力する。その核、ＨＯ
８Ｔ／ＲＥＧを変えて、データバスＢとデータバスの接
続を切る。
レス、ＷＥなどの入力を基にＨＤＤ６に対し、ゲート１
５〜１６から、アドレスＡＯ−Ａ２を、ゲー１へ１８、
デコーダ１２からＣ８Ｏ，’Ｃ，Ｓ１を、ゲー１−２０
からｌ０ＷＤなどの制御信号を出力する。その核、ＨＯ
８Ｔ／ＲＥＧを変えて、データバスＢとデータバスの接
続を切る。
前記コマンドパラメータのセクタナンバ（Ｓｅｃｔ−ｏ
ｒ Ｎｕｍｂｅｒ） 、セクタ０カウント（Ｃｅｃｔｏ
ｒ Ｃｏｕｎｔ）から転送できるデータ数を算出し、１
セクタのデータ数をデータバスＢを介して、ＤＣ８，Ｗ
Ｅなとの転送制御信号によって、ＤＭＡＣ７にセットす
る。
ｒ Ｎｕｍｂｅｒ） 、セクタ０カウント（Ｃｅｃｔｏ
ｒ Ｃｏｕｎｔ）から転送できるデータ数を算出し、１
セクタのデータ数をデータバスＢを介して、ＤＣ８，Ｗ
Ｅなとの転送制御信号によって、ＤＭＡＣ７にセットす
る。
次にＨＤＤ６からの転送要求割込信号ＩＲＱ２がアクテ
ィブであることを検知したらＤＭＡＣ７に対し転送起動
信号ＤＲＥＱを出力する。
ィブであることを検知したらＤＭＡＣ７に対し転送起動
信号ＤＲＥＱを出力する。
これによってＤＭＡＣ７は、メインＣＰＵＩに対しデー
タバス使用要求を示すＨＲＥＱを出力し、その応答信号
ＨＡ ＣＫがアクティブになったことを確認後、メイン
メモリへのアドレスとメモリリードタイミングＤＭＲＤ
とＤＷＲ，ＤＡＣＫを出力してメインメモリ２からＨＤ
Ｄ６へのデータ転送を開始する。このときバスコントロ
ーラ８は第７図に示すようにＤＭＡＣ７からのＤＷＲ信
号によって■○ＷＤを出力し、またＤＡＣＫ信号によっ
て、Ｃ８Ｏと固定のアドレスＡＯ−Ａ２を出力する。
タバス使用要求を示すＨＲＥＱを出力し、その応答信号
ＨＡ ＣＫがアクティブになったことを確認後、メイン
メモリへのアドレスとメモリリードタイミングＤＭＲＤ
とＤＷＲ，ＤＡＣＫを出力してメインメモリ２からＨＤ
Ｄ６へのデータ転送を開始する。このときバスコントロ
ーラ８は第７図に示すようにＤＭＡＣ７からのＤＷＲ信
号によって■○ＷＤを出力し、またＤＡＣＫ信号によっ
て、Ｃ８Ｏと固定のアドレスＡＯ−Ａ２を出力する。
上記データ転送は、１セクタのデータ数の転送が完了す
るまで繰り返し行なわれる。ただし、メインＣＰ Ｕ
ｌがり−１＜・データ（Ｒｅａｄ Ｄａｔａ）レジスタ
又はライ１−・データ（Ｗｒｉｔｅ Ｄａｔａ）レジス
タをアクセスするとき、パスコン１−ローラ８のデコー
ダ１２がＲＣＯ信号を出力しなければ、従来と同様にメ
インＣＰＵＩはＨＤＤ６内のリード・データ（Ｒｅａｄ
Ｄａｔｅ）レジスタ又はライＩ−・データ（Ｗｒｉｔ
ｅ Ｄａｔｅ）レジスタをアクセスすることができる。
るまで繰り返し行なわれる。ただし、メインＣＰ Ｕ
ｌがり−１＜・データ（Ｒｅａｄ Ｄａｔａ）レジスタ
又はライ１−・データ（Ｗｒｉｔｅ Ｄａｔａ）レジス
タをアクセスするとき、パスコン１−ローラ８のデコー
ダ１２がＲＣＯ信号を出力しなければ、従来と同様にメ
インＣＰＵＩはＨＤＤ６内のリード・データ（Ｒｅａｄ
Ｄａｔｅ）レジスタ又はライＩ−・データ（Ｗｒｉｔ
ｅ Ｄａｔｅ）レジスタをアクセスすることができる。
この後、Ｉ−Ｉ Ｄ Ｄ ６は、１セクタ転送終了割込
をｉ ＲＱ ２から出すため、ＣＰＵ５１は、それに検
知するとバスコントローラ８を介して、ＨＤ Ｄ Ｓ内
のステータスを読み込みステータスに対応した割込処理
を実行する。正常であった場合は、ＣＰＵ５１は再度Ｄ
ＭＡＣ７を起動してデータ転送を再開し、上記と同様な
処理を繰り返し実行する。上記処理を、ＣＰ Ｕ５１は
、メインＣＰＵＩからの指定のセクタ（Ｓｅｃｔｏｒ）
カラン１へ数分繰り返し実行した後、メインＣＰＵＩか
らのコマンドに対する再終結果をレジスタ群９のステー
タスレジスタ（ＣＲ１Ｎｏ、９）及びオールタネイト・
スティタス（Ａｌｔｅｒｎａｔｅ ５ｔａｔｕｓ）レジ
スタ （Ｒ，ＮＯ，８）にセットし、メインＣＰＵＩに
対し、ｉＲＱ信号により、コマンド終了割込みを出して
、ＣＰＵ５１の処理は終了する。
をｉ ＲＱ ２から出すため、ＣＰＵ５１は、それに検
知するとバスコントローラ８を介して、ＨＤ Ｄ Ｓ内
のステータスを読み込みステータスに対応した割込処理
を実行する。正常であった場合は、ＣＰＵ５１は再度Ｄ
ＭＡＣ７を起動してデータ転送を再開し、上記と同様な
処理を繰り返し実行する。上記処理を、ＣＰ Ｕ５１は
、メインＣＰＵＩからの指定のセクタ（Ｓｅｃｔｏｒ）
カラン１へ数分繰り返し実行した後、メインＣＰＵＩか
らのコマンドに対する再終結果をレジスタ群９のステー
タスレジスタ（ＣＲ１Ｎｏ、９）及びオールタネイト・
スティタス（Ａｌｔｅｒｎａｔｅ ５ｔａｔｕｓ）レジ
スタ （Ｒ，ＮＯ，８）にセットし、メインＣＰＵＩに
対し、ｉＲＱ信号により、コマンド終了割込みを出して
、ＣＰＵ５１の処理は終了する。
たたし上記第７図に示すＤＭＡＣ７による１セクタ分の
データ転送をＨＤ Ｄ ６の１セクタ分の回転時間内に
行なわすため、Ｉ−Ｉ Ｄ Ｄ ６のライト動作時の回
転待ち時間は発生せず、またメインＣＰｔＪ１のバスサ
イクルも確保されるため、メインＣＰＵ１は上記ＨＤＤ
６に対するライ１ル動作実行中にも、通信など他の■／
○処理も実行できる。
データ転送をＨＤ Ｄ ６の１セクタ分の回転時間内に
行なわすため、Ｉ−Ｉ Ｄ Ｄ ６のライト動作時の回
転待ち時間は発生せず、またメインＣＰｔＪ１のバスサ
イクルも確保されるため、メインＣＰＵ１は上記ＨＤＤ
６に対するライ１ル動作実行中にも、通信など他の■／
○処理も実行できる。
次にメインＣＰＵＩがＨＤＤ６に対しリード動作を行な
わせる場合においても、データ転送の方向がＨＤＤ６か
らメインメモリ２となるだけで、ファイルアクセラレー
タ５の処理は、基本的にはライト動作時とほぼ同様であ
るが、ただファイルアクセラレータ５が、メインＣＰＵ
Ｉからのリード・セレクタ（Ｒｅａｄ ５ｅｃｔｏｒｓ
）命令を受は取ると、ＣＰ Ｕ ５１は、レジスタ群１
０のコマンドパラツー１パ。
わせる場合においても、データ転送の方向がＨＤＤ６か
らメインメモリ２となるだけで、ファイルアクセラレー
タ５の処理は、基本的にはライト動作時とほぼ同様であ
るが、ただファイルアクセラレータ５が、メインＣＰＵ
Ｉからのリード・セレクタ（Ｒｅａｄ ５ｅｃｔｏｒｓ
）命令を受は取ると、ＣＰ Ｕ ５１は、レジスタ群１
０のコマンドパラツー１パ。
夕情報セクタ・カウント（Ｓｅｃｔｏｒ Ｃｏｕｎｔ）
＋セクタ・ナンバ（Ｓｅｃｔｏｒ Ｎｕｍｂｅｒ）
ｙシリンダ・ロウ（Ｃｙｌｉｎｄｅｒ Ｌｏｔｕ） ｚ
シリンダ・ハイ（Ｃｙｌｉｎｄｅｒｌｌｉｇｈ） ＋
ドライブ／ヘッド（Ｄｒｉｖｅ／Ｈｅａｄ ）とｃｐＵ
５１自身が管理している情報により、ＨＤＤＳ内のデー
タバッファに残っているデータが、メインＣＰＵＩの要
求しているデータであることを検知すれば、ディスクキ
ャッシュのヒラ１〜した場合になり、ＣＰＵ５１は、Ｈ
ＤＤ６に対しリード・バッフｙ （Ｒｅａｄ １３ｕｆ
ｆｅｒ）コマンドを出し、ヒラｌ”していなければリー
ド・セクタ（Ｒｅａｄ ５ｅｃｔｏｒｓ）コマンドをＨ
ＤＤ６に対し発行する。
＋セクタ・ナンバ（Ｓｅｃｔｏｒ Ｎｕｍｂｅｒ）
ｙシリンダ・ロウ（Ｃｙｌｉｎｄｅｒ Ｌｏｔｕ） ｚ
シリンダ・ハイ（Ｃｙｌｉｎｄｅｒｌｌｉｇｈ） ＋
ドライブ／ヘッド（Ｄｒｉｖｅ／Ｈｅａｄ ）とｃｐＵ
５１自身が管理している情報により、ＨＤＤＳ内のデー
タバッファに残っているデータが、メインＣＰＵＩの要
求しているデータであることを検知すれば、ディスクキ
ャッシュのヒラ１〜した場合になり、ＣＰＵ５１は、Ｈ
ＤＤ６に対しリード・バッフｙ （Ｒｅａｄ １３ｕｆ
ｆｅｒ）コマンドを出し、ヒラｌ”していなければリー
ド・セクタ（Ｒｅａｄ ５ｅｃｔｏｒｓ）コマンドをＨ
ＤＤ６に対し発行する。
以後のデータ転送の処理は５４１〜時と同様である。こ
のときもライト時と同様、ＨＤＤ６の回転待ちが発生せ
ず、またデータ転送中にもメインＣＰＵＩが他の工／○
処理を実行することができる。
のときもライト時と同様、ＨＤＤ６の回転待ちが発生せ
ず、またデータ転送中にもメインＣＰＵＩが他の工／○
処理を実行することができる。
さらにリードにおいてＣＰＵ６がディスクキャッシュ機
能も実現できるためディスクアクセスの性能も大巾に向
上する。
能も実現できるためディスクアクセスの性能も大巾に向
上する。
本発明によれば、ｌ５Ａ−ＡＴババス有するパーソナル
コンピュータ、ワークステーションなどでのディスクア
クセスにおいて、メインＣＰＵの負担が従来に比べほと
んど無くなるため、上記処理中に通信などの他のＩ１０
処理を行なっても、ディスクアクセス性能は、高速ＤＭ
Ａ転送、ディスクキャッシュ機能により従来の性能の３
倍以上向上させる効果がある。
コンピュータ、ワークステーションなどでのディスクア
クセスにおいて、メインＣＰＵの負担が従来に比べほと
んど無くなるため、上記処理中に通信などの他のＩ１０
処理を行なっても、ディスクアクセス性能は、高速ＤＭ
Ａ転送、ディスクキャッシュ機能により従来の性能の３
倍以上向上させる効果がある。
第１図は本発明の一実施例であるファイルアクセラレー
タ構成図。 第２図は本発明のシステム構成の一例を示す図、第３図
は第１図の実施例におけるバスコントローラ８の一具体
的構成図。 第４図は従来のシステム構成図。 第５図は第１図に示す実施例のレジスタ群９の内容の一
実施例を示す図。 第６図は第１図に示す実施例のレジスタ群１０の内容の
一実施例を示す図。 第７図は本発明の一実施例のデータ転送タイミングを示
す図である。
タ構成図。 第２図は本発明のシステム構成の一例を示す図、第３図
は第１図の実施例におけるバスコントローラ８の一具体
的構成図。 第４図は従来のシステム構成図。 第５図は第１図に示す実施例のレジスタ群９の内容の一
実施例を示す図。 第６図は第１図に示す実施例のレジスタ群１０の内容の
一実施例を示す図。 第７図は本発明の一実施例のデータ転送タイミングを示
す図である。
Claims (1)
- 【特許請求の範囲】 １、少なくとも第１のＣＰＵ（ＣｏｎｔｒａｌＰｒｏｃ
ｅｓｓ−ｉｎｇＵｎｉｔ）を有するコンピュータシステ
ムと該コンピュータシステムに装備されるファイル手段
からなる情報処理装置において、前記システムと前記フ
ァイル手段との間に第２のＣＰＵ、ダイレクト・メモリ
・アクセス・コントローラ（ＤＭＡＣ）、バスコントロ
ーラ、レジスタ群からなるファイルアクセラレータを設
け、前記ファイル手段のアクセス性能を向上させたこと
を特徴とするファイルデータの転送装置。 ２、前記ファイルアクセラレータは一つの半導体集積回
路からなることを特徴とする請求項１記載の転送装置。 ３、前記ファイルアクセラレータ内には外部からアクセ
スできる前記ファイル手段内のレジスタ群と等価なレジ
スタ群を有する請求項２記載の転送装置。 ４、請求項３記載の前記レジスタ群と前記ファイル手段
内の前記レジスタ群に対し、コマンドを除くその他の情
報の書き込みを同時に行なわせることを可能にした請求
項３記載の転送装置。 ５、前記第２のＣＰＵに前記ファイル手段内のデータバ
ッファをディスクキャッシュメモリとして、ディスクキ
ャッシュ機能を持たせたことを特徴とする請求項１ない
し４記載の転送装置。 ６、前記バスコントローラに、前記ＤＭＡＣのデータ転
送中のみ、前記ファイル手段内のデータ転送用前記レジ
スタを選択する信号及び転送タイミング信号を出力させ
ることを特徴とする請求項１ないし４記載の転送装置。 ７、前記レジスタ群の一部は前記第１のＣＰＵから書き
込むことができ、前記第２のＣＰＵからは読み出す構成
であり、前記レジスタ群他の部分は、前記第１のＣＰＵ
から読み出すことができ、前記ＣＰＵからは書き込む構
成を有することを特徴とする第２の請求項１ないし６記
載の転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14873290A JPH0442320A (ja) | 1990-06-08 | 1990-06-08 | ファイルデータの転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14873290A JPH0442320A (ja) | 1990-06-08 | 1990-06-08 | ファイルデータの転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0442320A true JPH0442320A (ja) | 1992-02-12 |
Family
ID=15459371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14873290A Pending JPH0442320A (ja) | 1990-06-08 | 1990-06-08 | ファイルデータの転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0442320A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5875297A (en) * | 1995-03-02 | 1999-02-23 | Matsushita Electric Industrial Co., Ltd. | Multimedia server |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62128323A (ja) * | 1985-11-29 | 1987-06-10 | Fuji Electric Co Ltd | デイスク制御装置におけるデ−タ転送方式 |
| JPS644851A (en) * | 1987-06-29 | 1989-01-10 | Sanyo Electric Co | Magnetic disk control system |
| JPH0264725A (ja) * | 1988-05-06 | 1990-03-05 | Hitachi Ltd | 半導体集積回路装置 |
-
1990
- 1990-06-08 JP JP14873290A patent/JPH0442320A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62128323A (ja) * | 1985-11-29 | 1987-06-10 | Fuji Electric Co Ltd | デイスク制御装置におけるデ−タ転送方式 |
| JPS644851A (en) * | 1987-06-29 | 1989-01-10 | Sanyo Electric Co | Magnetic disk control system |
| JPH0264725A (ja) * | 1988-05-06 | 1990-03-05 | Hitachi Ltd | 半導体集積回路装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5875297A (en) * | 1995-03-02 | 1999-02-23 | Matsushita Electric Industrial Co., Ltd. | Multimedia server |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5426036B2 (ja) | 複数のプロセッサのメモリ共有化のためのメモリアクセス装置、及びそのアクセス方法 | |
| TWI900550B (zh) | 用於具有積體電路的固態硬碟的緩衝區最佳化及其方法 | |
| KR100909119B1 (ko) | 집적 ｄｍａ 엔진을 사용하는 고성능 휘발성 디스크드라이브 메모리 액세스 장치 및 방법 | |
| US5740466A (en) | Flexible processor-driven SCSI controller with buffer memory and local processor memory coupled via separate buses | |
| KR101035225B1 (ko) | 개량 데이터 전송을 위한 제어기 장치 및 방법 | |
| JPH0877066A (ja) | フラッシュメモリコントローラ | |
| KR100708128B1 (ko) | 낸드 플래시 메모리 제어 장치 및 방법 | |
| JPS5943456A (ja) | 情報処理装置 | |
| CN119201822B (zh) | 一种具有存储和网络加速功能的PCIe交换芯片 | |
| KR100638378B1 (ko) | 디스크 제어장치의 메모리 구조에 대한 시스템 및 방법 | |
| US12417179B2 (en) | Adaptive system probe action to minimize input/output dirty data transfers | |
| JPH0442320A (ja) | ファイルデータの転送装置 | |
| JP3943302B2 (ja) | プログラマブルコントローラ | |
| JP2000105736A (ja) | Ｐｃｉバスのためのストリ―ミング・メモリ・コントロ―ラ | |
| JPH02130755A (ja) | 高速ディスクアクセス制御装置 | |
| JPS61217827A (ja) | デ−タ転送制御装置 | |
| JPS6118032A (ja) | 外部メモリ制御装置 | |
| JPS61256421A (ja) | 捕助記憶装置転送バツフアの初期化方式 | |
| JPS59133629A (ja) | Ｄｍａ転送制御方式 | |
| JP2008257651A (ja) | データ転送制御方法及びその装置とシステム | |
| JPH02244350A (ja) | 主記憶装置アクセス方式 | |
| JPS58159165A (ja) | マルチ・アクセス・バルク制御方式 | |
| JPH0440540A (ja) | メモリの越境アクセス処理方法 | |
| JPS623455B2 (ja) | ||
| JPH01194050A (ja) | Ｄｍａデバイスの回路構成 |