JPH0442562A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体装置の製造方法、特に多層配線のエアブ
リッジ形成方法に関する。

［従来の技術］ 従来より、集積回路においてその配線を多層化すること
により基板内に配置された各素子間の結合に自由度を与
えて高密度のデバイスを形成する多層化配線方法が提案
されている。

このような多層配線は、下層配線と上層配線との間に絶
縁層を形成することにより達成されるが、このように層
間絶縁層が存在すると上層配線と下層配線がクロスする
部分で寄生容量が発生し、特に高速デジタル集積回路等
においてはこの寄生容量による信号伝播速度の遅延化が
問題となる。

そこで、この寄生容量を小さくして信号伝播速度の遅延
化を防止すべく、いわゆるエアブリッジ配線が提案され
ている。

このエアブリッジ配線の形成方法としては、従来より以
下の方法が知られている。

すなわち、まず半導体基板上に下層配線を形成し、この
下層配線配線と形成すべき上層配線とが接触する領域が
露出したレジストパターンを作成した後、全面に薄い金
属層を形成する。

そして、上層配線を形成すべき領域のみが露出するレジ
ストパターンをこの金属層の上に再び作成する。

その後、所望の上層配線を前記金属層を電極としてメツ
キにより形成し、レジストを除去する。

最後に、半導体基板と前記金属層間のレジストを除去す
ることにより、レジストが存在していた上層配線と下層
配線との間に空間を形成するものである。

また、本願出願人は先に特願平１−２６７２０７号の半
導体装置の製造方法において以下のようなエアブリッジ
形成方法を提案した。

すなわち、第２図に示されるように半導体基板１０上に
下層配線１２．１３を形成した後、この下層配線１２．
１３上に柱部１４を立設する。そして、下層配線１２．
１３及び柱部１４を覆うようにレジスト剥離層１６を被
着し、この柱部１４の上面のみが露出するようにこの剥
離層１６にイメージリバースホトリソグラフィ法等を用
いて一定の厚さのレジストが底に残った溝１５を形成す
る。

その後、剥離層の全面にこの溝１５の深さよりも薄い上
層配線用金属層１７を真空蒸着等を用いて被着し、これ
らの剥離層及び溝１５に被着した上層配線用金属層１７
以外の金属層を除去することにより、上層配線用金属層
１７を前記柱部１４で支え、少ない工程数で上層配線用
金属層１７の下方に空間を形成するものである。

［発明が解決しようとする課題］ しかしながら、上記従来のメツキを用いたエアブリッジ
配線形成方法では、上層配線を形成するために下層配線
形成時に用いられる真空蒸着法やスパッタリング法と異
質の化学的な方法であるメツキ法を使用しなければなら
ず、また下層及び上層のレジストをこのメツキ工程に耐
え得るように十分ペイキング処理を行なわなくてはなら
ない等、工程が煩雑化してしまう問題があった。

また、真空蒸着等を用いた製造方法において柱部の上面
のみが露出するようにレジスト剥離層に溝を形成する際
には前述のイメージリバースホトリソグラフィー法等が
用いられるが、全面露光の露光量をはじめ各種パラメー
タを精密に制御する必要がある他、上層配線金属の厚さ
をレジスト剥離層の厚さと柱部の上面の高さの差量上に
設定できないという不具合が若干存在していた。

本発明は上記従来の課題及び本願出願人肌提案の製造方
法の課題に鑑みなされたものであり、その目的はメツキ
等の化学的手法を用いることなく、かつ各種パラメータ
を精密に制御する必要がなく容易にエアブリッジ配線を
形成することが可能な半導体装置の製造方法を提供する
ことにある。

［課題を解決するための手段］ 上記目的を達成するために、本発明の半導体装置の製造
方法は、半導体基板上に形成された下層配線上に複数の
柱部を互いに離間させて立設する工程と、立設された柱
部を覆う第１のレジストを塗布する工程と、前記柱部の
上面が所定量露出すべくこの第１のレジストをエツチン
グする工程と、エツチングされた前記第１のレジスト表
面に薄膜を形成する工程と、形成された薄膜上に第２の
レジストを塗布する工程と、この第２のレジストの前記
柱部上部に位置する領域に上層配線用の溝を形成する工
程と、この溝内の前記薄膜をエツチングする工程と、前
記溝内に前記第２のレジストより薄い上層配線金属を被
着する工程と、前記第１及び第２のレジストを除去する
工程とを有することを特徴としている。

［作用］ このように、本発明に係る半導体装置の製造方法は第１
及び第２のレジストを用い、第１のレジストを用いて柱
部の上部を露出させ、第２のレジストを用いて上層配線
用のマスクパターンを５形成するものであり、上層配線
用のマスクパターンは第１のレジスト層上の薄膜の上に
形成され、溝の底にレジストを残す必要がないため、露
光、現像時の諸条件の精密な制御を行なわなくても容易
に形成することができる。

［実施例］ 以下、図面を用いながら本発明に係る半導体装置の製造
方法の好適な実施例を説明する。

第１図は本実施例のエアブリッジ配線形成方法の各工程
を説明するための一部断面図である。

まず、第１図（ａ）に示されるようにＧａＡｓ等の半導
体基板１０上に形成された下層配線１２．１３のうち、
下層配線１２をまたいで下層配線１３同士を上層配線に
て接続するため、下層配線１３上に複数の金属柱部１４
（高さ１〜２μｍ）を立設する。このように柱部１４を
立設するには、下層配線１２．１３上にレジストを塗布
し、柱部を形成すべき領域のレジストを除去し、金属層
を被着してレジストを取り除く、いわゆるリフトオフ法
を用いることができる。

このように柱部１４を立設した後、第１図（ｂ）に示さ
れるように立設された柱部１４を完全に覆うように第１
のレジスト１６をスピンコードにより２〜５μｍ程度塗
布形成する。

次に、第１図（Ｃ）に示されるように塗布形成された第
１のレジスト１６を０２プラズマを用いた反応性イオン
エツチング（以下、０２ＲＩＥという）を用いて柱部１
４の上部が所定量露出するようにエツチングする。反応
性イオンエツチングはそのエツチングレートの制御が比
較的容易であり、イメージリバースホトリソグラフィ法
を用いる場合に比べて制御パラメータを容易に設定する
ことができる。

０２ＲＩＥを用いて柱部１４の上部を露出させた後、ベ
ーキングによって第１のレジスト１６中の溶剤を除去し
、第１図（ｄ）に示されるように第１のレジスト１６表
面に薄膜としてＳｉＮ膜１８を例えば低温成膜可能な電
子サイクロト・ロン共鳴（ＥＣＲ）を用いたブラスマ成
膜法により形成する。なお、この膜の材質としてはＳｉ
Ｎ膜等の絶縁物ではなく、例えばＮｉ等の金属でもよい
。

このようにＳｉＮ膜１８を形成した後、このＳｉＮ膜１
膜上８上２のレジスト１９を塗布し１、さらに第１図（
ｅ）に示されるようにこの第２のレジスト１９の柱部１
４の上部に位置する領域に上層配線用の溝２０を形成す
る。

以下、この溝２０を形成する方法として、特殊なポジ型
レジストを用いたイメージリバースホトリソグラフィ法
を例にとり説明する。

まず、第２のレジスト１９としてのポジ型ホトレジスト
はＳｉＮ膜１膜上８上ピンナーによって所定厚さ、例え
ば２〜５μｍ程度に回転塗布される。このポジ型ホトレ
ジストは一定の露光量とリバースベーク条件下で現像液
に対する溶解速度を減少させるような感光剤が添加され
ているレジストである。

そしてこのポジ型レジスト塗布後、プリベークを行い、
ホトマスクを介して光源からの弱い光でイニシャル露光
を行う。この時、形成すべき溝２０以外の領域が露光さ
れる。

そして、リバースベークを行い、ポジ型ホトレジストの
イニシャル露光部分を安定化する。

次に、ポジ型ホトレジスト全面へのフラッド露光を行い
、イニシャル露光時の未露光部分のレジストのアルカリ
現像液に対する溶解速度を埒加させる。これは、イニシ
ャル露光された部分はアルカリ現像液に対して溶は難く
なる一方、未露光部分のポジ型レジストが溶は易くなる
ことによる。

そして、アルカリ゛現像液による現像によってＳｉＮ膜
１８に達する深さの溝２０が形成される。

このとき、前述したようにイニシャル露光された部分は
未露光部分より現像液に対する溶解速度が小さいため、
形成される溝２０は第１図（ｅ）に示されるように第２
のレジスト１９表面からＳｉＮ膜１８表面に向けて幅が
徐々に広くなる逆テーバ状の形状となる。

このようにして逆テーパ状の溝２０が形成された後、第
１図（ｆ）に示されるようにこの溝２０内に存在するＳ
ｉＮ膜１８を例えばフッ酸を用いてエツチングし除去す
る。

そして、第１図（ｇ）に示されるように全面に上層配線
金属を例えば真空蒸着法により蒸着することにより溝２
０内に上層配線２２を被着する。

このとき、溝２０内に被着される上層配線２２の厚さは
第２のレジスト１９の厚さより薄くなるように設定され
る。

最後に、第１図（ｈ）に示されるように例えばアセトン
を用いて第１のレジスト１６及び第２のレジスト１９を
除去する。

すると、上層配線２２は柱部１４により支えられ、下層
配線１２との間に空間が存在するエアブリッジ配線が形
成される。

このように、本実施例においては制御容易な反応性イオ
ンエツチングを用いて柱部の上面を露出させ、かつ第２
のレジストに上層配線用の溝を形成することにより、メ
ツキを用いることなく、かつ上層配線用の溝を形成する
際に用いられるイメージリバースホトリソグラフィ法の
諸パラメータの精密な制御が必要ないため再現性が向上
する。

また、本実施例においては、上層配線２２の厚さは第２
のレジスト１９の厚さ以下に設定されるため、第２のレ
ジスト１９を厚くすることにより上層配線２２の厚さも
厚くすることができ、強度的にも優れたエアブリッジ配
線を得ることが可能となる。

［発明の効果］ 以上説明したように、本発明に係る半導体装置の製造方
法によれば、強度的に優れたエアブリッジ配線を容易に
形成することができる効果がある。

【図面の簡単な説明】

第１図は本発明に係る半導体装置の製造方法の一実施例
の説明図、 第２図は従来の半導体装置の製造方法の説明図である。 １０　・・・　半導体基板 １２．１３　・・・　下層配線 １４　・・・　柱部 １６　・・・　第１のレジスト １８　・・・　ＳｉＮ膜 １９　・・・　第２のレジスト ２０・・・溝 ２２　・・・　上層配線 （ｅ） （ｂ） （ｃ） 旧 （ｄ）

Claims (1)

【特許請求の範囲】
1. 　半導体基板上に形成された下層配線上に複数の柱部を
   互いに離間させて立設する工程と、立設された柱部を覆
   う第１のレジストを塗布する工程と、前記柱部の上面が
   所定量露出すべくこの第１のレジストをエッチングする
   工程と、エッチングされた前記第１のレジスト表面に薄
   膜を形成する工程と、形成された薄膜上に第２のレジス
   トを塗布する工程と、この第２のレジストの前記柱部上
   部に位置する領域に上層配線用の溝を形成する工程と、
   この溝内の前記薄膜をエッチングする工程と、前記溝内
   に前記第２のレジストより薄い上層配線金属を被着する
   工程と、前記第１及び第２のレジストを除去する工程と
   、を有し、上層配線と下層配線との間に空間を形成する
   ことを特徴とする半導体装置の製造方法。