JPH0442796Y2 - - Google Patents
Info
- Publication number
- JPH0442796Y2 JPH0442796Y2 JP2618587U JP2618587U JPH0442796Y2 JP H0442796 Y2 JPH0442796 Y2 JP H0442796Y2 JP 2618587 U JP2618587 U JP 2618587U JP 2618587 U JP2618587 U JP 2618587U JP H0442796 Y2 JPH0442796 Y2 JP H0442796Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- alarm
- output
- rising
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 42
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 23
- 230000000630 rising effect Effects 0.000 claims description 22
- 230000003028 elevating effect Effects 0.000 claims description 3
- 230000008034 disappearance Effects 0.000 claims 1
- 230000001174 ascending effect Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 210000005069 ears Anatomy 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Landscapes
- Electric Clocks (AREA)
- Electromechanical Clocks (AREA)
Description
【考案の詳細な説明】
[産業上の利用分野]
本考案は天井や柱等に吊り下げることができる
アラーム付時計にして、アラーム報知音の発音時
に降下し、使用者の耳元に降りてくるアラーム付
時計である。[Detailed description of the invention] [Industrial application field] The invention is an alarm clock that can be hung from the ceiling or pillar, and when the alarm sound is emitted, it descends and comes down to the user's ear. It is a clock with an alarm.
[従来の技術]
今日、アラーム付時計については、目覚めを確
実とする為種々の改良が行なわれており、例えば
時計体を天井や柱から吊り下げ、該アラーム付時
計のアラームが鳴り始めると時計体は吊り紐を巻
き上げて上昇し、利用者から遠ざかるものがある
(例えば実開昭61−1191号、実開昭61−96390号)。[Prior Art] Today, various improvements have been made to alarm clocks to ensure that they wake up. For example, the clock body is hung from the ceiling or a pillar, and when the alarm of the alarm clock starts sounding, the clock is activated. In some cases, the body winds up a hanging string and moves upwards away from the user (for example, Utility Model Application No. 61-1191, Utility Model Application No. 61-96390).
この様に吊り紐を巻き上げて上昇するアラーム
付時計は、アラームが鳴り始めると時計体が遠ざ
かる故、アラーム報知音を止める為には利用者が
起き上らなければならず、目覚を確実とするもの
である。 In a clock with an alarm that rises by winding up a hanging string like this, when the alarm starts sounding, the clock body moves away, so the user has to get up to stop the alarm sound, making sure to wake up. It is something.
しかし、このアラーム報知音の発音時に上昇す
る吊り下げ式のアラーム付時計は、アラームが鳴
り始めると時計体が利用者から徐々に遠くなる
故、利用者にとつてはアラーム報知音が段々と小
さく聞える様に変化し、そのまま寝入つてしまう
場合が有り、又、アラーム報知音が鳴り始めるま
で耳元に時計体を吊り下げておくことは邪魔にな
る欠点が有つた。 However, with hanging alarm clocks that rise when the alarm sound is emitted, the clock body gradually moves away from the user when the alarm starts sounding, so the alarm sound gradually becomes quieter for the user. There are cases where the user may fall asleep due to the audible changes, and there is also the disadvantage that it becomes a nuisance if the watch body is hung close to the ear until the alarm notification sound begins to sound.
この為、吊り下げ式のアラーム付時計として、
通常は高い位置に吊り下げておき、アラーム報知
音が鳴り始めると時計体を降下させ、使用者の耳
元で報知音を発音させるアラーム付時計が考案さ
れている。 For this reason, as a hanging alarm clock,
Alarm watches have been devised that are usually hung at a high position, but when the alarm sound starts to sound, the watch body is lowered and the sound is emitted close to the user's ear.
[考案が解決しようとする問題点]
上記アラーム報知音が鳴り始めると降下する時
計体は、使用者にとつてアラーム報知音が次第に
大きく聞え、目覚め効果を確実とすることができ
るものであるも、使用者が時計体を天井や柱に吊
り下げる場合の吊り下げ高さが区々であり、使用
者の耳元近く迄時計体が上手く降下して来ない場
合や、又は、床や使用者の体の上に落ちる様に降
下し過ぎる場合が生じる等の欠点がある。[Problems to be solved by the invention] The watch body that descends when the alarm sound starts to sound is capable of making the user hear the alarm sound gradually louder and ensuring a wake-up effect. When a user hangs a watch body from a ceiling or a pillar, the hanging height varies, and there are cases where the watch body does not descend properly to near the user's ear, or when the watch body hangs from the floor or the user's body. There are drawbacks such as the possibility of falling too far down.
[問題を解決するための手段]
本考案はモータにより昇降可能に吊り下げられ
る時計体において、該時計体を降下させる第1の
モータ駆動用回路と時計体を上昇させる第2のモ
ータ駆動用回路とを設け、又、アラーム報知音を
発する発音回路を動作させる為の制御信号である
一致信号を検出し、この一致信号が出力されたと
き、前記第1のモータ駆動用回路を動作させる降
下動作信号発生回路を設け、且つ、一致信号の出
力が停止したとき前記第2のモータ駆動用回路を
動作させる上昇動作信号発生回路を設けると共
に、時計体底面と床面との距離を検出して降下動
作信号発生回路からの降下信号の発生を停止させ
る降下距離検出回路と、時計体の降下時間を記憶
し、且つ、上昇信号の出力時間が降下時間と一致
すると上昇動作信号発生回路からの上昇信号の発
生を停止させる上昇位置検出回路とを設けること
とする。[Means for Solving the Problems] The present invention provides a timepiece body that is suspended by a motor so that it can be raised and lowered, and includes a first motor drive circuit that lowers the timepiece body and a second motor drive circuit that raises the timepiece body. and detecting a coincidence signal that is a control signal for operating a sound generation circuit that emits an alarm notification sound, and when the coincidence signal is output, a lowering operation that operates the first motor drive circuit. A signal generating circuit is provided, and a rising operation signal generating circuit is provided to operate the second motor drive circuit when the output of the coincidence signal stops, and the distance between the bottom surface of the watch body and the floor surface is detected and the movement is lowered. A descent distance detection circuit that stops the generation of the descent signal from the operation signal generation circuit, and a descent distance detection circuit that stores the descent time of the watch body and, when the output time of the rise signal matches the descent time, outputs the rise signal from the rise operation signal generation circuit. A rising position detection circuit is provided to stop the occurrence of this phenomenon.
[作用]
本考案はモータを駆動する第1駆動用回路と第
2駆動用回路とを有しており、第1駆動用回路に
よりモータを駆動して吊り下げられた時計体を降
下させることができ、又、第2駆動用回路により
モータを駆動して時計体を上昇させることができ
る。[Function] The present invention has a first drive circuit and a second drive circuit that drive the motor, and the first drive circuit drives the motor to lower the suspended watch body. In addition, the second driving circuit can drive the motor to raise the watch body.
そして、検出体により時計体と床面等との距離
を検出し、降下距離検出回路により常に床面から
一定の位置で時計体の降下を停止させることがで
き、又、降下距離が不定であつても、上昇位置検
出回路により常に降下距離と等しい距離だけ上昇
させ、以て時計体を元の高さ位置へ戻すことがで
きる。 The detection body detects the distance between the watch body and the floor surface, etc., and the descent distance detection circuit can always stop the descent of the watch body at a fixed position from the floor surface. However, the raised position detection circuit always allows the watch body to be raised by a distance equal to the lowered distance, thereby returning the watch body to its original height position.
[実施例]
本考案に係る昇降式アラーム時計は、第3図に
示す様に先端にフツク又は吊り輪等の吊り具11
0を有する吊り紐108により時計体112を吊
り下げ可能としたものであり、該時計体112の
内部には、第4図に示す様に、駆動用モータ94
のモータ軸に取り付けられたウオームギヤ102
により回転される歯車、及び該歯車から順次回転
数を低くする様に適宜に歯車が組み合された減速
輪列機構104、更に該減速輪列機構104を介
して低速にて回転させられるプーリー106を有
し、該プーリー106に前記吊り紐108を巻き
付けることにより上昇降下可能としたものであ
る。[Example] As shown in FIG. 3, the elevating alarm clock according to the present invention has a hanging device 11 such as a hook or a hanging ring at the tip.
The watch body 112 can be suspended by a hanging cord 108 having a diameter of 0.0, and a drive motor 94 is installed inside the watch body 112, as shown in FIG.
Worm gear 102 attached to the motor shaft of
A reduction gear train mechanism 104 in which gears are appropriately combined to sequentially lower the rotation speed from the gears, and a pulley 106 that is rotated at a low speed via the reduction gear train mechanism 104. By wrapping the suspension string 108 around the pulley 106, it can be moved up and down.
そして、該時計体112における電気回路は、
第1図に示す様に、水晶発振器等の基準信号発生
回路12からの基準信号を分周回路14にて分周
し、以て適宜周期の基準周波数信号として時刻表
示機構16に送るものであること従来の電子時計
と同様である。 The electric circuit in the watch body 112 is
As shown in FIG. 1, a reference signal from a reference signal generating circuit 12 such as a crystal oscillator is frequency-divided by a frequency dividing circuit 14, and then sent to a time display mechanism 16 as a reference frequency signal of an appropriate period. This is similar to a conventional electronic watch.
この時刻表示機構16は、時刻カウンタ18、
デコーダドライバ20及び時刻表示部22で構成
され、時刻カウンタ18からの計時信号はデコー
ダドライバ20に送られる外、アラーム回路32
における一致検出回路24にも送られている。 This time display mechanism 16 includes a time counter 18,
It is composed of a decoder driver 20 and a time display section 22, and the clock signal from the time counter 18 is sent to the decoder driver 20.
It is also sent to the match detection circuit 24 in .
このアラーム回路32はアラームメモリ、一致
検出回路、パルス発生器、フリツプフロツプ及び
タイマーで構成され、表示時刻がアラームセツト
時刻と一致したときから一定時間だけ一致信号を
後述のアンド回路34に送るものである。 This alarm circuit 32 is composed of an alarm memory, a coincidence detection circuit, a pulse generator, a flip-flop, and a timer, and sends a coincidence signal to an AND circuit 34 (described later) for a certain period of time after the displayed time coincides with the alarm set time. .
即ち、アラーム回路32における一致検出回路
24には、前述の様に時刻カウンタ18のカウン
ト値である計時信号が送られている外、アラーム
メモリ26からのセツト値も送られており、該一
致検出回路24はカウント値とセツト値とが一致
したとき一致信号を出力する。この一致信号をパ
ルス発生器27を介してフリツプフロツプ28の
セツト入力とする故、一致検出回路24から一致
信号が出力されるとフリツプフロツプ28はセツ
ト状態とされ、Q出力信号及び出力信号を反転
させることになる。このフリツプフロツプ28の
Q出力信号はタイマー30のリセツト入力信号と
されている故、一致検出回路24から一致信号が
出力され、フリツプフロツプ28の出力信号が
HレベルからLレベルに反転するとタイマー30
のリセツト状態が解除され、タイマー30は分周
回路14からのφ1信号をカウントし、所要時間
後に桁上りのキヤリー信号を出力する。このキヤ
リー信号は前記フリツプフロツプ28のリセツト
信号とされている故、一致検出回路24から一致
信号が出力され、フリツプフロツプ28のQ出力
信号及び出力信号が反転した後、所要時間が経
過すると、前記キヤリー信号によりフリツプフロ
ツプ28はQ出力及び出力を初期状態に戻すこ
とになる。従つて、フリツプフロツプ28のQ出
力信号をアラーム回路32からの一致信号とすれ
ば、一定の時間長さを有する一致信号をアラーム
回路32から出力させることができる。 That is, the coincidence detection circuit 24 in the alarm circuit 32 is not only sent the clock signal which is the count value of the time counter 18 as described above, but also is sent the set value from the alarm memory 26, and when the coincidence detection circuit 24 is sent, the set value from the alarm memory 26 is also sent. The circuit 24 outputs a match signal when the count value and set value match. Since this coincidence signal is input to the set input of the flip-flop 28 via the pulse generator 27, when the coincidence signal is output from the coincidence detection circuit 24, the flip-flop 28 is set to the set state, and the Q output signal and the output signal are inverted. become. Since the Q output signal of the flip-flop 28 is used as the reset input signal of the timer 30, a coincidence signal is output from the coincidence detection circuit 24, and when the output signal of the flip-flop 28 is inverted from the H level to the L level, the timer 30 is reset.
The reset state of is released, the timer 30 counts the φ1 signal from the frequency dividing circuit 14, and outputs a carry signal after the required time. Since this carry signal is used as a reset signal for the flip-flop 28, the coincidence signal is output from the coincidence detection circuit 24, and after the Q output signal and the output signal of the flip-flop 28 are inverted, the carry signal is reset. This causes flip-flop 28 to return the Q output and output to their initial states. Therefore, if the Q output signal of flip-flop 28 is used as a coincidence signal from alarm circuit 32, alarm circuit 32 can output a coincidence signal having a fixed time length.
このアラーム回路32におけるフリツプフロツ
プ28のQ出力端子をアンド回路34の入力端子
に接続し、該アンド回路34の他の入力端子をア
ラームセツト非セツトスイツチ36を介して電源
のHレベル側に接続し、該アンド回路34の出力
端子を発音回路38に接続することにより、セツ
ト非セツトスイツチ36がオン状態の場合にアン
ド回路34はアラーム回路32からの一致信号を
通過させ、以て発音回路38からアラーム報知音
を発音させる。そして、アラーム回路32からの
一致信号が途絶えたとき、又はセツト非セツトス
イツチ36がオフ状態とされたときにアンド回路
34は閉じ、アラーム報知音を停止させることに
なる。 The Q output terminal of the flip-flop 28 in this alarm circuit 32 is connected to the input terminal of an AND circuit 34, and the other input terminal of the AND circuit 34 is connected to the H level side of the power supply via an alarm set/non-set switch 36. By connecting the output terminal of the AND circuit 34 to the sound generation circuit 38, the AND circuit 34 allows the match signal from the alarm circuit 32 to pass when the set/non-set switch 36 is in the on state, thereby causing the sound generation circuit 38 to generate an alarm notification sound. to pronounce. Then, when the coincidence signal from the alarm circuit 32 is interrupted or when the set/unset switch 36 is turned off, the AND circuit 34 is closed and the alarm notification sound is stopped.
本考案に係るアラーム付時計の回路は、上述の
如きアラーム機能を有する時計回路40に、降下
動作信号発生回路42、降下距離検出回路56及
び上昇動作信号発生回路48、上昇位置検出回路
70、及び第1第2駆動用回路を付加するもので
ある。 The circuit of the alarm watch according to the present invention includes a watch circuit 40 having an alarm function as described above, a descending operation signal generating circuit 42, a descending distance detecting circuit 56, an ascending operation signal generating circuit 48, an ascending position detecting circuit 70, and First and second driving circuits are added.
この降下動作信号発生回路42はパルス発生器
とフリツプフロツプで構成され、前記発音回路3
8に接続されるアンド回路34の出力端子が、第
1パルス発生器44を介して第1フリツプフロツ
プ46のセツト入力端子に接続され、又、上昇動
作信号発生回路48はインバータ、パルス発生
器、フリツプフロツプで構成され、前記アンド回
路34の出力端子がインバータ50及び第2パル
ス発生器52を介して第2フリツプフロツプ54
のセツト入力端子に接続される。 This lowering operation signal generating circuit 42 is composed of a pulse generator and a flip-flop, and is comprised of a pulse generator and a flip-flop.
The output terminal of the AND circuit 34 connected to 8 is connected to the set input terminal of the first flip-flop 46 via the first pulse generator 44. The output terminal of the AND circuit 34 is connected to a second flip-flop 54 via an inverter 50 and a second pulse generator 52.
is connected to the set input terminal of
そして、降下動作信号発生回路42における第
1フリツプフロツプ46のQ出力端子は後記の降
下距離検出回路56及び上昇位置検出回路70へ
接続され、出力端子が第1駆動用回路84に接
続されるものであり、上昇動作信号発生回路48
における第2フリツプフロツプ54のQ出力端子
及び出力端子は上昇位置検出回路70に接続さ
れ、更に出力端子は第2駆動用回路92にも接
続される。 The Q output terminal of the first flip-flop 46 in the descending operation signal generating circuit 42 is connected to a descending distance detecting circuit 56 and a rising position detecting circuit 70, which will be described later, and its output terminal is connected to the first driving circuit 84. Yes, rising operation signal generation circuit 48
The Q output terminal and the output terminal of the second flip-flop 54 are connected to the raised position detection circuit 70, and the output terminal is also connected to the second driving circuit 92.
降下距離検出回路56は、第4図に示す如く検
出体としてのフオトセンサ用発光ダイオード60
とフオトトランジスタ64とを時計体の底面に取
り付け、該フオトセンサ用発光ダイオード60と
フオトトランジスタ64と、及び比較器66とを
主とする回路として構成されるものであり、例え
ばフオトセンサ用赤外発光ダイオード60をスイ
ツチ58と直列に設け、該発光ダイオード60か
ら照射される赤外線の床からの反射光が入射され
る様にフオトセンサ用フオトトランジスタ64を
時計体の底面に取り付け、該フオトトランジスタ
64のコレクタを比較器66の入力端子に接続す
ると共に抵抗器62を介して電源に接続する。こ
の比較器66の他の入力端子には基準電圧が入力
されており、該比較器66の出力端子は第3パル
ス発生器68に接続され、該第3パルス発生器6
8からは降下動作信号発生回路42における第1
フリツプフロツプ46のリセツト入力端子へ接続
される。 As shown in FIG. 4, the descent distance detection circuit 56 uses a light emitting diode 60 for a photo sensor as a detection object.
and a phototransistor 64 are attached to the bottom of the watch body, and the circuit is configured mainly of the photosensor light emitting diode 60, phototransistor 64, and comparator 66. For example, an infrared light emitting diode for the photosensor. 60 is installed in series with the switch 58, and a phototransistor 64 for a photo sensor is attached to the bottom surface of the watch body so that the infrared light emitted from the light emitting diode 60 and reflected from the floor is incident. It is connected to the input terminal of the comparator 66 and to the power supply via the resistor 62. A reference voltage is input to the other input terminal of this comparator 66, and the output terminal of this comparator 66 is connected to a third pulse generator 68.
8 to 1 in the lowering operation signal generation circuit 42.
Connected to the reset input terminal of flip-flop 46.
尚、発光ダイオード60と直列のスイツチ58
は、降下動作信号発生回路42における第1フリ
ツプフロツプ46のQ出力端子が該スイツチ58
に接続され、以て降下動作信号発生回路42が降
下信号及びスタート信号を出力したとき、該スタ
ート信号によりオン状態となるものである。 In addition, a switch 58 connected in series with the light emitting diode 60
, the Q output terminal of the first flip-flop 46 in the drop operation signal generating circuit 42 is connected to the switch 58.
When the drop operation signal generation circuit 42 outputs a drop signal and a start signal, the start signal turns on.
上昇位置検出回路70はアンド回路、オア回
路、アツプダウンカウンタ等で構成され、第1ア
ンド回路72の一入力端子には前記降下動作信号
発生回路42における第1フリツプフロツプ46
のQ出力端子が、第2アンド回路74の一入力端
子には上昇動作信号発生回路48における第2フ
リツプフロツプ54のQ出力端子が接続され、該
第1アンド回路72と第2アンド回路74との他
の入力端子には時計回路40における分周回路1
4のφ1信号出力端子が接続される。そして、該
第1アンド回路72及び第2アンド回路74の各
出力端子はオア回路76を介してアツプダウンカ
ウンタ78のφ入力端子に接続され、該アツプダ
ウンカウンタ78のアツプダウン切換制御端子に
は上昇動作信号発生回路48における第2フリツ
プフロツプ54の出力端子が接続されており、
該アツプダウンカウンタ78の0,1,2,
Q3…の各出力端子は多入力型の第3アンド回路
80に接続され、該第3アンド回路80の出力端
子は第4パルス発生器82を介して上昇動作信号
発生回路48における第2フリツプフロツプ54
のリセツト入力端子に接続される。 The rising position detection circuit 70 is composed of an AND circuit, an OR circuit, an up-down counter, etc., and one input terminal of the first AND circuit 72 is connected to the first flip-flop 46 in the falling operation signal generating circuit 42.
The Q output terminal of the second flip-flop 54 in the rising operation signal generating circuit 48 is connected to one input terminal of the second AND circuit 74. The other input terminal is the frequency divider circuit 1 in the clock circuit 40.
No. 4 φ 1 signal output terminal is connected. The output terminals of the first AND circuit 72 and the second AND circuit 74 are connected to the φ input terminal of the up-down counter 78 via the OR circuit 76, and the up-down switching control terminal of the up-down counter 78 is connected to the up-down switching control terminal. The output terminal of the second flip-flop 54 in the operation signal generation circuit 48 is connected to
0 , 1 , 2 , of the up-down counter 78
Each output terminal of Q 3 ... is connected to a multi-input type third AND circuit 80, and the output terminal of the third AND circuit 80 is connected to the second flip-flop in the rising operation signal generation circuit 48 via a fourth pulse generator 82. 54
Connected to the reset input terminal of the
そして、第1駆動用回路84は、2個のスイツ
チングトランジスタと1個の反転トランジスタと
で構成され、スイツチングトランジスタはPNP
形トランジスタ86のエミツタを電源のHレベル
側に、又、NPN形トランジスタ88のエミツタ
を電源のグランドレベル側に接続し、両トランジ
スタのコレクタ間に直流モータ94を接続する様
にする。 The first driving circuit 84 is composed of two switching transistors and one inverting transistor, and the switching transistor is a PNP transistor.
The emitter of the type transistor 86 is connected to the H level side of the power supply, and the emitter of the NPN type transistor 88 is connected to the ground level side of the power supply, and a DC motor 94 is connected between the collectors of both transistors.
尚、PNP形トランジスタ86のベースは抵抗
を介して前記降下動作信号発生回路42における
第1フリツプフロツプ46の出力端子へ接続す
るも、NPN形トランジスタ88は反転トランジ
スタ90を介する様にして第1フリツプフロツプ
46の出力端子へ接続する。即ち、NPN形の
スイツチングトランジスタ88のベースは抵抗を
介してPNP形である反転トランジスタ90のコ
レクタに接続し、該PNP形トランジスタ90の
ベースを抵抗を介して第1フリツプフロツプ46
の出力端子に接続するものである。これは降下
動作信号発生回路42からの出力信号が、第1
フリツプフロツプ46のリセツト状態でHレベル
信号とされており、該状態でスイツチングトラン
ジスタをオフ状態とする為である故、反転トラン
ジスタ90を省略し、NPN形であるスイツチン
グトランジスタ88のベースを、抵抗を介して降
下動作信号発生回路42における第1フリツプフ
ロツプ46のQ出力端子に接続することも可能で
ある。 The base of the PNP type transistor 86 is connected to the output terminal of the first flip-flop 46 in the drop operation signal generation circuit 42 through a resistor, and the NPN type transistor 88 is connected to the output terminal of the first flip-flop 46 through an inverting transistor 90. Connect to the output terminal of That is, the base of the NPN type switching transistor 88 is connected to the collector of a PNP type inverting transistor 90 via a resistor, and the base of the PNP type transistor 90 is connected to the first flip-flop 46 via a resistor.
It is connected to the output terminal of the This means that the output signal from the lowering operation signal generation circuit 42 is
In the reset state of the flip-flop 46, the signal is at H level, and the switching transistor is turned off in this state. Therefore, the inverting transistor 90 is omitted, and the base of the NPN type switching transistor 88 is connected to a resistor. It is also possible to connect it to the Q output terminal of the first flip-flop 46 in the drop operation signal generation circuit 42 via the Q output terminal.
又、第2駆動用回路92も第1駆動用回路84
と同様に、2個のスイツチングトランジスタと反
転トランジスタで構成され、両スイツチングトラ
ンジスタのコレクタを引き出して前記直流モータ
94に接続するものであり、このとき、電源のH
レベル側と電源のグランドレベル側とが第1駆動
用回路84とは逆に直流モータ94に接続される
様にするものである。 Further, the second drive circuit 92 also has the first drive circuit 84.
Similarly, it is composed of two switching transistors and an inverting transistor, and the collectors of both switching transistors are drawn out and connected to the DC motor 94.
The level side and the ground level side of the power supply are connected to the DC motor 94 opposite to the first drive circuit 84.
本考案は上述の様に、時計回路40に降下動作
信号発生回路42、降下距離検出回路56、上昇
動作信号発生回路48、上昇位置検出回路70及
び第1駆動用回路84、第2駆動用回路92を設
けた故、時計回路40におけるアンド回路34が
一致信号を発音回路38に出力すると、降下動作
信号発生回路42における第1パルス発生器44
が該一致信号の発生時に単発のHパルスを発生さ
せ、第1フリツプフロツプ46をセツト状態とす
る。 As described above, in the present invention, the clock circuit 40 includes a descending operation signal generating circuit 42, a descending distance detecting circuit 56, an ascending operation signal generating circuit 48, an ascending position detecting circuit 70, a first driving circuit 84, and a second driving circuit. 92, when the AND circuit 34 in the clock circuit 40 outputs a coincidence signal to the sound generation circuit 38, the first pulse generator 44 in the falling operation signal generation circuit 42 outputs a coincidence signal to the sound generation circuit 38.
generates a single H pulse when the coincidence signal is generated, and sets the first flip-flop 46 to the set state.
従つて、該第1フリツプフロツプ46はその
出力にLレベルの降下信号を出力し、該降下信号
が第1駆動用回路84に送られ、第1駆動用回路
84の各トランジスタを導通させ、モータを駆動
し、時計体112を降下させることができる。こ
のとき、該第1フリツプフロツプ46のQ出力は
Hレベルとなり、該Hレベル信号であるスタート
信号は降下距離検出回路56及び上昇位置検出回
路70に送られる。 Therefore, the first flip-flop 46 outputs an L-level drop signal at its output, and the drop signal is sent to the first drive circuit 84, making each transistor of the first drive circuit 84 conductive and driving the motor. The watch body 112 can be lowered by driving. At this time, the Q output of the first flip-flop 46 becomes H level, and the start signal, which is the H level signal, is sent to the descending distance detection circuit 56 and the ascending position detection circuit 70.
降下距離検出回路56では、降下動作信号発生
回路42からスタート信号が送られるとスイツチ
58がオン状態となり、発光ダイオード60が赤
外線照射を開始し、この赤外線の床からの反射を
フオトトランジスタ64にて受光し、時計体が1
12降下するに従つてフオトトランジスタ64の
抵抗値が減少し、フオトトランジスタ64におけ
る降下電圧も順次低くなる。このフオトトランジ
スタ64における降下電圧は比較器66において
基準電圧と比較される故、時計体112が床から
一定の距離迄降下し、フオトトランジスタ64の
降下電圧が一定値迄低くなると比較器66の出力
がHレベルとなり、第3パルス発生器68がHパ
ルスの停止信号を出力する。この停止信号は降下
動作信号発生回路42に送られて第1フリツプフ
ロツプ46をリセツト状態に戻し、降下動作信号
発生回路42からのスタート信号及び降下信号の
出力を停止させ、以て時計体112の降下を停止
させる。 In the descent distance detection circuit 56, when the start signal is sent from the descent operation signal generation circuit 42, the switch 58 is turned on, the light emitting diode 60 starts emitting infrared rays, and the phototransistor 64 detects the reflection of this infrared ray from the floor. Light is received and the watch body
As the voltage decreases by 12, the resistance value of the phototransistor 64 decreases, and the voltage drop across the phototransistor 64 also gradually decreases. The voltage drop across the phototransistor 64 is compared with the reference voltage in the comparator 66, so when the watch body 112 falls to a certain distance from the floor and the voltage drop across the phototransistor 64 drops to a certain value, the comparator 66 outputs an output. becomes H level, and the third pulse generator 68 outputs an H pulse stop signal. This stop signal is sent to the lowering operation signal generating circuit 42 to return the first flip-flop 46 to the reset state, stopping the output of the start signal and lowering signal from the lowering operation signal generating circuit 42, and thereby lowering the watch body 112. to stop.
尚、第1フリツプフロツプ46のQ出力である
スタート信号は、降下距離検出回路56の外、上
昇位置検出回路70にも送られ、スタート信号が
出力されている間は上昇位置検出回路70におけ
る第1アンド回路72が開かれてφ1信号を通過
させ、第1アンド回路72を通つたφ1信号はオ
ア回路76を通つてアツプダウンカウンタ78に
送られる故、該アツプダウンカウンタ78はスタ
ート信号が出力されている間、即ち時計体112
が降下している間アツプカウントを継続する。 The start signal, which is the Q output of the first flip-flop 46, is sent to the ascending position detecting circuit 70 as well as the descending distance detecting circuit 56, and while the start signal is being output, the first The AND circuit 72 is opened to allow the φ 1 signal to pass, and the φ 1 signal that has passed through the first AND circuit 72 is sent to the up-down counter 78 through the OR circuit 76. While the output is being output, that is, the clock body 112
Continues up counting while descending.
そして、アラームセツト非セツトスイツチ36
が開かれる等アラーム報知音の発音が止められた
ときは、アンド回路34から発音回路38への一
致信号が消失することとなり、該一致信号が送ら
れている上昇動作信号発生回路48ではインバー
タ50を介して第2パルス発生器52を設けてい
る故、該一致信号の消失時に第2パルス発生器5
2がHパルスを出力する。このHパルス信号は第
2フリツプフロツプ54のセツト入力信号とされ
ている故、一致信号の消失時に第2フリツプフロ
ツプ54はセツト状態とされ、Q出力端子からH
レベルの再開信号を上昇位置検出回路70に送る
と共に、出力端子からLレベルの上昇信号を出
力し、該上昇信号は上昇位置検出回路70及び第
2駆動用回路92に送られる。 And alarm set/unset switch 36
When the sound generation of the alarm notification sound is stopped, such as when the alarm notification sound is opened, the coincidence signal from the AND circuit 34 to the sound generation circuit 38 disappears, and the rising operation signal generation circuit 48 to which the coincidence signal is sent is connected to the inverter 50. Since the second pulse generator 52 is provided through the
2 outputs an H pulse. Since this H pulse signal is used as the set input signal of the second flip-flop 54, when the coincidence signal disappears, the second flip-flop 54 is placed in the set state, and the H pulse signal is output from the Q output terminal.
A level restart signal is sent to the raised position detection circuit 70, and an L level raised signal is output from the output terminal, and the raised signal is sent to the raised position detection circuit 70 and the second drive circuit 92.
この上昇信号により第2駆動用回路92におけ
る各トランジスタは導通し、モータ94を逆転さ
せ、時計体112を上昇させることができる。こ
のとき、上昇信号は上昇位置検出回路70にも送
られ、上昇位置検出回路70におけるアツプダウ
ンカウンタ78をダウンカウント状態とし、且
つ、上昇動作信号発生回路48における第2フリ
ツプフロツプ54のQ出力である再開信号も上昇
位置検出回路70に送られており、上昇位置検出
回路70における第2アンド回路74を開き、分
周回路14からのφ1信号をオア回路76を介し
てアツプダウンカウンタ78に入力する。従つて
該アツプダウンカウンタ78は前記時計体112
が降下するときにカウントした信号のパルス数か
ら、順次時計体112が上昇している間、φ1信
号に基いて減算を行ない、カウント値が零になつ
たとき、全出力をHレベルとし、該信号が入
力される第3アンド回路80の出力をHレベルと
する。従つて、第4パルス発生器82がHパルス
の停止信号を出力し、該停止信号は上昇動作信号
発生回路48における第2フリツプフロツプ54
をリセツトし、上昇動作信号発生回路48からの
再開信号及び上昇信号の出力を停止させる。 This rising signal makes each transistor in the second drive circuit 92 conductive, allowing the motor 94 to reverse and raise the watch body 112. At this time, the rise signal is also sent to the rise position detection circuit 70, causing the up-down counter 78 in the rise position detection circuit 70 to be in a down count state, and is also sent to the Q output of the second flip-flop 54 in the rise operation signal generation circuit 48. The restart signal is also sent to the up position detection circuit 70, which opens the second AND circuit 74 in the up position detection circuit 70, and inputs the φ 1 signal from the frequency divider circuit 14 to the up/down counter 78 via the OR circuit 76. do. Therefore, the up-down counter 78 is similar to the clock body 112.
While the clock body 112 is rising sequentially, subtraction is performed based on the φ1 signal from the number of pulses of the signal counted when the clock body 112 is falling, and when the count value reaches zero, the entire output is set to H level, The output of the third AND circuit 80 to which this signal is input is set to H level. Therefore, the fourth pulse generator 82 outputs an H-pulse stop signal, which is applied to the second flip-flop 54 in the rising operation signal generating circuit 48.
is reset, and the output of the restart signal and the rise signal from the rise operation signal generation circuit 48 is stopped.
この様に上昇位置検出回路70は、アツプダウ
ンカウンタ78により時計体112が降下した時
間と同一時間だけ時計体112を上昇させ、以て
時計体112を元の高さに戻すものであり、1個
のアツプダウンカウンタに替えて2個のアツプカ
ウンタを用いることもできる。 In this way, the raised position detection circuit 70 raises the watch body 112 for the same time as the time the watch body 112 is lowered by the up-down counter 78, thereby returning the watch body 112 to its original height. It is also possible to use two up-down counters instead of one up-down counter.
このアツプカウンタを2個用いる上昇位置検出
回路70の実施例としては、第2図に示す様に
φ1信号とスタート信号とが入力される第1アン
ド回路72の出力端子を第1アツプカウンタ96
にφ1入力端子に、φ1信号と再開信号とが入力さ
れる第2アンド回路74の出力端子を第2アツプ
カウンタ98のφ1入力端子に接続し、第1アツ
プカウンタ96と第2アツプカウンタ98の各出
力を一致検出回路100に導き、該一致検出回路
100の出力を第4パルス発生器82を介して停
止信号とし、以て上昇位置検出回路70から停止
信号を取り出す様にするものである。尚、この場
合、上昇位置検出回路70においてパルス発生器
82の出力端子を第1アツプカウンタ96及び第
2アツプカウンタ98のリセツト入力端子に接続
してリセツト信号としておく。 As an embodiment of the up position detection circuit 70 using two up counters, as shown in FIG.
The output terminal of the second AND circuit 74, which receives the φ1 signal and the restart signal, is connected to the φ1 input terminal of the second up counter 98, and the first up counter 96 and the second up counter 98 are connected to each other. Each output of the counter 98 is led to a coincidence detection circuit 100, and the output of the coincidence detection circuit 100 is used as a stop signal via the fourth pulse generator 82, so that the stop signal is taken out from the ascending position detection circuit 70. It is. In this case, in the up position detection circuit 70, the output terminal of the pulse generator 82 is connected to the reset input terminals of the first up counter 96 and the second up counter 98 to provide a reset signal.
[考案の効果]
本考案に係る昇降式アラーム時計は、降下動作
信号発生回路によりアラーム報知音の発生に基い
て降下信号を出力し、以て第1駆動用回路により
モータを正転させて時計体を降下させ、上昇動作
信号発生回路によりアラーム報知音の停止に基い
て上昇信号を出力し、以て第2駆動用回路により
モータを逆転させて時計体を上昇させることがで
きる故、アラーム設定時刻が到来し、アラーム報
知音が発音されると時計体を降下させ、以て使用
者にアラーム報知音が次第に大きく聞える様にし
て目覚め効果を確実とすることができ、且つ、使
用者がアラーム報知音を停止させると自動的に時
計体は上昇し、アラーム使用後に吊り紐を巻き取
る必要がない。そして、該時計体が降下する時、
降下距離検出回路により、時計体は床等から一定
の距離の高さ迄降下し、又、時計体の上昇は上昇
位置検出回路により降下時間と同一時間だけ上昇
することとなり、時計体を元の高さ位置に戻すこ
とができる。[Effect of the invention] The elevating alarm clock according to the invention outputs a descending signal based on the generation of an alarm sound by the descending operation signal generating circuit, and then causes the first drive circuit to rotate the motor in the forward direction, thereby starting the clock. When the body is lowered, the rising operation signal generation circuit outputs a rising signal based on the stop of the alarm notification sound, and the second drive circuit reverses the motor and raises the watch body. Therefore, the alarm setting is possible. When the time comes and the alarm notification sound is emitted, the watch body is lowered so that the user can hear the alarm notification sound gradually louder, thereby ensuring a wake-up effect. When the alarm sound is stopped, the clock body automatically rises, so there is no need to wind up the hanging cord after using the alarm. And when the clock body descends,
The descending distance detection circuit lowers the watch body to a certain height from the floor, etc., and when the watch body rises, the rising position detecting circuit causes the watch body to rise for the same amount of time as the descent time, returning the watch body to its original position. It can be returned to the height position.
従つて、本考案に係る時計体はアラーム報知音
を発音させない通常の場合は高い位置に吊り下げ
られている故、使用者の邪魔にならず、アラーム
報知音を発音する場合にのみ、使用者の耳元であ
る適宜高さ位置迄降下し、大きな音により目覚め
を確実にすることができるものである。 Therefore, since the watch body according to the present invention is normally suspended at a high position when the alarm notification sound is not emitted, it does not disturb the user, and only when the alarm notification sound is emitted, the watch body is suspended at a high position. It lowers to an appropriate height, near the patient's ears, and makes a loud sound that ensures that the patient wakes up.
第1図は本考案に係る昇降式アラーム付時計の
回路実施例を示すブロツク図、第2図は上昇動作
信号発生回路の他の実施例を示すブロツク図、第
3図は時計体の外観図、第4図は時計体における
モータ及び輪列を示す図。
12……基準信号発生回路、14……分周回
路、16……時刻表示機構、18……時刻カウン
タ、20……デコーダドライバ、22……時刻表
示部、24……一致検出回路、26……アラーム
メモリ、27……パルス発生器、28……フリツ
プフロツプ、30……タイマー、32……アラー
ム回路、34……アンド回路、36……セツト非
セツトスイツチ、38……発音回路、40……時
計回路、42……降下動作信号発生回路、44…
…インバータ、46……フリツプフロツプ、48
……上昇動作信号発生回路、50……インバー
タ、52……パルス発生器、54……フリツプフ
ロツプ、56……降下距離検出回路、58……ス
イツチ、60……発光ダイオード、62……抵抗
器、64……フオトトランジスタ、66……比較
器、68……パルス発生器、70……上昇位置検
出回路、72……アンド回路、74……アンド回
路、76……オア回路、78……アツプダウンカ
ウンタ、80……アンド回路、82……パルス発
生器、84……第1駆動用回路、86……スイツ
チングトランジスタ、88……スイツチングトラ
ンジスタ、90……反転トランジスタ、92……
第2駆動用回路、94……モータ、96……アツ
プカウンタ、98……アツプカウンタ、100…
…一致検出回路、102……ウオームギヤ、10
4……減速輪列機構、106……プーリー、10
8……吊り紐、110……吊り具、112……時
計体。
Fig. 1 is a block diagram showing an embodiment of the circuit of the rising/lowering alarm clock according to the present invention, Fig. 2 is a block diagram showing another embodiment of the rising operation signal generating circuit, and Fig. 3 is an external view of the watch body. , FIG. 4 is a diagram showing the motor and wheel train in the watch body. 12... Reference signal generation circuit, 14... Frequency dividing circuit, 16... Time display mechanism, 18... Time counter, 20... Decoder driver, 22... Time display section, 24... Coincidence detection circuit, 26... ... Alarm memory, 27 ... Pulse generator, 28 ... Flip-flop, 30 ... Timer, 32 ... Alarm circuit, 34 ... AND circuit, 36 ... Set/non-set switch, 38 ... Sound generation circuit, 40 ... Clock Circuit, 42...Descent operation signal generation circuit, 44...
...Inverter, 46...Flip-flop, 48
... Rise operation signal generation circuit, 50 ... Inverter, 52 ... Pulse generator, 54 ... Flip-flop, 56 ... Falling distance detection circuit, 58 ... Switch, 60 ... Light emitting diode, 62 ... Resistor, 64... Photo transistor, 66... Comparator, 68... Pulse generator, 70... Up position detection circuit, 72... AND circuit, 74... AND circuit, 76... OR circuit, 78... Up-down Counter, 80...AND circuit, 82...Pulse generator, 84...First drive circuit, 86...Switching transistor, 88...Switching transistor, 90...Inversion transistor, 92...
Second drive circuit, 94...Motor, 96...Up counter, 98...Up counter, 100...
... Coincidence detection circuit, 102 ... Worm gear, 10
4...Reduction gear train mechanism, 106...Pulley, 10
8... Hanging string, 110... Hanging tool, 112... Clock body.
Claims (1)
分周回路と、 該分周回路からの出力信号により時刻を表示す
る時刻表示機構と、 設定時刻が到来したときから一定時間だけ一致
信号をアンド回路に送るアラーム回路と、 アラームセツト非セツトスイツチと、 該アラームセツト非セツトスイツチがセツト操
作状態のときにのみアラーム回路から受けた前記
一致信号を出力するアンド回路と、 該アンド回路からの一致信号が供給されている
ときにのみ発音する発音回路と、 モータと、 該モータの回転軸に連結され、該回転軸の回転
を減速する減速輪列機構と、 該減速輪列機構に連結されたプーリーと、 一端が該プーリーに巻き付けられ、他端には時
計体を支えるための吊り具が取り付けられた吊り
紐と、 前記アンド回路からの一致信号の出力に応答し
て前記モータを駆動させる駆動機構と、 から成るアラーム付時計において、 前記駆動機構が、 前記プーリーに巻きつけられた吊り紐を解く方
向に前記モータを回転させる第1駆動用回路と、 前記プーリーに吊り紐を巻きつける方向に前記
モータを回転させる第2駆動用回路と、 から成り、更に、 前記アンド回路から一致信号が出力されたこと
を検出して降下信号を出力する降下動作信号発生
回路と、 前記アンド回路から出力された一致信号が消失
したことを検出して上昇信号を出力する上昇動作
信号発生回路と、 時計体底面に検出体が設けられ、時計体底面と
床面との距離が一定値以下になつたことを検出し
て前記降下信号の発生を停止させる信号を降下動
作信号発生回路に出力する降下距離検出回路と、 前記降下動作信号発生回路からの降下信号の発
生時間を前記分周回路からの信号によりカウント
した後に前記上昇動作信号発生回路からの上昇信
号の発生時間もカウントし、両カウント値が一致
したときに前記上昇信号の発生を停止させる信号
を上昇動作信号発生回路に出力する上昇位置検出
回路と、 を有することを特徴とする昇降式アラーム時計。[Claims for Utility Model Registration] A reference signal generation circuit, a frequency division circuit that divides the frequency of the reference signal from the reference signal generation circuit, and a time display mechanism that displays the time based on the output signal from the frequency division circuit; An alarm circuit that sends a coincidence signal to an AND circuit for a certain period of time from the arrival of a set time; an alarm set/non-set switch; and an alarm circuit that outputs the coincidence signal received from the alarm circuit only when the alarm set/non-set switch is in a set operation state. an AND circuit that generates a sound only when a matching signal is supplied from the AND circuit; a motor; and a reduction gear train mechanism that is connected to a rotating shaft of the motor and that decelerates the rotation of the rotating shaft. a pulley connected to the reduction gear train mechanism; a hanging string having one end wrapped around the pulley and a hanging device attached to the other end for supporting the watch body; and a matching signal from the AND circuit. a drive mechanism that drives the motor in response to an output; and a first drive circuit that rotates the motor in a direction that unravels a hanging string wound around the pulley. , a second drive circuit that rotates the motor in a direction to wrap the hanging string around the pulley, and further a lowering operation that outputs a lowering signal upon detecting that a matching signal is output from the AND circuit. a signal generating circuit; a rising operation signal generating circuit that detects disappearance of the coincidence signal outputted from the AND circuit and outputs a rising signal; a detection body is provided on the bottom of the watch body, and a detection body is provided on the bottom of the watch body, and a detection body is provided on the bottom of the watch body, and a descending distance detection circuit that detects that the distance between the descending signal and the descending signal has become less than a certain value and outputs a signal to the descending operation signal generation circuit to stop the generation of the descending signal; After counting the generation time using the signal from the frequency dividing circuit, the generation time of the rising signal from the rising operation signal generating circuit is also counted, and when both count values match, a signal is raised to stop the generation of the rising signal. An elevating alarm clock comprising: a rising position detection circuit that outputs an output to an operation signal generation circuit;
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2618587U JPH0442796Y2 (en) | 1987-02-24 | 1987-02-24 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2618587U JPH0442796Y2 (en) | 1987-02-24 | 1987-02-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63135193U JPS63135193U (en) | 1988-09-05 |
| JPH0442796Y2 true JPH0442796Y2 (en) | 1992-10-09 |
Family
ID=30827031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2618587U Expired JPH0442796Y2 (en) | 1987-02-24 | 1987-02-24 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0442796Y2 (en) |
-
1987
- 1987-02-24 JP JP2618587U patent/JPH0442796Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63135193U (en) | 1988-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2564739B2 (en) | clock | |
| JPH0442796Y2 (en) | ||
| JPH0442798Y2 (en) | ||
| JPH0442795Y2 (en) | ||
| JPH0442797Y2 (en) | ||
| JPS63145196U (en) | ||
| US1767183A (en) | Alarm clock | |
| JPS63175894U (en) | ||
| JPH0325757B2 (en) | ||
| JPS63141492U (en) | ||
| US4242748A (en) | Electric alarm clock | |
| JPH059674Y2 (en) | ||
| JPS63141491U (en) | ||
| JPH0457996B2 (en) | ||
| JP2983719B2 (en) | Smoke sensing device with alarm stop circuit | |
| JPS63153194U (en) | ||
| JPS63172990U (en) | ||
| JPH0216314Y2 (en) | ||
| JPS6242392Y2 (en) | ||
| RU2005410C1 (en) | Breath monitor | |
| JPS63153193U (en) | ||
| JPS634200Y2 (en) | ||
| JPS63170794U (en) | ||
| JPH062157Y2 (en) | Alarm Clock | |
| JPS6244391Y2 (en) |