JPS622764Y2 - - Google Patents
Info
- Publication number
- JPS622764Y2 JPS622764Y2 JP1980172831U JP17283180U JPS622764Y2 JP S622764 Y2 JPS622764 Y2 JP S622764Y2 JP 1980172831 U JP1980172831 U JP 1980172831U JP 17283180 U JP17283180 U JP 17283180U JP S622764 Y2 JPS622764 Y2 JP S622764Y2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- alignment
- patterns
- mask
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【考案の詳細な説明】
この考案は半導体素子製造工程で繰返し使用さ
れる写真蝕刻法の目合せパターンの改良に関す
る。
れる写真蝕刻法の目合せパターンの改良に関す
る。
一般に、半導体素子製造工程では、写真蝕刻法
で精度の高い微細なパターンを繰返し形成する。
しかも、形成したパターン相互の位置関係が正確
でないと、電気的特性、信頼度等に極めて悪い影
響を及ぼす。従つて、位置関係を正確にするた
め、半導体素子の電気的特性に関係のない目合せ
パターンを用いる。即ち、半導体基板に１回目の
写真蝕刻を施す際、第１の写真蝕刻用マスクの複
数の所定の位置に、第１図Ａに示した様な目合せ
パターン１をそれぞれ設けておき、半導体素子パ
ターンと同時にこの目合せパターン１を半導体基
板に形成する。２回目の写真蝕刻を施す際には、
第２の写真蝕刻用マスクとして、第１図Ｂに示し
た様な目合せパターン２を目合せパターン１とは
対応する複数の所定の位置に設けておく。１回目
の写真蝕刻が施された半導体基板に第１回目の写
真蝕刻の際形成された複数の第１図Ａに示したパ
ターン１に複数の第１図Ｂのパターン２を第１図
Ｃに示すように合せる。この時第１図Ｃに示す様
に、第１図Ａの折線部八ケ所で第１図Ａの折線に
よる距離ａがパターン１とパターン２の間に生ず
る間隔ｂと等しくなる位置関係に半導体基板と第
２の写真蝕刻用マスクとを合せ露光する。この
時、第１図Ａの折線による距離ａがないと、目合
せの際、パターン１とパターン２の間に生ずる間
隔ｂと同一パターン内に生じ、かつｂと対向する
間隔b′とが等しくなる様に目合せすることにな
り、目合せの精度が悪くなる。又、この時、前記
半導体基板に第１回目の写真蝕刻で形成された半
導体素子パターンと第２の写真蝕刻用マスクに形
成されている半導体素子用パターンの位置関係が
最も望ましい状態である様に各々の写真蝕刻用マ
スクの半導体素子用パターンと目合せパターンの
位置関係が形成されている。又、第２の写真蝕刻
用マスクの他の所定の位置に第１図Ａのパターン
１を設けておき、第２の写真蝕刻用マスク第１図
Ｃのパターン２を設け、上述のごとくパターン目
合せをする。上述のごときパターン合せを繰返
し、半導体素子パターンを各写真蝕刻の毎に正確
に形成する。
で精度の高い微細なパターンを繰返し形成する。
しかも、形成したパターン相互の位置関係が正確
でないと、電気的特性、信頼度等に極めて悪い影
響を及ぼす。従つて、位置関係を正確にするた
め、半導体素子の電気的特性に関係のない目合せ
パターンを用いる。即ち、半導体基板に１回目の
写真蝕刻を施す際、第１の写真蝕刻用マスクの複
数の所定の位置に、第１図Ａに示した様な目合せ
パターン１をそれぞれ設けておき、半導体素子パ
ターンと同時にこの目合せパターン１を半導体基
板に形成する。２回目の写真蝕刻を施す際には、
第２の写真蝕刻用マスクとして、第１図Ｂに示し
た様な目合せパターン２を目合せパターン１とは
対応する複数の所定の位置に設けておく。１回目
の写真蝕刻が施された半導体基板に第１回目の写
真蝕刻の際形成された複数の第１図Ａに示したパ
ターン１に複数の第１図Ｂのパターン２を第１図
Ｃに示すように合せる。この時第１図Ｃに示す様
に、第１図Ａの折線部八ケ所で第１図Ａの折線に
よる距離ａがパターン１とパターン２の間に生ず
る間隔ｂと等しくなる位置関係に半導体基板と第
２の写真蝕刻用マスクとを合せ露光する。この
時、第１図Ａの折線による距離ａがないと、目合
せの際、パターン１とパターン２の間に生ずる間
隔ｂと同一パターン内に生じ、かつｂと対向する
間隔b′とが等しくなる様に目合せすることにな
り、目合せの精度が悪くなる。又、この時、前記
半導体基板に第１回目の写真蝕刻で形成された半
導体素子パターンと第２の写真蝕刻用マスクに形
成されている半導体素子用パターンの位置関係が
最も望ましい状態である様に各々の写真蝕刻用マ
スクの半導体素子用パターンと目合せパターンの
位置関係が形成されている。又、第２の写真蝕刻
用マスクの他の所定の位置に第１図Ａのパターン
１を設けておき、第２の写真蝕刻用マスク第１図
Ｃのパターン２を設け、上述のごとくパターン目
合せをする。上述のごときパターン合せを繰返
し、半導体素子パターンを各写真蝕刻の毎に正確
に形成する。
しかし、上述のごとき目合せパターンを使用す
ると、写真蝕刻工程が全て完了した半導体基板
は、複数の個所に目合せを行なつた回数と同じ数
の目合せパターンが残り、これら目合せパターン
の部分が無駄になり、半導体基板一枚からの半導
体素子の収量が低下し、ひいては、半導体素子の
価格低減がしにくくなる。
ると、写真蝕刻工程が全て完了した半導体基板
は、複数の個所に目合せを行なつた回数と同じ数
の目合せパターンが残り、これら目合せパターン
の部分が無駄になり、半導体基板一枚からの半導
体素子の収量が低下し、ひいては、半導体素子の
価格低減がしにくくなる。
この考案は上述の欠点を改善し、半導体素子価
格を低減するものである。
格を低減するものである。
次に図面を用いて、本考案の第１の実施例を説
明する。半導体基板に一回目の写真蝕刻を施す
際、第１の写真蝕刻用マスクの複数の所定の位置
に第２図Ａに示した様な目合せパターン１０（第
１のパターン）を設けておき、半導体素子パター
ンと同時に該目合せパターン１０を半導体基板に
形成する。２回目の写真蝕刻を施す際、第２の写
真蝕刻用マスクに第２図Ｂに示した様な目合せパ
ターン２０（第３のパターン）を複数の所定の位
置に設けておく。前記半導体基板に１回目の写真
蝕刻で形成された複数の第２図Ａに示したパター
ン１０に複数の第２図Ｂのパターン２０を合せ、
第２図Ｃに示す様にパターン１０の折線部八ケ所
で、第２図Ａの折線による距離ａが、パターン１
０及びパターン２０の間に生ずる間隔ｂと等しく
なる位置関係に前記半導体基板と第２の写真蝕刻
用マスクを合せ露光する。この時、前記半導体基
板に１回目の写真蝕刻で形成された半導体素子パ
ターンと第２の写真蝕刻用マスクに形成されてい
る半導体素子パターンの位置関係が最も望ましい
状態である様に、各々の写真蝕刻用マスクの半導
体素子用パターンと目合せパターンの位置関係が
形成されている。又、第２図Ｂのパターンは、１
回目の目合せで、第２図Ａと関連を持たない位置
に第２図Ａのごとき折線の部分を持つている。２
回目の写真蝕刻を施す際、第３の写真蝕刻用マス
クに第２図Ｄに示した様な目合せパターン３０
（第２のパターン）を複数の所定の位置に設けて
おく。前記半導体基板に第１回目及び第２回目の
写真蝕刻で形成された複数の第２図Ｃに示したパ
ターンに複数の第２図Ｄのパターン３０を合せ第
２図Ｅに示す様に、第２図Ｂの折線部八ケ所で第
２図Ｂの折線による距離ｃがパターン２０及びパ
ターン３０の間に生ずる間隔ｄと等しくなる位置
関係に前記半導体基板と第３の写真蝕刻用マスク
を合せ露光する。この時、前記半導体基板に１回
及び２回目の写真蝕刻で形成された半導体素子パ
ターンと第３の写真蝕刻用マスクに形成されてい
る半導体素子パターンの位置関係が最も望ましい
状態である様に各々の写真蝕刻用マスクの半導体
素子用パターンと目合せパターンの位置関係が形
成されている。
明する。半導体基板に一回目の写真蝕刻を施す
際、第１の写真蝕刻用マスクの複数の所定の位置
に第２図Ａに示した様な目合せパターン１０（第
１のパターン）を設けておき、半導体素子パター
ンと同時に該目合せパターン１０を半導体基板に
形成する。２回目の写真蝕刻を施す際、第２の写
真蝕刻用マスクに第２図Ｂに示した様な目合せパ
ターン２０（第３のパターン）を複数の所定の位
置に設けておく。前記半導体基板に１回目の写真
蝕刻で形成された複数の第２図Ａに示したパター
ン１０に複数の第２図Ｂのパターン２０を合せ、
第２図Ｃに示す様にパターン１０の折線部八ケ所
で、第２図Ａの折線による距離ａが、パターン１
０及びパターン２０の間に生ずる間隔ｂと等しく
なる位置関係に前記半導体基板と第２の写真蝕刻
用マスクを合せ露光する。この時、前記半導体基
板に１回目の写真蝕刻で形成された半導体素子パ
ターンと第２の写真蝕刻用マスクに形成されてい
る半導体素子パターンの位置関係が最も望ましい
状態である様に、各々の写真蝕刻用マスクの半導
体素子用パターンと目合せパターンの位置関係が
形成されている。又、第２図Ｂのパターンは、１
回目の目合せで、第２図Ａと関連を持たない位置
に第２図Ａのごとき折線の部分を持つている。２
回目の写真蝕刻を施す際、第３の写真蝕刻用マス
クに第２図Ｄに示した様な目合せパターン３０
（第２のパターン）を複数の所定の位置に設けて
おく。前記半導体基板に第１回目及び第２回目の
写真蝕刻で形成された複数の第２図Ｃに示したパ
ターンに複数の第２図Ｄのパターン３０を合せ第
２図Ｅに示す様に、第２図Ｂの折線部八ケ所で第
２図Ｂの折線による距離ｃがパターン２０及びパ
ターン３０の間に生ずる間隔ｄと等しくなる位置
関係に前記半導体基板と第３の写真蝕刻用マスク
を合せ露光する。この時、前記半導体基板に１回
及び２回目の写真蝕刻で形成された半導体素子パ
ターンと第３の写真蝕刻用マスクに形成されてい
る半導体素子パターンの位置関係が最も望ましい
状態である様に各々の写真蝕刻用マスクの半導体
素子用パターンと目合せパターンの位置関係が形
成されている。
又、第１の写真蝕刻マスク或は第２又は第３の
写真蝕刻マスクに上述の説明で使用しない所に第
２図Ａのパターン１０を形成し、第４の写真蝕刻
マスクに第２図Ｂのパターン２０を形成し、３回
目の目合せを行ない、同様にして以後の目合せを
繰返し行なう。
写真蝕刻マスクに上述の説明で使用しない所に第
２図Ａのパターン１０を形成し、第４の写真蝕刻
マスクに第２図Ｂのパターン２０を形成し、３回
目の目合せを行ない、同様にして以後の目合せを
繰返し行なう。
上述のごとく、本考案の目合せパターンを使用
することにより、従来の目合せパターンを使用し
た場合より、半導体基板上の目合せパターンの面
積を半減でき、半導体素基板一枚からの半導体素
子の収量を増加できる。
することにより、従来の目合せパターンを使用し
た場合より、半導体基板上の目合せパターンの面
積を半減でき、半導体素基板一枚からの半導体素
子の収量を増加できる。
次に本考案の第２の実施例を説明する。第１の
実施例と同様に一回目の目合せを行なつた後、２
回目の目合せを行なう際、第３の写真蝕刻用マス
クに第３図Ａのごとき目合せパターン４０（第２
のパターン）を第１の実施例と同様に配置し、目
合せも第一の実施例と同様に、第３図Ｂのごとく
行なう。３回目の目合せを行なう際の第４の写真
蝕刻用マスクに第３図Ｃのごとき目合せパターン
５０を第１の実施例と同様に配置し目合せを行な
い第３図Ｄのごとく合せる。４回目の目合せは第
１の実施例の場合と同様に第１から第４の写真蝕
刻用マスクのいずれかに第２図Ａのパターン１０
を第１の実施例と同様に配置し、第５の写真蝕刻
用マスクに第２図Ａを配置し行なう。第４図は本
考案の更に他の実施例を示す図であり、パターン
６０，９０，７０がそれぞれ第１，２，３のパタ
ーンに相当している。
実施例と同様に一回目の目合せを行なつた後、２
回目の目合せを行なう際、第３の写真蝕刻用マス
クに第３図Ａのごとき目合せパターン４０（第２
のパターン）を第１の実施例と同様に配置し、目
合せも第一の実施例と同様に、第３図Ｂのごとく
行なう。３回目の目合せを行なう際の第４の写真
蝕刻用マスクに第３図Ｃのごとき目合せパターン
５０を第１の実施例と同様に配置し目合せを行な
い第３図Ｄのごとく合せる。４回目の目合せは第
１の実施例の場合と同様に第１から第４の写真蝕
刻用マスクのいずれかに第２図Ａのパターン１０
を第１の実施例と同様に配置し、第５の写真蝕刻
用マスクに第２図Ａを配置し行なう。第４図は本
考案の更に他の実施例を示す図であり、パターン
６０，９０，７０がそれぞれ第１，２，３のパタ
ーンに相当している。
上述のごとき、目合せパターンを使用すること
により、目合せパターンの面積を従来法の約1/3
に減少できる。
により、目合せパターンの面積を従来法の約1/3
に減少できる。
又、上述した所は、目合せ作業を精確に行なう
ために全くことなるパターン順序合せていく場合
について説明したが、類似したパターン６０，７
０，８０，９０を順次目合せし、目合せ完了後の
目合せパターンが第４図の如くになるようにして
も同様の効果が得られる。
ために全くことなるパターン順序合せていく場合
について説明したが、類似したパターン６０，７
０，８０，９０を順次目合せし、目合せ完了後の
目合せパターンが第４図の如くになるようにして
も同様の効果が得られる。
第１図Ａ〜Ｃは従来技術の目合せパターンを示
す図で、第２図Ａ〜Ｅ及び第３図Ａ〜Ｄはそれぞ
れ本考案による目合せパターンの実施例を示す図
で、第４図は本考案の更に他の実施例を示す図で
ある。 １，２，１０〜９０……目合せパターン。
す図で、第２図Ａ〜Ｅ及び第３図Ａ〜Ｄはそれぞ
れ本考案による目合せパターンの実施例を示す図
で、第４図は本考案の更に他の実施例を示す図で
ある。 １，２，１０〜９０……目合せパターン。
Claims (1)
- 略方形の第１のマスクパターンと、該第１のマ
スクパターン内に形成される少なくとも４辺を有
する第２のマスクパターンと、該第１と第２のマ
スクパターン間にこれらマスクパターンとは接す
ることなく位置せしめうる少くとも４辺を有する
第３のマスクパターンとを有し、該第１のマスク
パターンの各辺とこれと対向する第３のマスクパ
ターンとの間の間隔が少くとも２つの異なる値と
なるように該第１のパターンの辺に折線部が形成
され、該第２のパターンの各辺に対向する該第３
のパターンの各辺には該第２のパターンの辺に対
して少くとも２つの異なる離間距離をとるように
折線部が形成されていることを特徴とする目合せ
パターン。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980172831U JPS622764Y2 (ja) | 1980-12-02 | 1980-12-02 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980172831U JPS622764Y2 (ja) | 1980-12-02 | 1980-12-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5794941U JPS5794941U (ja) | 1982-06-11 |
| JPS622764Y2 true JPS622764Y2 (ja) | 1987-01-22 |
Family
ID=29531115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980172831U Expired JPS622764Y2 (ja) | 1980-12-02 | 1980-12-02 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS622764Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5673719B2 (ja) * | 2013-03-27 | 2015-02-18 | Tdk株式会社 | 電子部品の製造装置およびその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5922370B2 (ja) * | 1975-06-20 | 1984-05-26 | 松下電器産業株式会社 | 集積回路用マスクの位置合わせ方法 |
| JPS5854496B2 (ja) * | 1975-12-24 | 1983-12-05 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JPS5394878A (en) * | 1977-01-31 | 1978-08-19 | Matsushita Electric Ind Co Ltd | Mask matching key |
-
1980
- 1980-12-02 JP JP1980172831U patent/JPS622764Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5794941U (ja) | 1982-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3042639B2 (ja) | 半導体装置製造用フォトレティクル | |
| EP0061536B1 (en) | Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method | |
| JPS6127631A (ja) | 半導体装置 | |
| US5665495A (en) | Method for fabricating a semiconductor with a photomask | |
| JPS5968928A (ja) | 半導体装置の製造方法 | |
| JPH0795543B2 (ja) | エツチング方法 | |
| JPS5963728A (ja) | 半導体装置の製造方法 | |
| JPS5832495B2 (ja) | ヒカリシヨクコクヨウマスク | |
| JPS5922370B2 (ja) | 集積回路用マスクの位置合わせ方法 | |
| JPS5994418A (ja) | 半導体装置 | |
| JPS6233580B2 (ja) | ||
| JPS6215854B2 (ja) | ||
| JP2550781B2 (ja) | 印刷配線板の製造方法 | |
| JPS607120A (ja) | 半導体基板の位置決め方法 | |
| JPS588132B2 (ja) | 集積回路製造方法 | |
| JPH10177946A (ja) | 露光精度測定パターン及び露光精度測定方法 | |
| JP2530950Y2 (ja) | 基板のアライメントパターン | |
| JPS62229923A (ja) | 半導体チツプにマ−クを形成する方法 | |
| JPS62126634A (ja) | 半導体ウエハの位置合せマ−ク | |
| JPH02197113A (ja) | 半導体装置の製造方法 | |
| JPS6030136A (ja) | パタ−ンの形成方法 | |
| JPS6235101B2 (ja) | ||
| JPS63196029A (ja) | 半導体チツプにマ−クを形成する方法 | |
| JPS6224259A (ja) | 手動による電子部品のマスク位置合せ方法 | |
| JPH0544815B2 (ja) |