JPH0443715A - ホールド機能付カウンタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はホールド機能を有するカウンタに関する。

〔従来の技術〕

クロック信号に同期して、出力値を“１”ずつ増加して
いくカウンタとしては、加算器を用いたものがある。第
４図は、そのような、加算器を用いたカウンタの従来例
を示すものである。

以下、同図を用いて従来のカウンタの基本動作の説明を
する。まず、初期値セット信号４０５を活性化すること
で、第１のセレクタ４０７はｎビットの初期値４０４を
選択的に出力しカウント値４０９とする。ホールド信号
４０６が不活性（値″１”）のとき、初期値４０４は、
第２のセレクタ４０８をそのまま通過し、カウント結果
を格納するレジスタ４０３の入力となる。このレジスタ
４０３の出力値、すなわちｎビットのカウント値４０９
は、加算器４０２の入力となる。加算器４０２は、カウ
ント値に“１”を加えた値を出力する。以降は、初期値
セット信号４０５を不活性にして、加算器４０２の出力
を第１のセレクタ４０７．第２のセレクタ４０８をその
跋ま通過させ、新たなカウント値４０９として出力しレ
ジスタ４０３へ再度入力する。この結果、カウント値４
゜９は、クロックに同期しながら、初期値４０４から“
１”ずつ増加した値となる。

ホールド信号４０６は、カウント値４０９が増加しない
ように制御するためのものである。この信号によって、
任意の時間、出力値（カウント値）の変化を抑えること
ができる。ホールド信号４０６を活性（値“Ｏ″）にす
ると、第２のセレクタ４０８はレジスタ４０３の出力を
選択的に通過させる。したがって、レジスタ４０３は、
その出力と入力とが直結した帰還型のループをつくるよ
うになり、カウント値４０９は、変化せず一定値を保つ
ようになる。

以上の動作のタイミングチャートを第２図に示す。

〔発明が解決しようとする課題〕

第４図の構成のカウンタで、初期値セット信号とホール
ド信号とが同時に活性化した場合の動作は以下のように
なる。カウントの初期値は、第１のセレクタを通過して
、カウント値として外部に出力されるものの、第２のセ
レクタによってレジスタの入力とは遮断されてしまうた
め、ホールド信号が不活性（値“１”）にもどった時の
カウント値は、初期値をセットする直前の値（これをＸ
とする）に戻り、カウントアツプが続行される。

すなわち、第５図のタイミングチャートで示したように
、初期値のセットがおこなわれなかった場合と同様の結
果になる。

しかしながら、ホールド信号はカウント値の増加を抑圧
するということが目的の制御信号であるから、初期値を
セットした時点でホールド信号が活性化したならば、セ
ットされた初期値をホールド（すなわち初期値の増加を
抑制）し、ホールド信号が不活性になったときは、セッ
トされた初期値からカウントアツプを開始するという動
作の方が望ましいといえる。このような動作のタイミン
グチャートは第３図のようになる。

本発明の目的は、初期値セット信号をボールド信号が同
時に活性化しても、初期値のセットがおこなえるホール
ド機能付カウンタを提供することにある。

〔課題を解決するための手段〕

本発明のホールド機能付カウンタは、クロック信号に同
期してカウント値を格納するレジスタと、ホールド信号
を入力し対応する１ビットの値を前記クロック信号に同
期して出力するＤフリップフロップと、前記レジスタの
出力と前記Ｄフリップフロップの出力とを入力しそれら
の和を出力する加算器と、前記加算器の出方とカウント
の初期値とを入力し初期値セット信号により両者のうち
の一方を選択的に出方し前記レジスタの入力とするセレ
クタとを備えている。

〔作用〕

本発明のホールド機能付カウンタは、ホールド信号を、
Ｄフリップフロップを経由させて加算器の１ビット入力
とすることで、ホールド機能を実現させる。加算器は、
（レジスタの出方値）十（Ｄフリップフロップの出力値
）という加算処理をおこない、ホールド信号が不活性（
値“１”）のときは、通常のカウント値を“１”増加さ
せる動作をおこない、ホールド信号が活性（値“０“）
のときは、入力したカウント値をそのまま出力する。

このような構成でホールドｍ能を実現することにより、
従来例のように、加算器の出力をレジスタの入力と遮断
する必要がなくなり、セットされた初期値は必ずレジス
タへ格納できる。したがって、初期値セット信号とホー
ルド信号が同時に活性化されたときでも、初期値をセッ
トし、ホールド信号が不活性になったときに、セットさ
れた初期値からカウントアツプを開始するという動作が
可能となる。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を示すブロック図である０本
実施１例のカウンタは、ｎビットのカウント値を格納す
るレジスタ１０３と、ホールド信号１０６に対応する１
ビットの２進数を出力するＤフリップフロップ１０８と
、レジスタ１０３とＤフリップフロップ１０８との出力
の値を加算する加算器１０２と、初期値セット信号１０
５により加算器１０２の出力及びカウントの初期値のい
ずれか一方を選択しカウント値として外部に出力すると
ともにレジスタ１０３に入力するセレクタ１０７とから
なる。

次に動作を説明する。

初期値セット信号１０５が活性化すると、セレクタ１０
７はｎビットの初期値１０４を選択的に出力しカウント
値１０９とする。このカウント値１０９はレジスタ１０
３の入力となる。さらにこのカウント値１０９は、レジ
スタ１０３によりクロック信号１０１に同期して、加算
器１０２へ出力される。ホールド信号１０６はＤフリッ
プフロップ１０８の入力であり、このＤフリップフロッ
プ１０８の出力は加算器１０２の１ビット長の入力であ
る。加算器１０２はｎビットの２進数と１ビットの２進
数の和を出力する演算器であり、（レジスタ１０３のｎ
ビット出力値）＋（Ｄフリラフ”７０ツブ１０８の１ビ
ット出力値（＝１））の計算をする。

そこでホールド信号１０６が不活性、すなわち値“１″
のときは、現在のカウント値に“ビを加えた値が出力さ
れることになる。そのときに初期値セット信号１０５が
不活性ならば、加算器１０２の出力がカウント値１０９
となり、以下同様にしてカウントアツプ動作が続行され
る。

カウントアツプ中にホールド信号１０６が活性化したと
き、すなわち値“０”になったときは、加算器１０２は
（レジスタ１０３の出力値）＋（Ｄフリップフロップ１
０８の出力値（＝Ｏ））を計算することになるので、現
在のカウント値がそのまま出力し続けることになる。し
たがって、第２図のタイムチャートに示したような動作
が実現できる。

次に、初期値セット信号１０５とホールド信号１０６が
同時に活性化した場合を考える。

初期値１０４はセレクタ１０７を通過してカウント値１
０９となるとともに、レジスタ１０３の入力となる。ホ
ールド信号１０６は活性、すなわち値“０″であるから
、Ｄフリップフロップ１０８はクロックに同期して値“
０”を出力し、加算器１０２はレジスタ１０３の出力値
をそのまま出力することになる。すなわち、加算器１０
２の出力値は初期値１０４に等しい、したがって、初期
値セット信号１０５が不活性化して、セレクタ１０７が
加算器１０２の出力を選択的に通過させるようになって
も、カウント値１０９は初期値１０４のままである。

ホールド信号１０６が不活性（値“１”）になると、加
算器１０２は“１”を加える処理をはじめるので、初期
値１０４をカウントアツプした値がクロック信号１０１
に同期して出力されることになる。したがって、第３図
のタイミングチャートで示したような動作が実現できる
。

なお、本発明ではホールド信号１０６は値が“０”のと
きに活性としたが、Ｄフリップフロップ１０８の出力部
（または入力部）にインバータを接続することで、値が
“１”のときに活性とすることも可能である。

〔発明の効果〕

従来のホールド機能付カウンタは、初期値セット信号と
ホールド信号が同時に活性化すると、初期値をセットす
ることができなかった。それは、ホールド信号が活性化
したたきは、加算器の出力を、カウント値を格納するレ
ジスタヘセットできない構成になっていたからである。

本発明のホールド機能付カウンタは、加算器にホールド
信号を入力して、カウント値に“１”を加えるか加えな
いかを制御するものであり、加算器の出力はレジスタへ
必ずセットされる構成になっている。したがって、初期
値セット信号とホールド信号とが同時に活性化しても、
初期値をセットし、かつ初期値の増加を抑制するという
動作が可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
ホールド機能付カウンタの基本タイミングチャート図、
第３図は本発明のホールド機能付カウンタにおいて初期
値をセットする信号とホールド信号が同時に活性化した
ときのタイミングチャート図、第４図は従来例を示すブ
ロック図、第５図は従来例において初期値をセットする
信号とホールド信号とが同時に活性化したときのタイミ
ングチャート図である。 １０１．４０１・・・クロック信号、１０２，４０２・
・・加算器、１０３．４０３・・・レジスタ、１０４゜
４０４・・・初期値、１０５，４０５・・・初期値セッ
ト信号、１０６．４０６・・・ホールド信号、１０７・
・・セレクタ、４０７・・・第１のセレクタ、４０８・
・・第２のセレクタ、１０８・・・Ｄフリップフロップ
、１０９．４０９・・・カウント値。

Claims (1)

【特許請求の範囲】
1. クロック信号に同期してカウント値を格納するレジスタ
   と、ホールド信号を入力し対応する１ビットの値を前記
   クロック信号に同期して出力するＤフリップフロップと
   、前記レジスタの出力と前記Ｄフリップフロップの出力
   とを入力しそれらの和を出力する加算器と、前記加算器
   の出力とカウントの初期値とを入力し初期値セット信号
   により両者のうちの一方を選択的に出力し前記レジスタ
   の入力とするセレクタとを備え、前記ホールド信号の値
   によりカウント値の歩進及びホールドを制御することを
   特徴とするホールド機能付カウンタ。