JPH0443966A - 停電検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、瞬時停電に対して適度の不感性を持つ停電
検出回路に関するものである。

［従来の技術］ 第３図は、従来より知られている停電検出器（１００）
の構成例である。図において、（１）は供給電源、（２
）は供給電源（１）を受けて例えばＤＣ５Ｖを出力する
直流電源（以下ＤＣＰＳ）、（３）はＣＰＵ等を含む制
御装置である。

また、停電検出器（１００）は、絶縁と降圧を兼ねたト
ランス（４）、その出力を停電検出設定値と比較するレ
ベル検出回路（５）、交流の何サイクルが欠けているか
を検出する出抜は検出回路（６）から構成されている。

次に、動作について説明する。通常時は、供給電源（１
）からＤＣＰＳ（２）へＡＣｌｏｏＶが供給サレ、ＤＣ
ＰＳ（２）７＞＜安定したＤｃ５ｖを制御装置（３）に
供給することにより、制御装置（３）は正常動作を行う
。

停電検出器（１００）では、ＡＣｌｏｏＶをトランス（
４）で絶縁をはかるとともに、回路で検出する適当なレ
ベルにまで降圧し、第４図（Ａ）に示すような電圧レベ
ルを得ている。レベル検出回路（５）では、予め設定し
た停電検出レベルと入力電圧レベルを比較し、入力電圧
が設定値より低くなると停電と判断する。そして、停電
した場合には、第４図（Ｂ）に示すようなパルス信号が
停電検出器（１００）より出力される。又、瞬時の停電
（以下、瞬停）に対しては、第５図に示すような山抜け
の検出を山抜は検出回路（６）で行うことにより、同様
にパルス信号を出力する。これらのパルス信号は、制御
装置（３）に入力され、制御装置（３）では、ＤＣＰＳ
　（２）からのＤＣ５ｖが不安定になり、ＣＰＵが暴走
する等の誤動作をする前に、必要なデータの退避格納処
理等を行うようにしている。

［発明が解決しようとする課題］ 従来の停電検出回路（１００）は、以上のように構成さ
れているので、制御装Ｗ（３）の負荷状態にかかわらず
、一定の条件が満たされた場合には必ず停電パルスが出
力される。そこで、制御装置（３）の動作には影響のな
い程度の停電であっても、停電検出器（１００）からの
停電検出パルス信号により、制御装置ｆ　（３）の動作
が中断されることになる。

この発明は上記のような問題点を解消するためになされ
たもので、簡単な構成で、停電に対し、制御装置（３）
の状態、種類にあわせて適度な不感性をもつ停電検出回
路を得ることを目的とする。

Ｃ課題を解決するための手段］ この発明に係る停電検出回路は、電源電圧が設定電圧を
越えたか否かを検知する複数のインピーダンス素子を有
し、設定電圧の高いインピーダンス素子に接続されるも
のは出力保持時間が長い瞬時停電を検出し、設定電圧の
低いインピーダンス素子に接続されるものは出力保持時
間が短い瞬時停電を検出することを特徴とする。

［作用］ この発明における停電検出回路は、電源電圧を検出する
インピーダンス素子における設定電圧が複数種類ある。

そして、設定電圧の種類に応じて停電を検知する出力保
持時間を変更するため、制御装置の負荷に応じた停電検
知を行える。

〔実施例］ 以下、この発明の一実施例を図について説明する。第１
図において（１）〜（３）は従来と同様である。（２０
０）は本実施例に係る停電検出回路であり、（７）は平
滑回路、（８）、（９）はそれぞれ（８）が高い設定電
圧検出用のインピーダンス素子、（９）が低い設定電圧
検出用のインピーダンス素子であり、（１０ａ）、（１
０ｂ）は絶縁及び適正レベルのパルスを発生させるため
のフォトカブラである。（１１）は高い設定電圧に適し
た長い遅延時間をもつ遅延回路、（１２）は低い設定電
圧に適した短い遅延時間をもつ遅延回路であり、（１３
）はフォトカブラ（１０ａ）、（１０ｂ）からの直接の
信号と遅延回路（１１）および（１２）からの遅延信号
のＡＮＤをとるＡＮＤ回路、（１４）はＡＮＤ回路（１
３）からの信号のＯＲをとるＯＲ回路である。

次に、動作について、第２図に基づいて説明する。なお
、第２図（ａ）〜（ｅ）は第１図における（ａ）〜（ｅ
）の信号に対応している。第２図（ａ）に示すように、
１回目の停電がおこった時、高い方の検出レベルまで入
力端子が下がり、その結果インピーダンス素子（８）の
電流が停止し、フォトカブラ（１０ａ）がｏｆｆとなり
、フォトカブラ（１０ａ）からの出力がＨｉとなり、Ａ
ＮＤ回路（１３）へ入力される信号はＨｉとなる。

ところが、停電継続時間：ｔｌは“制御装置（３）の正
常動作に対する猶予時間”であり、“遅延回路（１１）
の設定時間：ｔ２”に対して短いため、ＡＮＤ回路（１
３）の他の入力端へ入力される。

このため、ＡＮＤ回路（１３）への両人力信号が同時に
Ｈｉになることはなく、よって、ＡＮＤ回路（１３）か
ら“停電検出信号′−“Ｈｉ倍信号は出力されない。

ところが２回目の停電に対し、例えば実線で表すように
高い方の検出レベルまで、入力電圧が下がり、それがｔ
２以上継続した場合には、ＡＮＤ回路（１３）への両人
力信号がともにＨｉとなってＡＮＤ回路（１３）に入力
されるので、（ｂ）のように停電検出信号が出力される
。

また、破線で示すように低い方の検出レベルまで入力電
圧が下がった場合には、インピーダンス素子（９）の電
流が停止し、フォトカブラ（１０ｂ）がｏｆｆとなり、
それがｔ３以上継続した場合には遅延回路１２からの出
力もＨｉとなり、（ｃ）に示すように（ｂ）より早く停
電検出信号が出力される。そこで、早期にＯＲ回路（１
４）の出力をＨｉとすることができる。ここにおいてｔ
２＞ｔａ　＞　ｔｔである。

従って、制御装置（３）は処理を終了することができる
。そこで、電源電圧のレベルに応じた瞬時停電が判定が
でき、制御装置（３）における誤動作の直前に必要な処
理を終了させることができるため、不要な動作停止を抑
制することができる。

なお、上記実施例については、交流電源について説明し
たが、直流電源でも同様のことが可能である。また、停
電検出信号は、検出時がＨｉとなるパルス信号であるが
、回路の自己点検のためには、正常時をＨｉとし、停電
検出時にＬｏになるようにして制御装置（３）において
定期的に信号をチエツクすることも考えられる。遅延回
路（１１）には、ＣＲによる充電回路やカウンタ、単安
定マルチバイブレータによるもの等、各種の方法がある
。− ［発明の効果コ 以上のようにこの発明によれば、簡単一な回路構成で停
電に対し任意の不感性をもつ停電検出回路を得ることが
できるため、安価で最適な制御装置の動作を保証（確保
）できる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による停電検出回路図、第
２図はその動作説明図、第３図は従来の停電検出器の機
能ブロック図、第４図及び第５図は従来例の動作説明図
である。 図において、（３）は制御装置、（８）、　　（９）は
インピーダンス素子、（１０ａ）、　　（１０ｂ）はフ
ォトカブラ、（１１）　、　　（１２）は遅延回路、（
１３）はＡＮＤ回路、（１４）はＯＲ回路、（２００）
は停電検出回路である。 なお、図中、同一符号は同一または相当部分を示す。 ｈ＞　ｔ３　　＞　ｉ。 −を 第　２　図 １゜ ２゜ 事件の表示 発明の名称 ３゜ 補正をする者 ４、代 理 人 手 続 補 正 書 （自発） 平成 ２年 ９月１８日 特願平２ １５３１７８号 停電検出回路 第 図 （８）出力（ロ）−一一一一ローーーー第 図 ５、補正の対象 明細書の発明の詳細な説明の欄及び図面。 ６、補正の内容 以 上 □ｔ ｈ＞ｔ３ 〉ｔＩ 第 図

Claims (1)

1. 【特許請求の範囲】 電源電圧が予め設定した異なる複数の設定電圧を越えた
   か否かをそれぞれ検知する複数のインピーダンス素子と
   、この複数のインピーダンス素子にそれぞれ接続されそ
   の出力より瞬時停電を検出する複数の検出回路とを含み
   、 上記検出回路のうち、設定電圧の高いインピーダンス素
   子に接続されるものは出力保持時間が長い瞬時停電を検
   出し、設定電圧の低いインピーダンス素子に接続される
   ものは出力保持時間が短い瞬時停電を検出することを特
   徴とする停電検出回路。