JPH044449A - アドレスバス制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、端末装置のバスとそれに接続される複数のハ
ードウェアモジュールに於いて、それらハードウェアモ
ジュールのアドレス割り付は又は消去等のバスの有する
アドレス空間制御を行う端末装置に関する。

［従来の技術］ 従来の方式は、特開昭５８−１９５２６３号公報に記載
のように、特定アドレスに対し、修飾レジスタにより多
重にメモリを割り付けるものとなっていた。

また、特開昭６３−６２０６２号公報には、装置を組み
立て時に、ハードウェアモジュールのスイッチにより、
アドレス空間の割り付けを行うものが記載されている。

〔発明が解決しようとする課題〕

上記従来技術の前者は、修飾レジスタを設定することに
よりメモリを特定のアドレス空間に割り付けるものであ
るが、この技術では、修飾レジスタによってアドレスが
割り当てられるメモリの大きさ、つまり、アドレス空間
上を専有する容量をＣＰＵが認知する手段についての配
慮がなされていない。そのため、他のハードウェアモジ
ュール、つまり主にＩ１０アダプタとの間で、アドレス
空間が重複しないように、また無駄なあき空間が発生し
ないようにハードウェアモジュールを割り当てるには、
修飾レジスタによって割り当てられるメモリ等の容量を
一概に固定する必要があった。

また上記従来技術の後者は、メモリのアドレス空間への
割り付けを対象としているため、修飾レジスタによって
割り付けられるハードウェアモジュールの種類をＣＰＵ
が認知する手段についても配慮がなされていない。

以上より上記従来技術の前者では、■／○アダプタのよ
うに種類が多く、またその種類によってアドレス空間を
専有する容量も異なる様なハード　・ウェアモジュール
では効率良く、アドレスの割り付けができないという問
題があった。

また上記従来技術の後者では、ハードウェアモジュール
の種類と、アドレス空間上の容量をＣＰＵが認知する手
段についての配慮がなされておらず、装置組立時、オペ
レータ自らがそれを認知して、スイッチによりアドレス
を割り当てるため、アドレスを割り当てる場合、専門知
識を持ったオペレータの介入が必須条件であり、また、
メモリやＩｌｏ等のハードウェアモジュールのアドレス
空間の総和が、バスのアドレス空間の総和を越えること
ができないという問題があった。

本発明の目的は、複数のハードウェアモジュールを、オ
ペレータの介入を条件とせずに、アドレス空間上に自在
に割り当て、制御する端末装置を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するために、バスアドレス空間内に、識
別空間と機能空間を設ける。そして識別空間に於いては
、装置を構成する総てのハードウェアモジュールの属性
を識別せしめるインターフェイスを配置し、この識別空
間に配置された各モジュールのインターフェイスを、バ
ス側から制御することで、各々モジュールの機能インタ
ーフェイスを、必要に応じて機能空間内への割り付け、
及び取り消しができるようにしたものである。

上記目的を達成するために、バスに接続されるモジュー
ルのアドレス空間を識別インターフェイスと、機能イン
ターフェイスに分割する。そして、識別インターフェイ
スは主に、バスにそのモジュールの属性を表示する機能
を持ち、そのアドレスは、バスのアドレス空間上にあら
かじめ固定され、また機能インターフェイスは、モジュ
ールを機能せしめるための機能を持ち、そのアドレスは
、バスから識別インターフェイスに設定された情報によ
り決定されるようにしたものである。

〔作用〕

上記構成によれば、ＣＰＵは、バスアドレス空間上の識
別空間を読み取ることで、バスに接続された全モジュー
ルの識別インターフェイスを読みとることができ、全モ
ジュールの属性（■１０の種別と、専有するアドレス空
間容量）を知ることができる（構成認知）。その上で、
ソフトウェアの処理状態等から必要なモジュールに対し
ては、識別空間を介して、その識別インターフェイスに
アドレス情報を設定し、そのモジュールの機能インター
フェイスを、機能空間内に割り当てることができる。ま
た、機能の終わったハードウェアジュールはその識別イ
ンターフェイスのアドレス情　報を取り消すことで、ア
ドレス空間上の機能インターフェイスの割り当てが無く
なるので、その割り当ての無くなった空間に別のハード
ウェアモジュールの機能インターフェイスを割り当てる
ことも可能となる。

こうすることにより機能空間を複数のハードウェアモジ
ュールの機能インターフェイスにより、空間分割および
時分割で割り当てることができ、また、その割り当ては
オペレータが直接介入することもなく、自在に制御する
ことが可能となる。

〔実施例〕

以下、本発明の一実施例を説明する。

第１図に、アドレスバスで表現されるアドレス空間とハ
ードウェアモジュールのアドレス空間を示すアドレスマ
ツプを示す。１は、アドレスバスで表現されるアドレス
空間の全体を示し、それは、ＣＰＵ等システムのコアと
なる機能に割り当てられるシステム空間２．識別空間３
及び機能空間４とに分割される。

また、ハードウェアモジュールのアドレス空間５ａは、
そのモジュールの種別及び機能空間４に割り当てられた
際に専有する空間の容量等モジュールの属性をＣＰＵに
読みとらせる識別インターフェイス空間６ａと、そのモ
ジュールを機能せしめるため機能インターフェイス７ａ
に分割されている。、 なお、５ｂは、他のハードウェアモジュールアドレス空
間を示し、以下６ｂ、７ｂ及び５ｃ。

６ｃ、７ｃは上記に準する。

第２図は第１藺で示した装置の機能ブロック図である。

端末装置８は、第１図のアドレス空間１を有する制御装
置側の装置である。中央処理装置（以下ＣＰＵｌ０）は
、アドレスバス１１．データバス１９及びコネクタ１２
ａ、１２ｂ、１２ｃを介して、それぞれのバスにハード
ウェアモジュール１４ａ、１４ｂ、１４ｃと接続されて
いる。

また、コネクタのＩＤをハードウェアモジュールに出力
するコネクタＩＤ生成部１３ａ、１３ｂ。

１３ｃは夫々、コネクタ１２　ａ、１２　ｂ、１２　ｃ
を介して、ハードウェアモジュール１４ａ、１４ｂ。

１４ｃと接続されている。

ここで、コネクタＩ　Ｄ　（Ｉｄｅｎｔｉｆｉｃａｔｉ
ｏｎ　）　１３　ａ　。

１３ｂ、１３ｃについて説明する。

コネクタＩＤとは、各ハードウェアモジュールがいずれ
のコネクタに接続されているのか認識させるもので、具
体的には各コネクタに固有の番号を割当て、端末装置８
に複数存在するコネクタとハードウェアモジュールの対
応関係を明確にするものである。

第３図に、コネクタＩＤ生成部１３ａ、１３ｂ。

１３ｃ、コネクタ１２ａ、１２ｂ、１２ｃ及びコネクタ
ＩＤとの関係を示した。

コネクタＩＤ生成部１３ａ、１３ｂ、１３ｃでは、ハー
ドウェアモジュールにコネクタＩＤを知らせるため、夫
々コネクタ１２ａ、’１２ｂ、１２ｅの特定のピン（各
１．２．３ピン）を＋５ｖまたはＯｖに接続する。これ
によりコネクタとコネクタＩＤは一意対応するので、各
ハードウェアモジュールは、この特定のピンを読むこと
により、いずれのコネクタに接続されているかが確認で
きる。

第２図のハードウェアモジュール１４ａ、１４ｂ。

１４　ｃは、第１図におけるハードウェアモジュールア
ドレス空間５ａ、’５ｂ、５ｃを有するもので、１例と
して、ハードウェアモジュール１４ａは、ハードディス
ク２０を制御し、データの入出力を行なう機能インター
フェイス１８ａを備えたもの、以下同様に、ハードウェ
アモジュール１４．　ｂは、フロッピーディスク２１の
制御とデータ入出力を行う機能インターフェイス１８ｂ
を備えたもの、ハードウェアモジュール１４ｃは、デイ
スプレィ２２を制御する機能インターフェイス１８ｃを
備えたものとして示す。

ここでは、各ハードウェアモジュールの動作は同様であ
るので、ハードウェアモジュール１４ａを例にとって説
明する。

ハードウェアモジュール１’４ａは、比較器１５ａ。

識別インターフェイス１６ａ、比較器１７ａ及び機能イ
ンターフェイス１８ａを備えている。比較器１５ａは、
コネクタ１２ａを介して得たアドレスバス１１のアドレ
スパタンと、コネクタＩＤ生成部１３ａからのコネクタ
ＩＤとを比較し、このア１くレスパタンがハードウェア
モジュール］、　４．　ａの識別空間を示しているもの
であれば、イネーブル信号ａ　（識別インターフェイス
をデータバスに接続することを許可する信号）を出力す
る。つまり、ＣＰＵｌ０がアクセスしようとしているア
ドレスであるアドレスパタンをアドレスバス１］から入
力する。また、アドレスバス１１上の識別空間のアミ−
レスはコネクタＩＤにより決定され、夫夫のコネクタＩ
Ｄごとに、識別空間のアドレス範囲が割り当てられる。

例えばコネクタ１２ａに接続されたハードウェアモジュ
ール１４ａの識別空間は（Ｃ０００００００）〜（ＣＯ
ＯＯＯＯＯＦ）、また、コネクタ１２ｂに接続されたハ
ードウェアモジュール１４ｂの識別空間は（（Ｃ０００
００１０）〜（ＣＯＯＯＯＯＩＦ）というようにである
。

そして、ハードウェアモジュール１４ａは、割り当てら
れた識別空間がＣＰＵｌ０によりアクセスされると、識
別インターフェイス１６’　ａをデータバス１９に接続
する。

さて、イネーブル信号ａを受けた識別インターフェイス
１６ａは属性データを、コネクタ１２ａを介してデータ
バス１９に出力し、ＣＰＵｌ０は、コネクタ１２ａに接
続されたハードウェアモジュールがハードディスク２０
であることを認識する。

また、この識別インターフェイス１６ａは、機能空間に
割り当てられる゛アドレスの先頭を記憶す１　　　　　
る機能を有しており、機能ンターフエイス１８ａ。

データバス１９を介して、ＣＰＵｌ０はハードディスク
２０がデータのやりとりをする場合、この先頭アドレス
（ＣＰＵ側の都合で決定される）からハードウェアモジ
ュール１４ａ固有の容量分とった範囲内の機能空間内の
アドレスでデータの授受が行われる。

比較器１７ａは、アドレスバス１１のパタンか、識別イ
ンターフェイス１６ａに記憶されている先＝１２− 頭アドレスから機能インターフェイス１８ａが必要とす
る空間内（範囲内）になったときだけ、イネーブル信号
すを出力する。

そして、機能インターフェイス１８ａは、イネーブル信
号すの入力によりハードディスク２０を制御し、データ
バス１９との間でデータの入出力を行う。

第４図は、第２図に示した機能ブロックをもつ装置のア
ドレス割り当てを行った際の例で、アドレスマツプ２３
は、機能空間４に、第２図におけるハードウェアモジュ
ール１４ｃと１４ａを、またアドレスマツプ２４は、同
様に第２図におけるハードウェアモジュールの１４ｃと
１４ｂを、アドレスマツプ２５は、１４ｃのみを割り当
てた場合を示す。

次に、動作について説明する。

第１図において、各ハードウェアモジュールの識別イン
ターフェイス空間６ａ、６ｂ、６ｃから矢印て、識別空
間３に対応させているが、これは、コネクタＩＤにより
対応させる手段を有しておりＣ，ＰＵｌｏが、識別空間
３を、ライト又はリードすれば、矢印で対応させた識別
インターフェイス６ａ、６ｂ、６ｃを任意にライト及び
リードできることを示す。つまり（１０）番地から（１
２）番地をＣＰＵがアクセスすると、識別インターフェ
イス６ａがアクセスできる。

この動作を第２図で説明すると、コネクタＩＤ生成部１
３ａは、コネクタ１２ａにハードウェアジュール１４ａ
が接続されていることを知らしめる信号を出力する。比
較器１５ａはこの信号により応答するアドレスパタンつ
まり番地が（１０）〜（１２）であることを知るが、こ
の対応は、予めルール化しておくものとする。例えば、
コネクタＩＤが１１０１７の場合、識別空間アドレスを
（１０）〜（１２）、”１”の場合、（１３）〜（１５
）のようにしてもよいし、 識別空間先頭アドレス＝（コネクタＩＤ）Ｘ３＋１０識
別空間最終アドレス＝（コネクタＩＤ）Ｘ３＋１２とい
う演算を行わせてもよい。

そして、ＣＰＵｌ０が、（１０）番地をアクセスすると
、比較器１５ａは、アドレスバス１１のパタンか（１０
）になったことを知り、イネーブル信号１５ａを出力す
る。これにより、識別インターフェイス１６ａとデータ
バス１９との間で、データの交換、つまりＣＰＵｌ０か
ら識別インターフェイス１６ａのアクセスができたこと
になる。

同様にして識別インターフェイス１６ｂは（１３）〜（
１５）番地に識別インターフェイス１６ｃは（１６）〜
（１８）番地に割り当てられる。

次に、第１図においては、機能インターフェイス７ａ、
７ｂが機能空間４に割り当てられているがこれは、ＣＰ
Ｕｌ０が、機能空間４をアクセスすると矢印で対応させ
た機能インターフェイス空間をアクセスできることを意
味する。

また機能インターフェイス７Ｃは、機能空間４に対応さ
せていないが、これはＣＰＵｌ０が、機能インターフェ
イス７Ｇとアクセスできないことを示す。

そして、この機能インターフェイス７ａ、７ｂ。

７ｃの機、能空間４への割り付けは、ＣＰＵ１０が、識
別空間３をアクセスすることで、任意に行うことができ
る。

この動作を第２図で説明すると、まずＣＰＵ１０は識別
空間をリードし、各ハードウェアモジュール１４ａ、１
４ｂ、１４ｃの属性を識別インターフェイス１６ａ、１
６ｂ、１６ｃから読み出して構成認知を行う。なお、属
性データは、ハードウェアモジュール１４ａの例として
、種別がハードディスクであること、機能空間上に必要
な容量が（２Ｆ）番地であることなどが考えられる。

次にＣＰＵｌ０は、これから必要となる機能インターフ
ェイス１８ａを有するハードウェアモジュール１４ａの
識別インターフェイス１６ａに、割り当てたい機能空間
の先頭番地である例えば（６０）番地を書き込む。たと
えば、（１２）番地に（６０）を書き込むときは、アド
レスバス１１に（１２）のパタンか現われ、データバス
に（６０）、、のパタンか表われる。次に比較器１５ａ
は、（１２）のパタンによりイネーブル信号を出力し、
識別インターフェイス１６ａは（６０）のデータを記憶
し、書き込みが完了する。

これで比較器１７ａには（６０）番地という情報が、識
別インターフェイスから出力されるため、比較器１７ａ
は（６０）番地から、（８Ｆ）番地までのアドレスバス
１１のパタンに対して機能インターフェイス１８ａにイ
ネーブル信号すを出力する。

このように、ＣＰＵｌ０が、アドレス空間４の（６０）
〜（８Ｆｊ、番地をアクセスすることで、機能インター
フェイス１８ａ、つまり、ハードディスク２０がアクセ
スできる。

また、ＣＰＵｌ０が、識別インターフェイス１６ａに書
き込まれた先頭番地を抹消すると、比較器１７ａはいか
なるアドレスパタンに対してもイネーブル信号すを出力
しないため、第１図においては５機能空間４における機
能インターフェイス７ａの割り当てを抹消したことにな
る。

つまり、第２図のＣＰ’ＵＩＯは、機能インターフェイ
ス１８　ａ　、　　１８　ｂ　、　１８ｃを、識別イン
ターフェイス１６ａ、１６ｂ、１６ｃのアクセスにより
、自在に、機能空間上に割り当て、及び抹消ができる。

次に、ＣＰＵｌ０によるハードウェアモジュールの構成
認知、機能空間上への割り当て、抹消について第５図〜
第１０図を用いて説明する。

第５図に示したフローは、ハードウェアモジュールをコ
ネクタに差し込んだ時、電源を投入した時のＣＰＵｌ０
によるコネクタに差し込まれたハードウェアモジュール
の認識（構成認知１０ｏ）から、例えば、デイスプレィ
２２及びハードディスク２０の機能空間への割り当て（
２００）さらに、ハードディスク２０の機能空間からの
割り当て抹消、新規にフロッピーディスク２１の機能空
間への割り当て（３００）、デイスプレィ２２及びフロ
ッピーディスク２１の機能空間から抹消、デイスプレィ
２２の機能空間への再割り当て（４００）を示したもの
である。

２００にて割り当てられた状態が第４図の２３に相当し
、同様に３００の状態は２４．４’００の状態は２５に
相当している。

第６図を用いて構成認知のフローについて説明する。

ステップ１０１において、ＣＰＵｌ０は識別空間の（１
０）〜（１２）のいずれか（または、全て）をリードす
る（図示しないリードライト線を用いて）。この時ハー
ドウェアモジュール１４．　ａ内部では、前述した比較
器１５ａからイネーブル信号ａが送出され、識別インタ
ーフェイス１６ａから、自分属性（ハードディスク２０
）をデータバス１９を介してＣＰＵＩ　Ｏに送出され、
ＣＰＵ１０は、コネクタ１２ａに接続されているハード
ウェアモジュールはハードディスク２ｏであることを認
知する。

同様にステップ１０２では、コネクタ１２ｂに接続され
ているハードウェアモジュールはフロッピーディスク２
１であることを認知し、ステップ１０３では、コネクタ
１２ｃに接続されているハードウェアモジュールがデイ
スプレィ２２であることを認知する。

第７図には、デイスプレィ２２とハードディスり２０が
使用する機能空間を割り当てるフローが記載されている
。

ステップ２０１にて、デイスプレィ２２の機能空間にお
けるアドレスを割り当てている。前述のように、ＣＰＵ
ｌ０はアドレスバス１１にて、アドレス（１６）をライ
１−する図示しないリードライト線を用いる）。アドレ
ス（１６）はコネクタ１２ｃに接続されているハードウ
ェアモジュール固有のものであるので、比較器１５ｃは
イネーブル信号ａを識別インターフェイス１６ｃに送出
する。また、ＣＰＵｌ０はアドレスバスに（１６）を送
出すると同時に、データバス１９にデイスプレィ２２に
割り当てたい機能空間の先頭アドレスである（３０）を
出力しておく。イネーブル信号ａを受けた識別インター
フェイス１６ｃはデータバス１９に接続され、先頭アド
レス（３０）が入力され内部に記憶される。

この場合、アドレス（１６）に先頭アドレス（６０）を
割り当てたが、アドレス（１６）に（６０）アドレス（
１７）に（９０）と複数割り一２０＝ 当てることも可能である。

この記憶された先頭アドレスは、比較器１７ｃに出力さ
れる。

ステップ２０２においても同様に、識別インターフェイ
ス１６ａに先頭アドレス（６０）が記憶される。

第８図に、ステップ２００にて記憶させたハードディス
ク２０の機能空間への割り当てを抹消し、新たにフロッ
ピーディスク２１を割り当てるフローを示した。

ステップ３０１の抹消（クリア）フローの詳細を第１０
図に示す。

まず、ＣＰＵｌ０は、アドレスバス１１にアドレスバタ
ン（１０）を出力（ライト）する（ステップ５０１）。

比較器１５ａはイネーブル信号を送出しくステップ５０
２）、識別インターフェイス１６ａは、データバス１９
と接続される。次に、ＣＰＵｌ０がデータバス１９に（
０）を出力（ステップ５０３）すると、識別インターフ
ェイス１６ａは“°Ｏ”を書き込む（ステップ５０４）
。

この、アドレス（０）は、システム空間を示しているが
、アドレス（０）上にハードウェアモジュールは存在し
得ないので、事実上抹消（クリア）されたこととなる。

ステップ３０２では同様にフロッピーディスクが割り当
てられる。

第９図には、デイスプレィ２２．フロッピーディスク２
１の機能空間上の割り当てを抹消し、デイスプレィ２２
を再割り当てするフローを示す。

抹消については前述と同様であるので再割り当てについ
て説明する。

ステップ４０３において、ＣＰＵｌ０はアドレスバス１
１にアドレス（１６）を送出（ライト）する。比較器１
５ｃはイネーブル信号ａを送出して識別インターフェイ
ス１６ｃのデータバスを接続する。ＣＰＵｌ０はデータ
バス上に再割り当てのアドレス（６０）を送出し、識別
インターフェイス１６ｃはこれを記憶する。

第４図にハードウェアモジュールの割り付は制御例を示
す。装置は第２図に対応するものとする。

アドレス空間２３は、機能空間の（３０）番地から（５
Ｆ）番地にデイスプレィを、（６０）番地から（８Ｆ）
番地までをハードディスクに割り当てた例で、ＣＰＵｌ
０は、（３０）〜（５Ｆ）番地にデータを書き込むこと
でデイスプレィに表示を、（６０）〜（８Ｆ）番地に書
き込むことでハードディスクにデータが書き込める。そ
れら機能空間の割り当ては、ハードディスクの場合は（
１０）〜（１２）番地に、デイスプレィの場合は（１６
）〜（１８）番地に先頭アドレスを書き込み、フロッピ
ーディスクの（１３）〜（１５）番地には先頭アドレス
を書き込んでいない。

次に、ハードディスク２０の書き込み、読み出しが終了
して、フロッピーディスク２１をアクセスしたいときは
、（１０）〜（１２）番地の先頭アドレスデータを、Ｃ
ＰＵｌ０がアクセスして取り消す。そして、（１３）〜
（１５）番地に（６０）を書き込む。こうすることで、
アドレス空間２４になり、例えば（６１）番地をアクセ
スすると、ハードディスク２０では無くフロッピーディ
スク２１がアクセスできる。

アドレス空間２５も同様にして、デイスプレィ２２のみ
を割り当てた場合である。

本例の場合、アドレス空間での機能空間の容量が、（６
Ｆ）番地なのに対し、ハードウェアモジュールの機能イ
ンターフェイスで必要とする機能空間の総和が（８Ｆ）
であるため、３つの機能インターフェイスを同時に機能
空間４に割り当てることができる効果がある。

第１１図は、別の機能ブロックで、本発明を実施した例
である。

第２図と異なる点は、比較器１５が、識別空間のアドレ
スを知るためのコネクタＩＤを、第２図ではコネクタＩ
Ｄ生成部で出力していたのを、専用のアドレス線に変え
た点である。

識別空間のアドレス空間に対する比が任意に設定できな
いという問題もあるが、回路が単純化できる効果がある
。

また、バスマスタは説明を簡単にするためすべてＣＰＵ
として扱かつて来たが、ＤＭＡ時など、他のデバイスで
あっても同様のアドレスの割り当てが当然にできる。

〔発明の効果〕

本発明は、以上説明したように、バスアドレス上の識別
空間をアクセスすることで、バスマスタは、装置に接続
されてい・る全てのハードウェアモジュールの属性を認
識することができ、また、バスアドレス上の機能空間に
、それらハードウェアジュールの機能インターフェイス
を、任意に割り当てることができるため、機能空間を、
各ハードウェアモジュールの機能インターフェイスによ
り、空間分割かつ時分割で割り当て制御できる効果があ
る。

さらに上記効果により、セットアツプ時に必ずしも全て
のハードウェアモジュールの機能インターフェイスのア
ドレス空間の総和が、バスアドレス上の機能空間の大き
さ以下である必要は無く、従来から、セットアツプ時に
行っていたハードウェアモジュールのアドレス割り当て
が、バスマスタで制御できるため、セットアツプ時にオ
ペレー夕のバスアドレスに関する専門知識が不要となり
、セルフセットアツプのできる装置を提供できるという
効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すア１くレスマツプ、第
２図はそのブロック図、第３図はコネクタＩＤを示す一
実施例、第４図は７１〜レスマツプの変更を説明する図
、第５図〜第１０図は構成認知。 割り当て及び抹消を説明するフローを示す図、第１１図
は本発明の他の実施例を示す図である。

Claims (1)

1. 【特許請求の範囲】 １、中央処理装置を有する制御装置と、制御対象機器を
   制御するハードウェアモジュールとをアドレスバス及び
   データバスを介して接続したものにおいて、 このアドレスバスから表現されるアドレス空間に、前記
   ハードウェアモジュールの属性識別用の識別空間及び前
   記ハージウエアモジユールの機能インターフェイスの割
   当て、抹消自在とする機能空間なる領域を設けたアドレ
   スバス制御装置。 ２、中央処理装置を有する制御装置と、制御対象機器を
   制御する複数のハードウェアモジュールとをアドレスバ
   ス及びデータバスを介して接続したものにおいて、 このアドレスバスから表現されるアドレス空間に、前記
   ハードウェアモジュールの属性識別用の識別空間及び前
   記ハードウェアモジュールの機能インターフェイスの割
   当て、抹消自在とする機能空間なる領域を設けたアドレ
   スバス制御装置。 ３、中央処理装置を有する制御装置と、制御対象機器を
   制御する複数のハードウェアモジュールとをアドレスバ
   ス及びデータバスを介してコネクタにより接続したもの
   において、 このアドレスバスから表現されるアドレス空間に識別空
   間及び機能空間なる領域を設け、前記コネクタとこの識
   別空間内のアドレスとを対応させ、前記制御装置にこの
   コネクタに接続されたハードウェアモジュールの属性を
   認知させる手段と、 この属性を認知したハードウェアモジュールに対して、
   前記機能空間における使用アドレスの割当て、または抹
   消を行う手段を備えたアドレスバス制御装置。 ４、中央処理装置を有する制御装置と、制御対象機器を
   制御する複数のハードウェアモジュールとをアドレスバ
   ス及びデータバスを介してコネクタにより接続したもの
   において、 このアドレスバスから表現されるアドレス空間を少なく
   とも識別空間及び機能空間に分割し、これらコネクタの
   夫々に対応したこの識別空間内のアドレスを出力する手
   段と、 前記制御装置から前記アドレスバスを介して送出された
   アドレスと前記コネクタ毎のアドレスを比較して一致し
   た時、第１のイネーブル信号を送出する手段と、 この第１のイネーブル信号を受け、属性をデータバスを
   介して前記制御装置に送出する機能と、この制御装置か
   ら送出される前記機能空間の使用アドレスを記憶する機
   能を備えた手段と、前記制御装置から送出される機能空
   間内のアドレスとこの記憶された使用アドレスが所定の
   条件を満たしたとき、この制御装置と制御対象機器との
   データバスによる通信を可能とする手段とを備えたアド
   レスバス制御装置。