JPS58195263A - メモリアドレス拡張装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、マイクロプロセッサシステムにおけるメモリ
アドレス拡張装置に関するものである。

第１図は、一般的な従来のマイクロプロセッサシステム
を示すもので、図において、（１）はマイクコントロー
ルバス（３ｂ）、及ヒテータパス（３Ｃ）が徘紗されて
おり、マイクロプロセッサ（１）は、プログラム等を取
り出すときには、メモリ（２）に対してアドレスバス（
３α）トコントロールバス（３６）を介してアドレス及
びコントロール信号を与えるようになってお、す、これ
によりメモリ（２）は％該当する了ト°レスのデータを
データバス（３Ｃ）に出力するようになっていて、これ
をマイクロプロセッサ（ＩＩは受取るようになっている
。また、プロセッサ（１）内部での演算の結果をメモリ
（２）に記憶させるためには、上述したプログラム等の
取り出しとＩＷＩじ手順でメモリ（２）に対しデータバ
ス（３Ｃ）を介してデータを渡すようになっている。

しかるに、従来のマイクロプロセッサシステムにおける
バスは以上のように構成されているので。

マイクロプロセッサ（１）のアドレスビットで表現でき
るアドレス空間Ｎ上のＲＯＭ、ＲＡＭの実装が不可能で
あるという欠点があつ友。また、同バイト数のデータを
大葉に取り扱う場合には、プログラムにて目的のデータ
の出し入れを実行する前にデータの格納先のアドレスの
算出を行なう必要があり、動作時間のロスを生じ゛ると
いう欠点があった。

そこで本発明は、上記のような従来のものの欠麿を除去
するためになされたもので、バスの特定のアト０レスに
パラメータを設定して−９サイズのメモリ空間をバスの
特定アドレス酸に割付けることができるメモリアドレス
拡張装置を提供することを目的としている。

Ｎ下１本発明の一実施例を、第１図と闇一部分は同一符
号を附して示す第２図について鰭明する。

第２図において、（４）はメモリ（２）のアト°レスを
修飾すべく設けられた修飾レジスタ、（４Ｇ）は該修飾
レジスタ（４１に設定されたパラメータ信号であシ、−
ｆ　２　（５）はアドレスデコーダ、（５８）はデコー
ダ（５）でデコードされた修飾メモ１；リエリ了を示す
信号で、上記パラメータ（４α）とテドレスパス（３α
）の７ドレスの一部でもってメモ、す（２）は了ドレツ
シングト：：弓・ されて出し入れを行なうようになされている。

したがって、第２図−成において社、マイクロプロセッ
サｒｌ）がプログラムを実行中に修飾レジメタ（４１を
了ト°レッシングし、パラメータ（修飾値）をデータバ
ス（３Ｃ）を用いて設定すればこの時のパラメータは次
の修飾レジスタ（４）へのアクセスがなされるまで修飾
レジスタ（４］に記憶されることになり、メモリ（２）
は修飾され、次に該修飾メモリのしたアトルスでもって
７ドレツシングされて修飾メモリのデータを出し入れす
ることが可能になる。

なお、上記実ｉｌ＋では、データ記憶エリアのアト°レ
ッシングの場合について説明したが、プログラム域であ
ってもよく、上記実施例と同様の効果を奏する。

目上のように１本発明によれぜ、メモリを修飾レジスタ
とバスのアドレスを用いて構成したアト０ぐ レスでもって今りセスするように構成したので、６、：
・ 大量のデータ？、出し入れが容易にプログラムでき。

“。

また大容量のメそすをバスに実装することが可能になる
という効果がある。　　　　　　　　　　　　　１

【図面の簡単な説明】

第１図は従来の一般的なマイクロプロセッサシステムを
示す枡枡図、第２図は本発明の一実施例によるメモリア
ドレス拡張ｆｅｌｌを示す梓ＩＲ，図である。 （１）二マイクロプロセッサ、　（２１：メモリ。 （３α）ニアドレスバス、（３６）：コントロールパス
、（３（り：データパス、（４）：修飾レジスタ、（５
）二アト°レスデコーダ。 なお、図中、］ｍｌ−符号はＭ−１又は相当部分を示す
。 代理人　葛　野　信　− 第１図 第２図

Claims (1)

【特許請求の範囲】
1. アドレスバス、コントローラ・バス、及ヒデータパスを
   介して接続されデータ、の授受を行うマイクロプロセッ
   サとメモリとを備えたマイクロプロセッサシステムにお
   いて、上記メモリのアドレスを修飾する修飾レジスタを
   備え、該メモリを修飾レジスタに設定するパラメータと
   バスのアドレスを用いて構成したアドレスでアクセスす
   るようにしたことを′＃徴とするメモリアドレス拡張装
   置。