JPH0444778B2 - - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は、電力系統の無効電力調整用進相コン
デンサの投入容量を調整する装置を制御するコン
デンサ開閉式無効電力調整制御方法に関し、特
に、進相コンデンサの所要投入容量の算出方法を
改良して過制御状態の発生を防止し、安定化する
ようにしたものである。

従来技術 一般に、電力系統の無効電力を調整して系統電
力を安定化する無効電力調整装置としては、系統
交流電力の進相用コンデンサバンクを複数組用意
しておき、そのうち実際に電力系統を投入して接
続する組数をサイリスタスイツチにより開閉して
調整するように構成されている。かかるコンデン
サ開閉式無効電力調整装置の概略構成を第１図に
示す。

図示の概略構成においては、系統電力線１に接
続した電圧検出器２により検出した電圧実際値６
と別途設定した所望の電圧指定値４とを電圧比較
器５により比較し、その比較の結果の電圧偏差値
を制御装置３に伝送する。制御装置３において
は、入来した電圧偏差値に応じ、コンデンサバン
クＣ１〜Cnのうち何組のコンデンサバンクを電
力系統に投入して電力線１に接続すべきかを演算
し、その演算の結果に応じてサイリスタスイツチ
TH１〜THnにオン指令もしくはオフ指令をそれ
ぞれ与え、そのときの電圧偏差値に適合して電圧
偏差を零にする要するに組数のコンデンサバンク
を選択的に系統電力線１に投入接続する。本発明
は、かかる進相コンデンサ開閉の制御を行なう制
御装置３を改良するようにしたものである。

しかして、この種コンデンサ開閉式無効電力調
整装置は、進相コンデンサのオン・オフ制御を行
なうものであるから、連続的な進相調整は不可能
である。したがつて、この種無効電力調整装置に
おいては、一般にアナログ制御方式に使用してい
る比例積分制御、すなわち、いわゆるPI制御は
適用し得ず、従来、第２図に示す構成の制御装置
により、第３図に示すような各部動作波形のもと
に不連続な段階的制御を行なつていた。

すなわち、第２図示の従来の制御装置において
は、電圧比較器５により電圧指定値４と電圧実際
値６とを比較した結果の電圧偏差値を比例増幅器
１０により増幅し、積分器１１により一定期間積
分して、その積分の終了時点における積分出力値
をサンプルホールド回路１２により所定周期にて
サンプリングしてホールドする。しかして、かか
る処理過程における積分期間およびサンプリング
周期はそれぞれ一定しており、例えば第３図示の
動作波形においては、一点鎖線にて示す2πラジ
アンの期間毎に積分およびサンプリングを行な
う。したがつて、サンプルホールド回路１２の出
力は、電圧比較器５の出力である電圧偏差値に比
例した値となる。

一方、第１図示の構成における制御装置３から
コンデンサ開閉用サイリスタスイツチTH１〜
THnに供給するものに相当する第２図示の構成
における制御出力のオン・オフ指令信号１８ａ〜
１８ｎを受けてアナログ変換出力を取出すDA変
換器２１においては、それらのオン・オフ指令信
号が示す接続投入済みのコンデンサバンク数に比
例したアナログ出力信号を取出すことになる。

ついで、電圧偏差値に比例してコンデンサバン
クの所要増減数に相当するサンプルホールド回路
１２の出力と、コンデンサバンクの既接続数に比
例するＤ−Ａ変換器２１の出力とを加算器１６に
おいて加算する。したがつて、加算器１６の出力
は、制御演算の結果、その時点にて必要とするコ
ンデンサバンクの所要接続数に比例した値とな
る。かかる加算器１６の出力を、比例増幅器１３
を介して、それぞれ比較の闘値レベルが順次に異
なる多段階のレベル比較器１４−１〜１４−ｎに
導き、その時点におけるコンデンサバンクの所要
接続数に応じて、レベル比較出力１７〜１−１７
〜ｎがオン指令もしくはオフ指令となる。すなわ
ち、コンデンサバンクの所要接続数が１のときに
はレベル比較出力１７−１のみがオン指令とな
り、所要接続数が２のときにはレベル比較出力１
７−１および１７−２がオン指令となり、所要接
続数がｎのときにはレベル比較出力１７−１〜１
７−ｎがオン指令となる。

一方、第１図示の構成におけるコンデンサＣ１
〜Cnの開閉を行なうサイリスタスイツチTH１〜
THnにおいては、スイツチ・オンとなつたとき
にコンデンサに電流が突入する際に生ずる過渡現
象、すなわち、いわゆる突入電流が生ずるのを避
けるために、スイツチ投入時におけるコンデンサ
印加交流電圧の位相の関係を規制するのが通例で
あり、一般には、コンデンサを予め印加交流電圧
のピーク値まで充電しておき、その充電したコン
デンサの端子電圧と印加交流電圧の電圧値とが一
致する位相、すなわち、印加交流電圧の正もしく
は負のピーク値となる位相にてサイリスタスイツ
チをオンさせる。かかる作動をインターロツク回
路１５にて行ないレベル比較出力１７−１〜１７
−ｎがそれぞれオン指令となつて、しかも、印加
交流電圧がピーク値となつた位相にて、それぞれ
対応したサイリスタスイツチTH１〜THnに対す
るオン指令信号１８−１〜１８−ｎが出力され
る。

いま、（ｋ−１）組のコンデンサバンクを電力
系統に投入して電力線に接続してある状態にて、
電圧実際値の電圧指定値からの電圧値差値が大き
くなり、コンデンサバンクを追加投入する必要が
生じた場合につき、第３図示の各部動作波形を参
照して、本発明無効電力調整制御方法の動作を説
明する。

電圧偏差値が増大して積分器１１、サンプルホ
ールド回路１２および比例増幅器１３の各出力が
それぞれ増大する。その増大分がコンデンサバン
クを新たに１組追加して投入すべきレベルに達し
ていれば、図示のイの時点にて、ｋ番目の闘値レ
ベルによるレベル比較出力１７−ｋまでのレベル
比較出力がオン指令となり、インターロツク回路
１５を経て、図示のロの時点にて、サイリスタス
イツチTHiまでにそれぞれ対応する実際のオ
ン・オフ指令１８−ｋまでがオン指令となり、ｋ
番目のサイリスタバンクTHiが新たに電力系統
に追加投入される。その追加投入と同時に、Ｄ−
Ａ変換器２１の出力がサイリスタバンクの（ｋ−
１）組分相当値からｋ組分相当値に増大するた
め、直ちに比例増幅器１３の出力が増大し、（ｋ
＋１）番目の闘値レベルによるレベル比較出力１
７−ｋ＋１までのレベル比較出力がオン指令とな
ることがあり、図示のハの時点にて実際のオン・
オフ指令１８−ｋ＋１までがオン指令となる場合
がある。

しかして、かかる場合は、過制御状態になり得
ることを示しており、第３図示の動作例において
は、一旦過制御状態になつた後に、直ちに定常状
態に復帰しているが、電圧偏差値の大きさや印加
交流電圧の位相の如何によつては、反復して過制
御状態となることもあり得る。かかる過制御状態
の反復は、通常の連続的アナログ制御におけるオ
ーバーシユート、アンダーシユートの繰返しによ
るいわゆるハンテイングに相当するものである。
したがつて、従来のこの種無効電力調整制御方法
には、調整後の定常状態に達するまでの過渡変化
が安定するまでに時間がかかる欠点があつた。

目 的 本発明の目的は、上述した従来の欠点を除去
し、過制御状態を生ずることなく、早急に安定状
態に到達し得るようにした安定なコンデンサ開閉
式無効電力調整制御方法を提供することにある。

発明の要点 すなわち、本発明コンデンサ開閉式無効電力調
整制御方法は、電力系統の無効電力調整用進相コ
ンデンサの投入容量を制御するにあたり、電力系
統電圧の所望値と実際値との偏差のサンプル値に
比例する値と既投入コンデンサバンクの容量に比
例する値との加算の結果に基づくコンデンサバン
クの所要投入容量の演算を電圧偏差値のサンプリ
ングに同期して行なうようにしたことを特徴とす
るものである。

実施例 以下に図面を参照して実施例につき本発明を詳
細に説明する。

まず、本発明方法による無効電力調整用制御装
置の構成例を第４図に示し、図示の構成において
第２図示の従来装置におけるとほぼ同様に作用す
るＤ−Ａ変換器２１の詳細構成の例を第５図Ａ，
Ｂに示し、その各部動作波形を第６図に示す。

しかして、第４図示の構成例を第２図示の従来
構成と対比すれば明らかなように、本発明による
無効電力調整用整制御装置は、電圧偏差値情報に
コンデンサ投入の現状情報を加算するためのＤ−
Ａ変換器２１の構成および作用を除けば、従来装
置と全く同様に構成して、全く同様に作用させ
る。すなわち、第２図示の従来装置においては、
Ｄ−Ａ変換器２１にはインターロツク回路１５か
らの実際のオン・オフ指令１８−１〜１８−ｎの
みを供給してあるのに対し、第４図示の本発明に
よる無効電力調整制御装置においては、駆動信号
発生器２０を介して積分器１１およびサンプルホ
ールド回路１２を同期制御するとともに直接にイ
ンターロツク回路をも同期制御する外部同期信号
１９を、従来装置とは相違してＤ−Ａ変換器２１
にその入力デイジタル信号として供給してある。
したがつて、第４図示の本発明による構成におい
ては、従来、インターロツク回路１５からの実際
のオン・オフ指令情報の入来の都度行なわれてい
た電圧偏差値に対するコンデンサ投入の現状情報
の加算が、以下に詳述するように、積分器１１、
サンプルホールド回路１２およびインターロツク
回路１５と同様に、外部同期信号１９によつて同
期制御されることになる。

しかして、Ｄ−Ａ変換器２１は第５図Ａに示す
ように構成してあり、第１図示の無効電力調整系
におけるコンデンサＣ１〜Cnに順次に対応した
オンオフスイツチＳ１〜Snおよび抵抗Ｒ１〜Rn
を介し、電源Baの直流電圧を、電力系統に投入
する進相コンデンサの個数に応じて順次に異なる
電圧レベルにして、帰還抵抗R₀を有する演算増
幅器２７に供給してあり、オンスイツチＳ１〜
Snを制御装置３におけるインターロツク回路１
５からの実際のオン・オフ指令１８−１〜１８−
ｎによつてそれぞれ駆動する。

Ｄ−Ａ変換器２１内におけるオンオフスイツチ
Ｓ１〜Snのオン・オフ指令１８−１〜１８−ｎ
により駆動するとともに、上述したように、Ｄ−
Ａ変換出力を加算器１６に送出するタイミングを
外部同期信号１９により同期制御するようにした
制御回路の構成例を第５図Ｂに示す。サンプルホ
ールド回路１２を同期制御する外部同期信号１９
によるＤ−Ａ変換器２１のかかる同期制御によつ
て、サンプルホールド回路１２のサンプリングの
時点においてのみＤ−Ａ変換器２１から加算器１
６に送出するＤ−Ａ変換出力がオン・オフ指令の
現状に応じて変化することになる。

第５図Ｂに示した同期制御回路においては、進
相コンデンサ開閉用サイリスタスイツチをオンに
するときに高論理レベル“１”になるオン・オフ
指令１８−１〜１８−ｎをANDゲート２５−１
〜２５−ｎにそれぞれ入力するとともに、闘値レ
ベルと比較するコンパレータ２２および単安定マ
ルチバイブレータ２３を順次に介して高論理レベ
ル“１”に波形成形した外部同期信号１９をも同
じくANDゲート２５−１〜２５−ｎにそれぞれ
入力し、それらANDゲート２５−１〜２５−ｎ
の各出力をフリツプフロツプ２６−１〜２６−ｎ
の各セツト端子に供給する。一方、オン・オフ指
令１８−１〜１８−ｎを、インバータ２４−１〜
２４−ｎにそれぞれ供給して論理レベルをそれぞ
れ反転させたうえでANDゲート２５−１′〜２５
−n′にそれぞれ入力するとともに、単安定マルチ
バイブレータ２３からの波形成形した外部同期信
号１９をもそれらANDゲート２５−１′〜２５−
n′にそれぞれ入力し、それらANDゲート２５−
１′〜２５−n′の各出力をフリツプフロツプ２６
−１〜２６−ｎの各リセツト端子に供給してあ
り、かかる構成のフリツプフロツプ２６−１〜２
６−ｎの出力により各オンオフスイツチＳ１〜
Snをオンオフ制御するようにしてある。

したがつて、第５図Ｂに示す同期制御回路にお
いては、その各部動作波形の例を第６図に示すよ
うに、例えばオン・オフ指令１８−１がオンとな
つている期間に、例えば正弦波形の外部同期信号
１９をコンパレータ２２および単安定マルチバイ
ブレータ２３により順次に波形成形した同期パル
スが到来するとANDゲート２５−１の出力が高
論理レベル“１”になつてフリツプフロツプ２６
−１の出力がオンとなつてオンオフスチツチＳ１
が閉成され、進相コンデンサＣ１を電力線１に投
入接続すべきＡ−Ｄ変換出力が演算増幅器２７か
ら加算器１６に供給され、かかるAD変換出力の
供給のタイミングが外部同期信号によつて同期制
御されることになる。

本発明により上述のように構成した制御装置３
の各部動作波形の例を、従来構成による第３図示
の各部動作波形と同様にして第７図に示す。第７
図を第３図と対比すれば判るように、電圧偏差値
が増大して積分器１１、サンプルホールド回路１
２および比例増幅器１３の各出力がそれぞれ増大
し、その増大分がコンデンサバンクを新たに１組
投入すべきレベルに達したときには、図示のイの
時点にてレベル比較器１４の出力１７がオン指令
となり、インターロツク回路１５からの実際のオ
ン・オフ指令１８がオン指令となつてコンデンサ
バンクが１組追加投入されるものであるが、本発
明によれば、オン・オフ指令１８がオン状態とな
つただけの時点においては、Ｄ−Ａ変換器２１の
出力は、前述したように、まだ変化せず、外部同
期信号が次に到来した時点にて、サンプルホール
ド回路１２と同期して変化することになる。した
がつて、第３図示の従来の動作波形において、外
部同期信号到来時点の中間における時点ロもしく
はハにて生じていたような余分な信号レベル変化
が生ぜず、余分なコンデンサバンクの投入が行わ
れるおそれがなくなり、従来のような過制御状態
の発生を防止することができる。

つぎに、本発明により上述したように過制御状
態の発生を防止し得るようにした制御装置３の他
の構成例を第８図に示す。図示の構成例において
は、積分器１１の出力とＤ−Ａ変換器２１の出力
とをサンプルホールド回路１２の前段にて加算器
１６により加算し、その加算の結果をサンプルホ
ールド回路１２によりサンプリングしてホールド
するように信号処理の順序を第４図示の構成例に
おける順序と入れ替えている。したがつて、サン
プルホールド回路１２によるホールド期間中に比
例増幅器１３の出力が変化することがなくなり、
この比例増幅器１３の出力の変化がサンプルホー
ルドの周期に同時して行なわれ、第４図示の構成
によると同じ作用効果が得られる。

効 果 以上の説明から明らかなように、本発明によれ
ば、電力系統における無効電力調整用進相コンデ
ンサの開閉が電圧偏差検出結果のサンプリングと
同時して行なわれ、余分な調整が行なわれて過制
御状態になることがなくなり、無効電力の調整が
安定確実に行なわれるという格別の効果が得られ
る。

【図面の簡単な説明】

第１図はコンデンサ開閉式無効電力調整装置の
概略構成の例を示すブロツク線図、第２図は同じ
くその無効電力調整装置における制御装置の従来
の構成を示すブロツク線図、第３図は同じくその
従来構成における各部動作波形を示す波形図、第
４図は同じくその無効電力調整装置における本発
明方法による制御装置の構成例を示すブロツク線
図、第５図Ａ，Ｂは同じくその制御装置における
Ｄ−Ａ変換器の構成例を順次に示すブロツク線
図、第６図は同じくそのＤ−Ａ変換器の各部動作
波形を示す波形図、第７図は同じくその本発明方
法による制御装置の各部動作波形を示す波形図、
第８図は同じくその制御装置の他の構成例を示す
ブロツク線図である。 １……電力線、２……電圧検出器、３……制御
装置、４……電圧指定値、５……電圧比較器、６
……電圧実際値、１０……比例増幅器、１１……
積分器、１２……サンプルホールド回路、１３…
…比例増幅器、１４−１〜１４−ｎ……レベル比
較器、１５……インターロツク回路、１６……加
算器、１７−１〜１７−ｎ……レベル比較出力、
１８−１〜１８−ｎ……オン・オフ指令、１９…
…外部同期信号、２０……駆動信号発生器、２１
……Ｄ−Ａ変換器、２２……コンパレータ、２３
……単安定マルチバイブレータ、２４−１〜２４
−ｎ……インバータ、２５−１〜２５−ｎ……
ANDゲート、２６−１〜２６−ｎ……フリツプ
フロツプ、２７……演算増幅器、Ｃ１〜Cn……
コンデンサ、TH１〜THn……サイリスタ・スイ
ツチ、Ｓ１〜Sn……オンオフスイツチ、Ｒ１〜
Rn……抵抗。

Claims (1)

【特許請求の範囲】
1. １ 電力系統の無効電力調整用進相コンデンサの
   投入容量を制御するにあたり、電力系統電圧の所
   望値と実際値との偏差のサンプル値に比例する値
   と既投入コンデンサバンクの容量に比例する値と
   の加算の結果に基づくコンデンサバンクの所要投
   入容量の演算を電圧偏差値のサンプリングに同期
   して行なうようにしたことを特徴とするコンデン
   サ開閉式無効電力調整制御方法。