JPH0446739U - - Google Patents

Info

Publication number
JPH0446739U
JPH0446739U JP8993690U JP8993690U JPH0446739U JP H0446739 U JPH0446739 U JP H0446739U JP 8993690 U JP8993690 U JP 8993690U JP 8993690 U JP8993690 U JP 8993690U JP H0446739 U JPH0446739 U JP H0446739U
Authority
JP
Japan
Prior art keywords
circuit
terminal
frame
frame synchronization
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8993690U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP8993690U priority Critical patent/JPH0446739U/ja
Publication of JPH0446739U publication Critical patent/JPH0446739U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Description

【図面の簡単な説明】 第１図は本考案のフレーム同期保護回路の一実
施例を示す回路図、第２図は第１図の主要部の波
形の一例を示すタイムチヤート、第３図は従来の
一例を示す回路図、第４図および第５図は第３図
の主要部の波形の一例を示すタイムチヤート、第
６図はフレーム同期保護回路の接続状況の一例を
示すブロツク接続図である。 １０，２０……ＲＳ形フリツプフロツプＲＳ−
Ｆ／Ｆ回路、１１〜１５，２１〜２７……Ｄ形フ
リツプフロツプＤ−Ｆ／Ｆ回路、１６，１７，２
８……論理積ＡＮＤ回路、１９……５分周回路、
２９……論理和ＯＲ回路。

Claims (1)

  1. 【実用新案登録請求の範囲】 １ 受信したデータ信号に含まれるフレームパル
    スをもとにフレーム同期を確立するフレーム同期
    回路から、受信データ信号に同期したクロツクパ
    ルスから生成するローカルのフレームパルスと、
    前記受信データ信号内のフレームパルスの一致／
    不一致情報とを受信し、所定の保護段数をもとに
    フレーム同期の判定結果を前記フレーム同期回路
    へ送出するフレーム同期保護回路において、所定
    時限ごとに、繰返し所定回数連続して、少なくと
    も一つの前記フレームパルスの不一致情報を検出
    したとき、フレーム同期はずれと判定する判定回
    路を追加して有することを特徴とするフレーム同
    期保護回路。 ２ 受信したデータ信号に含まれるフレームパル
    スをもとにフレーム同期を確立するフレーム同期
    回路から、受信データ信号に同期したクロツクパ
    ルスから生成するローカルのフレームパルスを端
    子Ｔへ、前記受信データ信号内のフレームパルス
    の不一致パルス、および前段の端子Ｑの出力の何
    れか一方を端子Ｄへ入力し、端子Ｑの出力を次段
    の端子Ｄへ入力する直列接続による所定数の第１
    のＤ形フリツプフロツプＤ−Ｆ／Ｆ回路と、この
    第１のＤ−Ｆ／Ｆ回路の端子Ｑの出力を入力する
    第１の論理積回路と、前記第１のＤ−Ｆ／Ｆ回路
    のうち連続する前段の所定数だけの端子Ｑの出力
    を入力する第２の論理積回路と、前記ローカルの
    フレームパルスを所定数分周する分周回路と、こ
    の分周回路の出力を端子Ｒに入力し、前記フレー
    ムパルスの不一致パルスを端子Ｓへ入力する第１
    のＲＳ形フリツプフロツプＲＳ−Ｆ／Ｆ回路と、
    この第１のＲＳ−Ｆ／Ｆ回路の端子Ｑの出力およ
    び前段の端子Ｑの出力の何れか一方を端子Ｄへ入
    力し、端子Ｑの出力を次段の端子Ｄへ入力する所
    定数の第２のＤ−Ｆ／Ｆ回路と、前記第１のＲＳ
    −Ｆ／Ｆ回路および第２のＤ−Ｆ／Ｆ回路の端子
    Ｑの出力を入力とする第３の論理積回路と、前記
    第１および第３の論理積回路の出力を入力をする
    論理和回路と、この論理和回路の出力を端子Ｓに
    入力し、前記第２の論理積回路の出力を端子Ｒに
    入力して端子Ｑから判定結果を出力する第２のＲ
    Ｓ−Ｆ／Ｆ回路とを有することを特徴とするフレ
    ーム同期保護回路。
JP8993690U 1990-08-28 1990-08-28 Pending JPH0446739U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8993690U JPH0446739U (ja) 1990-08-28 1990-08-28

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8993690U JPH0446739U (ja) 1990-08-28 1990-08-28

Publications (1)

Publication Number Publication Date
JPH0446739U true JPH0446739U (ja) 1992-04-21

Family

ID=31824275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8993690U Pending JPH0446739U (ja) 1990-08-28 1990-08-28

Country Status (1)

Country Link
JP (1) JPH0446739U (ja)

Similar Documents

Publication Publication Date Title
US4119910A (en) Method and apparatus for detecting whether phase difference between two signals is constant
JPH03136513A (ja) クロック信号の前縁および後縁の両方でデータをサンプルできるｂ型フリップフロップにｄ型フリップフロップを変換する装置
EP0243235A3 (en) Noise pulse suppressing circuit in a digital system
JP2641276B2 (ja) ２段式同期装置
US6337649B1 (en) Comparator digital noise filter
JPH0446739U (ja)
JPS61191657U (ja)
JP2553680B2 (ja) デジタル信号処理回路
JPH0429253U (ja)
JPS6010913A (ja) パルス信号のノイズ除去回路
JPS617152U (ja) 同期化回路
KR0135997B1 (ko) 수직동기신호의 트리거 및 발진회로
JP2712725B2 (ja) 並列ディジタル信号のラッチ装置
JPS61152140A (ja) デ−タ同期回路
JP2658126B2 (ja) 入力周波数の発生装置
JPH0423870B2 (ja)
JPS59174759U (ja) 符号判定回路
JP3085372B2 (ja) クロック切替回路
JPH0336812A (ja) 同期回路
JPH01189219A (ja) ディジタル信号の変移点検出回路
JPH0437215A (ja) 微分パルス作成回路
JPS60158234U (ja) カウンタのリセツト回路
JPS63113344U (ja)
JPH06133180A (ja) 同期信号極性判別回路
JPH044429U (ja)