JPH0447712A - 分周回路 - Google Patents
分周回路Info
- Publication number
- JPH0447712A JPH0447712A JP2155993A JP15599390A JPH0447712A JP H0447712 A JPH0447712 A JP H0447712A JP 2155993 A JP2155993 A JP 2155993A JP 15599390 A JP15599390 A JP 15599390A JP H0447712 A JPH0447712 A JP H0447712A
- Authority
- JP
- Japan
- Prior art keywords
- output
- counter
- input
- preset
- carry output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は分周比が任意に設定できる分周回路に関する。
従来の技術
近年、信号処理において、クロックを任意の比率で分周
したい機会が多い。
したい機会が多い。
第４図は従来の分周回路の構成を示すブロック図である
。図に示すように、分局比を任意に設定する分周回路は
、クロック発生回路１のクロック出力２をバイナリ−カ
ウンタ３に入力し、そのフリーカウント出力４をコンパ
レータ６に入力し、前記コンパレータに設定した分周比
の値と比較することで、分局出力を得ている。前記コン
パレータ５に設定する値を変えることで、任意の分局比
が設定できる。
。図に示すように、分局比を任意に設定する分周回路は
、クロック発生回路１のクロック出力２をバイナリ−カ
ウンタ３に入力し、そのフリーカウント出力４をコンパ
レータ６に入力し、前記コンパレータに設定した分周比
の値と比較することで、分局出力を得ている。前記コン
パレータ５に設定する値を変えることで、任意の分局比
が設定できる。
発明が解決しようとする課題
このような従来の分周回路では、任意の分局比をうるた
めに、コンパレータを設けて、分局比を設定する手段を
用いたので、部品点数が増加するとともに、コストアッ
プの要因となっていた。
めに、コンパレータを設けて、分局比を設定する手段を
用いたので、部品点数が増加するとともに、コストアッ
プの要因となっていた。
本発明は上記課題を解決するもので、コンパレータを用
いないで任意の分局比を設定できる分周回路を提供する
ことを目的とする。
いないで任意の分局比を設定できる分周回路を提供する
ことを目的とする。
課題を解決するための手段
本発明は上記目的を達成するために、クロックを入力し
てフルカウントでリップル・キャリーを出力し、前記フ
ルカウント値はプリセン１一端子のプリセット入力がロ
ード入力のタイミングで設定されるカウンタにおいて、
＠記カウンタの入力端にクロックを入力し、前記カウン
タのリノフ”ル・キャリー出力を前記ロード入力端に入
力して、前記キャリー出力のタイミングで前記プリセッ
ト値を１没定し、前記リップル・キャリー出力端から前
記プリセット値の分周出力を得る分周回路とする。
てフルカウントでリップル・キャリーを出力し、前記フ
ルカウント値はプリセン１一端子のプリセット入力がロ
ード入力のタイミングで設定されるカウンタにおいて、
＠記カウンタの入力端にクロックを入力し、前記カウン
タのリノフ”ル・キャリー出力を前記ロード入力端に入
力して、前記キャリー出力のタイミングで前記プリセッ
ト値を１没定し、前記リップル・キャリー出力端から前
記プリセット値の分周出力を得る分周回路とする。
作用
本発明はＪ二層（１４成により、リップル・キャリー出
力のタイミングで分周比を決定するプリセット値入力が
設定され、前記プリセット値は外部からブリセ、／）入
力端に入力される。
力のタイミングで分周比を決定するプリセット値入力が
設定され、前記プリセット値は外部からブリセ、／）入
力端に入力される。
実施例
以下、本発明の一実施例の分周回路について、図面を参
照しながら説明する。
照しながら説明する。
第２図は本発明の一実施例の分周回路を一般的なＴＴＬ
のバイナリ−カウンタの代表である７４１６１で構成し
たブロック図である。
のバイナリ−カウンタの代表である７４１６１で構成し
たブロック図である。
図において、クロック発振器１５からの出力のクロック
１６をバイナリ−カウンタ１７のクロック端子ＯＫへ入
力する。カウンタ１７はこのクロック入力によってカラ
ン１−アップしていき、カウントフルになるとリップル
・キャリー出力１８が出力される。この出力１８がこの
分周回路の出力２２となる。この出力１８をカウンタ１
７のロード入力１９に入力すれば良いが、カウンタ１７
のリップル・キャリー出力はＨｉｇｈレベル出力であり
、ロード人力１９はＬｏｗレベル入力でイネ−フルであ
るので、インバータ２０を挿入する。カウンタ１７はこ
のロード入力信号によって次のクロック入力１６で新し
いカウンタ初期１直をＡ、Ｂ。
１６をバイナリ−カウンタ１７のクロック端子ＯＫへ入
力する。カウンタ１７はこのクロック入力によってカラ
ン１−アップしていき、カウントフルになるとリップル
・キャリー出力１８が出力される。この出力１８がこの
分周回路の出力２２となる。この出力１８をカウンタ１
７のロード入力１９に入力すれば良いが、カウンタ１７
のリップル・キャリー出力はＨｉｇｈレベル出力であり
、ロード人力１９はＬｏｗレベル入力でイネ−フルであ
るので、インバータ２０を挿入する。カウンタ１７はこ
のロード入力信号によって次のクロック入力１６で新し
いカウンタ初期１直をＡ、Ｂ。
Ｇ、Ｄ入力端子２１からプリセットし、ロード入力がＨ
ｉｇｈにもどった次のクロック入力１６でカウントアン
プを再開する。この入力端子２１に任意のデータを与え
れば任意分周回路となる。たとエバ、コンピュータから
のデータ２４をラッチする回路２３を設けて、任意のプ
リセット値を与えるようにしておけば、自動制御可能な
任意分周回路を実現できる。
ｉｇｈにもどった次のクロック入力１６でカウントアン
プを再開する。この入力端子２１に任意のデータを与え
れば任意分周回路となる。たとエバ、コンピュータから
のデータ２４をラッチする回路２３を設けて、任意のプ
リセット値を与えるようにしておけば、自動制御可能な
任意分周回路を実現できる。
次に、第３図に、本発明の実施例の分周回路の動作をタ
イミングチャートで示す。（ＦＬ＞は１％、分周、（ｂ
）ば１１５分周の例をそれぞれ示す。
イミングチャートで示す。（ＦＬ＞は１％、分周、（ｂ
）ば１１５分周の例をそれぞれ示す。
このように本発明の実施例の分周回路によれば、カウン
タのキャリー出力で分周比をプリセットする（１４成に
より、プリセット値によってカウンタ１アのカウントフ
ルになる丑でのクロック入力１６の入力数を設定でき、
コンパレータを使用しないでプリセット値を可変でき、
任意の分周比が設定できる分周回路が得られる。
タのキャリー出力で分周比をプリセットする（１４成に
より、プリセット値によってカウンタ１アのカウントフ
ルになる丑でのクロック入力１６の入力数を設定でき、
コンパレータを使用しないでプリセット値を可変でき、
任意の分周比が設定できる分周回路が得られる。
発明の効果
以上の実施−１から明らかなように、本発明・″はクロ
ノクラ入力してフルカウントでリップル・キャリーを出
力し、前記フルカウント値はプリセット端子のプリモノ
１−人力がロード入力のタイミングで設定されるカウン
タにおいて、前記カウンタの入）Ｊ端にクロックを入力
し、前記カウンタのリノフ”ル・ギャリー出力ヲ前記ロ
ード入力端に入力して、前記キャリー出力のタイミング
で前記プリセット値を設定し、前記リップル・キャリー
出力端から前記プリセント値の分周出力を得る分周回路
とすることにより、カウンタの外部に分周比を決定する
コンパレータを設けることなく分周比を任意に設定でき
るカウンタが得られる。
ノクラ入力してフルカウントでリップル・キャリーを出
力し、前記フルカウント値はプリセット端子のプリモノ
１−人力がロード入力のタイミングで設定されるカウン
タにおいて、前記カウンタの入）Ｊ端にクロックを入力
し、前記カウンタのリノフ”ル・ギャリー出力ヲ前記ロ
ード入力端に入力して、前記キャリー出力のタイミング
で前記プリセット値を設定し、前記リップル・キャリー
出力端から前記プリセント値の分周出力を得る分周回路
とすることにより、カウンタの外部に分周比を決定する
コンパレータを設けることなく分周比を任意に設定でき
るカウンタが得られる。
第１図は本発明の一実施例の分周回路の構成を示すブロ
ック図、第２図は本発明の分周回路をＴＴＬカウンタで
構成した一実施例の回路図、第３図は本発明の実施例の
分周回路の動作を示すタイミングチャート、第４図は従
来の分周回路の構成を示すブロック図である。 ８・・・・・クロック入力、９・・・・・カウンタ、１
０・・・・・リップル・キャリー出力および分周出力、
１１・・・・・ロード入力端、１２・・・・・・プリセ
ット入力端、１３・・・・・・プリセット入力。
ック図、第２図は本発明の分周回路をＴＴＬカウンタで
構成した一実施例の回路図、第３図は本発明の実施例の
分周回路の動作を示すタイミングチャート、第４図は従
来の分周回路の構成を示すブロック図である。 ８・・・・・クロック入力、９・・・・・カウンタ、１
０・・・・・リップル・キャリー出力および分周出力、
１１・・・・・ロード入力端、１２・・・・・・プリセ
ット入力端、１３・・・・・・プリセット入力。
Claims (1)
- クロックを入力してフルカウントでリップル・キャリー
を出力し、前記フルカウント値はプリセット端子のプリ
セット入力がロード入力のタイミングで設定されるカウ
ンタにおいて、前記カウンタの入力端にクロックを入力
し、前記カウンタのリップル・キャリー出力を前記ロー
ド入力端に入力して、前記キャリー出力のタイミングで
前記プリセット値を設定し、前記リップル・キャリー出
力端から前記プリセット値の分周出力を得るようにして
なる分周回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2155993A JPH0447712A (ja) | 1990-06-14 | 1990-06-14 | 分周回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2155993A JPH0447712A (ja) | 1990-06-14 | 1990-06-14 | 分周回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0447712A true JPH0447712A (ja) | 1992-02-17 |
Family
ID=15618005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2155993A Pending JPH0447712A (ja) | 1990-06-14 | 1990-06-14 | 分周回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0447712A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0613251A1 (fr) * | 1993-02-26 | 1994-08-31 | Thomson-Csf Semiconducteurs Specifiques | Diviseur de fréquence |
-
1990
- 1990-06-14 JP JP2155993A patent/JPH0447712A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0613251A1 (fr) * | 1993-02-26 | 1994-08-31 | Thomson-Csf Semiconducteurs Specifiques | Diviseur de fréquence |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3098027B2 (ja) | 位相ロック回路及び該位相ロック回路より成る周波数逓倍器 | |
| JP3379209B2 (ja) | クロックデューティ比自動調整回路 | |
| JPH0292012A (ja) | パルス発生回路 | |
| JP3523362B2 (ja) | クロック回路及びこれを用いたプロセッサ | |
| JPH0447712A (ja) | 分周回路 | |
| US4494243A (en) | Frequency divider presettable to fractional divisors | |
| CN117713782A (zh) | 上电复位电路 | |
| JPS6010922A (ja) | バイナリ−カウンタ | |
| JPH0237822A (ja) | 分周回路 | |
| JPH07336217A (ja) | 信号処理回路 | |
| JP2994882B2 (ja) | 分周回路 | |
| JPH04312016A (ja) | 分周器 | |
| JPS6342599Y2 (ja) | ||
| JP2571622B2 (ja) | 分周器 | |
| JPS63219221A (ja) | クロツク周波数逓倍回路 | |
| JPH02224558A (ja) | Ｄｔｍｆ発生回路 | |
| JPH0553676A (ja) | 半導体装置 | |
| JPH0691425B2 (ja) | Ｄ形フリップフロップを使用した分周回路 | |
| JPS6123896B2 (ja) | ||
| JPH03106124A (ja) | ３分周回路 | |
| JPS61102819A (ja) | ２／３分周回路 | |
| JPH05243975A (ja) | クロック分周回路 | |
| JPS63286097A (ja) | 音量調整回路 | |
| JPH02125527A (ja) | 分周回路 | |
| JPH01133411A (ja) | パルス幅変調回路 |