JPH02224558A - Ｄｔｍｆ発生回路 - Google Patents
Ｄｔｍｆ発生回路Info
- Publication number
- JPH02224558A JPH02224558A JP4613589A JP4613589A JPH02224558A JP H02224558 A JPH02224558 A JP H02224558A JP 4613589 A JP4613589 A JP 4613589A JP 4613589 A JP4613589 A JP 4613589A JP H02224558 A JPH02224558 A JP H02224558A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- dtmf
- preset value
- circuit
- frequency division
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 230000009977 dual effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野１
この発明は、電話器を構成するＩＣに於けるＤｕａｌ
Ｔｏｎｅ Ｍｕｌｔｉ Ｆｒｅｇｕｅｎｃｙ（以
下ＤＴＭＦとする）発生回路に関する。
Ｔｏｎｅ Ｍｕｌｔｉ Ｆｒｅｇｕｅｎｃｙ（以
下ＤＴＭＦとする）発生回路に関する。
［発明の概要Ｊ
この発明は、ＤＴＭＦ発生回路に於て、Ｄ−Ａ変換回路
の入力信号即ち分周回路の出力信号の一部をプリセッタ
プルカウンタにフィードバックさせ、ＤＴＭＦのそれぞ
れの周波数の一周期の内でプリセット値を変化させ、基
準クロックから見て非整数分の−の分周ができるように
した物である。
の入力信号即ち分周回路の出力信号の一部をプリセッタ
プルカウンタにフィードバックさせ、ＤＴＭＦのそれぞ
れの周波数の一周期の内でプリセット値を変化させ、基
準クロックから見て非整数分の−の分周ができるように
した物である。
〔従来の技術］
従来のＤＴＭＦ発生回路を第２図に示す。
基準クロックＣＬＩ、Ｃｌ３とはプリセッタプルカウン
タ２と６の端子１０と１７にそれぞれ入力され、ＤＴＭ
Ｆに対応した比で分周される。その出力信号は、分周回
路３と７に入力される６分周回路３と７の出力は、Ｄ−
Ａ変換回路３０に入力され、Ｄ−Ａ変換される。
タ２と６の端子１０と１７にそれぞれ入力され、ＤＴＭ
Ｆに対応した比で分周される。その出力信号は、分周回
路３と７に入力される６分周回路３と７の出力は、Ｄ−
Ａ変換回路３０に入力され、Ｄ−Ａ変換される。
〔発明が解決しようとしている課題１
しかし、従来のＤＴＭＦ発生回路は、プリセッタプルカ
ウンタ２と６の分周比によってきまる周波数が、最終的
に得たいＤＴＭＦに合わない場合には、基準クロックの
周波数を高くして、精度を上げる以外に方法がなかった
。
ウンタ２と６の分周比によってきまる周波数が、最終的
に得たいＤＴＭＦに合わない場合には、基準クロックの
周波数を高くして、精度を上げる以外に方法がなかった
。
〔課題を解決するための手段］
そこで、この発明は、従来のこのような欠点を克服する
ため１分周回路３と７の出力信号をデコーダ４と８を用
いてデコードしその出力信号をプリセッタプルカウンタ
２と６にフィードバックしＤＴＭＦのそれぞれの周波数
の一周期内で、プリセッタプルカウンタの分周比を変え
、比整数分の−の分周を行わせるようにしたものである
。
ため１分周回路３と７の出力信号をデコーダ４と８を用
いてデコードしその出力信号をプリセッタプルカウンタ
２と６にフィードバックしＤＴＭＦのそれぞれの周波数
の一周期内で、プリセッタプルカウンタの分周比を変え
、比整数分の−の分周を行わせるようにしたものである
。
〔作用］
上記のように構成されたＤＴＭＦ発生回路に於て、ＤＴ
ＭＦに対応したプリセット値をプリセッタプルカウンタ
にセットし基準クロック信号をプリセッタプルカウンタ
に入力すると、セットされた値の分周を行った後にキャ
リィ信号が、分周回路に入力され、分周回路の各桁の出
力が、Ｄ−Ａ変換回路に入力される。この時、分周回路
の出力値は１つのＤＣレベルに対応し、結局、プリセッ
トカウンタのプリセット値がＤＴＭＦの周波数を決める
。そこで、分周回路の出力値をデコードした信号でプリ
セット値を変える事により、プリセックプルカウンタに
比整数分の−の分周を行なわせると、基準クロックを整
数分の−で分周した以上の精度のＤＴＭＦを得られる。
ＭＦに対応したプリセット値をプリセッタプルカウンタ
にセットし基準クロック信号をプリセッタプルカウンタ
に入力すると、セットされた値の分周を行った後にキャ
リィ信号が、分周回路に入力され、分周回路の各桁の出
力が、Ｄ−Ａ変換回路に入力される。この時、分周回路
の出力値は１つのＤＣレベルに対応し、結局、プリセッ
トカウンタのプリセット値がＤＴＭＦの周波数を決める
。そこで、分周回路の出力値をデコードした信号でプリ
セット値を変える事により、プリセックプルカウンタに
比整数分の−の分周を行なわせると、基準クロックを整
数分の−で分周した以上の精度のＤＴＭＦを得られる。
［実施例〕
以下に、この発明の実施例を図面に基づいて説明する。
第１図に於いて、選択されたＤＴＭＦに対応した値がプ
リセット値設定回路１と５によりプリセッタプルカウン
タ２と６にセットされる。
リセット値設定回路１と５によりプリセッタプルカウン
タ２と６にセットされる。
プリセッタプルカウンタ２と６のキャリィは、分周回路
３と７に入力され、分周回路３と７の出力は、Ｄ−Ａ変
換回路９とデコーダ４と８に入力される。デコーダ４と
８の出力は、プリセット値設定回路ｌと５に入力されプ
リセット値を変える。
３と７に入力され、分周回路３と７の出力は、Ｄ−Ａ変
換回路９とデコーダ４と８に入力される。デコーダ４と
８の出力は、プリセット値設定回路ｌと５に入力されプ
リセット値を変える。
たとえば、Ｄ−Ａ変換回路の入力を５ｂｉｔとし、８９
４．８９ＫＨｚを分周して１６３３Ｈ，を得ようとする
場合、１７．１２５分の１に分周する必要があるが、こ
の場合分周回路の出力をデコードした信号により、プリ
セックプルカウンタの分周比を１７分の１にするか、１
８分の１にするが変え、８回分周する内、１回は１８分
の１分周、７回は、１７分の１分周するようにすれえば
、平均で、１７．１２５分周した事になり、望みの周波
数が得られるのである。
４．８９ＫＨｚを分周して１６３３Ｈ，を得ようとする
場合、１７．１２５分の１に分周する必要があるが、こ
の場合分周回路の出力をデコードした信号により、プリ
セックプルカウンタの分周比を１７分の１にするか、１
８分の１にするが変え、８回分周する内、１回は１８分
の１分周、７回は、１７分の１分周するようにすれえば
、平均で、１７．１２５分周した事になり、望みの周波
数が得られるのである。
［発明の効果］
この発明は、以上説明したように、分周回路の出力値を
デコードした信号でプリセッタプルカウンタのプリセッ
ト値を変えるだけで、ＤＴＭＦの周波数精度をあげる効
果がある。
デコードした信号でプリセッタプルカウンタのプリセッ
ト値を変えるだけで、ＤＴＭＦの周波数精度をあげる効
果がある。
第１図は、この発明にがかるＤＴＭＦ発生回路のブロッ
ク図、第２図は、従来のＤＴＭＦ発生回路のブロック図
である。 １ 、５ ２、６ ３、７ ４、８ ９ ・ プリセット値設定回路 プリセッタプルカウンタ 分周回路 デコーダ Ｄ−Ａ変換回路 （」 〜４
ク図、第２図は、従来のＤＴＭＦ発生回路のブロック図
である。 １ 、５ ２、６ ３、７ ４、８ ９ ・ プリセット値設定回路 プリセッタプルカウンタ 分周回路 デコーダ Ｄ−Ａ変換回路 （」 〜４
Claims (1)
- ＤＴＭＦに対応して基準クロックを分周するプリセッタ
プルカウンタと、前記プリセッタプルカウンタのキャリ
ィを一定の値で分周する分周回路と、前期分周回路の出
力信号をＤ・Ａ変換するＤ・Ａ変換回路とから成って、
前期分周回路の出力信号を前記プリセッタプルカウンタ
にフィードバックさせる事を特徴としたＤＴＭＦ発生回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4613589A JPH02224558A (ja) | 1989-02-27 | 1989-02-27 | Ｄｔｍｆ発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4613589A JPH02224558A (ja) | 1989-02-27 | 1989-02-27 | Ｄｔｍｆ発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02224558A true JPH02224558A (ja) | 1990-09-06 |
Family
ID=12738538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4613589A Pending JPH02224558A (ja) | 1989-02-27 | 1989-02-27 | Ｄｔｍｆ発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02224558A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0360255A (ja) * | 1989-07-28 | 1991-03-15 | Rohm Co Ltd | 選択信号発生回路 |
| US5578968A (en) * | 1991-10-17 | 1996-11-26 | Shinsaku Mori | Frequency converter, multistage frequency converter and frequency synthesizer utilizing them |
| CN1101990C (zh) * | 1997-02-18 | 2003-02-19 | 盛群半导体股份有限公司 | 交错取样式双音复频产生方法及装置 |
-
1989
- 1989-02-27 JP JP4613589A patent/JPH02224558A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0360255A (ja) * | 1989-07-28 | 1991-03-15 | Rohm Co Ltd | 選択信号発生回路 |
| US5578968A (en) * | 1991-10-17 | 1996-11-26 | Shinsaku Mori | Frequency converter, multistage frequency converter and frequency synthesizer utilizing them |
| CN1101990C (zh) * | 1997-02-18 | 2003-02-19 | 盛群半导体股份有限公司 | 交错取样式双音复频产生方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4068178A (en) | Variable frequency waveform synthesizer | |
| JPH04336308A (ja) | マイクロコンピュータ | |
| CA2150549A1 (en) | Fractional N Frequency Synthesis with Residual Error Correction and Method Thereof | |
| JPS6326930B2 (ja) | ||
| MY101551A (en) | Frequency synthesizer for broadcast telephone system having multiple assignable frequency channels. | |
| JPS63301624A (ja) | パルス列分周回路 | |
| US4296380A (en) | Programmable digital frequency divider for synthesizing signals at desired frequency | |
| JPH02224558A (ja) | Ｄｔｍｆ発生回路 | |
| JPS5360150A (en) | Instantaneous leading-in system for digital phase lock loop | |
| US4494243A (en) | Frequency divider presettable to fractional divisors | |
| US5050195A (en) | Narrow range digital clock circuit | |
| JPH07115362A (ja) | 位相調整可能なプログラマブル周波数タイミング・ジェネレータ | |
| CA2028230A1 (en) | Arithmetic circuit for calculating and accumulating absolute values of the difference between two numerical values | |
| US4805508A (en) | Sound synthesizing circuit | |
| JPS61102819A (ja) | ２／３分周回路 | |
| JPS61140221A (ja) | タイミング発生回路 | |
| JPH0237822A (ja) | 分周回路 | |
| SU1403276A1 (ru) | Одноканальный задающий генератор частоты выходного напр жени тиристорного непосредственного преобразовател частоты | |
| JPH01151349A (ja) | Ｄｔｍｆ回路 | |
| JPH05327782A (ja) | 速度変換回路 | |
| JPH0447712A (ja) | 分周回路 | |
| JPH11186901A (ja) | クロック信号生成回路 | |
| JPS6030136B2 (ja) | Ａ／ｄ・ｄ／ａ変換器 | |
| JPH02181519A (ja) | 分周回路 | |
| JPH10135821A (ja) | クロック生成回路 |