JPH0447757U - - Google Patents
Info
- Publication number
- JPH0447757U JPH0447757U JP9045790U JP9045790U JPH0447757U JP H0447757 U JPH0447757 U JP H0447757U JP 9045790 U JP9045790 U JP 9045790U JP 9045790 U JP9045790 U JP 9045790U JP H0447757 U JPH0447757 U JP H0447757U
- Authority
- JP
- Japan
- Prior art keywords
- error detection
- address
- dram
- error
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 19
- 230000004044 response Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Dram (AREA)
Description
第１図は本考案の一実施例を示す構成ブロツク
図、第２図はエラー検出タイミング発生手段が発
生するエラー検出要求信号ＴＭ１と、これを受け
たエラー検出アドレス発生手段が発生するアドレ
ス信号を示す図、第３図はエラー検出要求が発生
した時の動作を示すタイムチヤートである。 １……マイクロプロセツサ（ＣＰＵ）、２……
ダイナミツク・ランダム・アクセスメモリ（ＤＲ
ＡＭ）、３……エラー検出タイミング発生手段、
４……エラー検出アドレス発生手段、５……アク
セス制御回路、６……マルチプレクサ、７……パ
リテイチエツカ・ジエネレータ、８……バツフア
、９……フリツプフロツプ、１０……エラーアド
レス格納回路。
図、第２図はエラー検出タイミング発生手段が発
生するエラー検出要求信号ＴＭ１と、これを受け
たエラー検出アドレス発生手段が発生するアドレ
ス信号を示す図、第３図はエラー検出要求が発生
した時の動作を示すタイムチヤートである。 １……マイクロプロセツサ（ＣＰＵ）、２……
ダイナミツク・ランダム・アクセスメモリ（ＤＲ
ＡＭ）、３……エラー検出タイミング発生手段、
４……エラー検出アドレス発生手段、５……アク
セス制御回路、６……マルチプレクサ、７……パ
リテイチエツカ・ジエネレータ、８……バツフア
、９……フリツプフロツプ、１０……エラーアド
レス格納回路。
Claims (1)
- 【実用新案登録請求の範囲】 ダイナミツク・ランダム・アクセスメモリ（Ｄ
ＲＡＭ）を使用したメモリ・システムにおいて、 前記ＤＲＡＭのリフレツシユのタイミングに当
該ＤＲＡＭにリードアクセスを要求するエラー検
出タイミング発生手段と、 このエラー検出タイミング発生手段からのタイ
ミング信号を受け、エラー検出アドレスを発生す
るエラー検出アドレス発生手段と、 マイクロプロセツサからのＤＲＡＭセレクト信
号と前記エラー検出タイミング発生手段からのタ
イミング信号とを受け、マイクロプロセツサから
のアクセスとエラー検出アクセスの競合解消を行
うと共に、ＤＲＡＭ制御信号、アドレスマルチプ
レクス信号を発生するアクセス制御回路と、 アクセス制御回路からのアドレスマルチプレク
ス信号を受け、マイクロプロセツサまたはエラー
検出アドレス発生手段からのエラー検出アドレス
を選択してＤＲＡＭに与えるマルチプレクサと、 ＤＲＡＭのデータバスにつながるパリテイチエ
ツカ・ジエネレータと、 ＤＲＡＭにマルチプレクサを介してエラー検出
アドレスを与えた時にエラーが検出された場合、
当該エラーが検出されたエラーアドレスを保存し
マイクロプロセツサに通知するエラーアドレス格
納回路と を備え、ＤＲＡＭのリフレツシユ動作とエラー検
出動作とを同時に行うようにしたことを特徴とす
るメモリのエラー検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9045790U JPH0447757U (ja) | 1990-08-29 | 1990-08-29 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9045790U JPH0447757U (ja) | 1990-08-29 | 1990-08-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0447757U true JPH0447757U (ja) | 1992-04-23 |
Family
ID=31825229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9045790U Pending JPH0447757U (ja) | 1990-08-29 | 1990-08-29 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0447757U (ja) |
-
1990
- 1990-08-29 JP JP9045790U patent/JPH0447757U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0447757U (ja) | ||
| JPH01164562U (ja) | ||
| JPS63191397A (ja) | 情報処理装置 | |
| JPH0982088A (ja) | コンピュータシステム | |
| JP2600137Y2 (ja) | メモリ増設装置 | |
| JPS58140599U (ja) | ダイナミツクランダムアクセスメモリ制御回路 | |
| JPH03116459U (ja) | ||
| JPH0393945U (ja) | ||
| JP2600345B2 (ja) | ダイナミックランダムアクセスメモリのリフレッシュ受け渡し方法 | |
| JPH03123292U (ja) | ||
| JPH06111568A (ja) | 画像メモリ装置 | |
| JPH03115998U (ja) | ||
| JPS5999522A (ja) | 入出力制御方式 | |
| JPS58118089A (ja) | メモリ制御方式 | |
| JPH0476886A (ja) | メモリ | |
| JPH04337596A (ja) | ダイナミックｒａｍ | |
| JPS6287390U (ja) | ||
| JPS6316347U (ja) | ||
| JPH07120311B2 (ja) | メモリ・アクセス制御装置 | |
| JPH03104249U (ja) | ||
| JPH1165774A (ja) | データ記録再生装置 | |
| JPS59118048U (ja) | 双方向ダイレクトメモリアクセス転送回路 | |
| JPH03266293A (ja) | メモリ装置 | |
| JPS6368052U (ja) | ||
| JPH05225050A (ja) | 動的メモリアクセス方式 |