JPH0447786B2 - - Google Patents
Info
- Publication number
- JPH0447786B2 JPH0447786B2 JP58160211A JP16021183A JPH0447786B2 JP H0447786 B2 JPH0447786 B2 JP H0447786B2 JP 58160211 A JP58160211 A JP 58160211A JP 16021183 A JP16021183 A JP 16021183A JP H0447786 B2 JPH0447786 B2 JP H0447786B2
- Authority
- JP
- Japan
- Prior art keywords
- trigger
- logic
- input
- signal
- logical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
発明の分野
本発明は論理信号測定装置、特に複数のデジタ
ル・トリガ信号の所定組合せに応答してCRT（陰
極線管）等の表示装置に少なくとも１つの論理信
号を波形表示する装置に関する。
ル・トリガ信号の所定組合せに応答してCRT（陰
極線管）等の表示装置に少なくとも１つの論理信
号を波形表示する装置に関する。
従来技術
論理信号は一般にロジツクアナライザ（論理分
析器）を用いて測定される。ロジツクアナライザ
は複数の比較器を有し、入力論理（デジタル）信
号を所定時間間隔（サンプリング・クロツク周
期）で制御可能のしきい値と比較する。比較器か
らのデジタル出力は、RAM（ランダム・アクセ
ス・メモリ）等の記憶手段に記憶され、CRT等
の表示手段に表示される。
析器）を用いて測定される。ロジツクアナライザ
は複数の比較器を有し、入力論理（デジタル）信
号を所定時間間隔（サンプリング・クロツク周
期）で制御可能のしきい値と比較する。比較器か
らのデジタル出力は、RAM（ランダム・アクセ
ス・メモリ）等の記憶手段に記憶され、CRT等
の表示手段に表示される。
しかし、ロジツクアナライザでは、入力デジタ
ル信号とサンプリング・クロツク・パルスが同期
していないため、スパイク、リンキング等の波形
の細部及びグリツチを表示することが極めて困難
であり、場合によつては不可能であつた。この従
来の問題は、広帯域オシロスコープを使用すれば
解決される。しかし、通常のオシロスコープを用
いた場合、論理信号の安定表示及び効率的な信号
分析を行なうためには、時間軸回路或いは掃引発
生器を複数のデジタル入力トリガ信号の複雑な組
み合せでトリガする必要があるので、上述の従来
の問題は解決されない。
ル信号とサンプリング・クロツク・パルスが同期
していないため、スパイク、リンキング等の波形
の細部及びグリツチを表示することが極めて困難
であり、場合によつては不可能であつた。この従
来の問題は、広帯域オシロスコープを使用すれば
解決される。しかし、通常のオシロスコープを用
いた場合、論理信号の安定表示及び効率的な信号
分析を行なうためには、時間軸回路或いは掃引発
生器を複数のデジタル入力トリガ信号の複雑な組
み合せでトリガする必要があるので、上述の従来
の問題は解決されない。
発明の目的
したがつて、本発明の目的は、オシロスコープ
及びロジツクアナライザ両方の特徴を兼備した論
理信号測定装置を提供することである。
及びロジツクアナライザ両方の特徴を兼備した論
理信号測定装置を提供することである。
本発明の他の目的は、複数のトリガ信号の種々
の論理組み合わせで時間軸回路を動作させ得る論
理信号測定装置を提供することである。
の論理組み合わせで時間軸回路を動作させ得る論
理信号測定装置を提供することである。
本発明の更に他の目的は、トリガ信号の選択さ
れた組合せを指示するトリガ信号指示手段を有す
る論理信号測定装置を提供することである。
れた組合せを指示するトリガ信号指示手段を有す
る論理信号測定装置を提供することである。
本発明の更に他の目的は、関連する回路或いは
制御回路の選択に応じて複数の色で選択された論
理組合せを指示する指示手段を有する論理信号測
定装置を提供することである。
制御回路の選択に応じて複数の色で選択された論
理組合せを指示する指示手段を有する論理信号測
定装置を提供することである。
発明の概要
本発明に係るデジタル信号測定装置は、従来の
オシロスコープの回路に対応する１個以上の垂直
アナログ・チヤンネルと、複数の入力トリガ信号
から選択された論理組合せにより時間軸をトリガ
する論理トリガ制御回路とを有する。選択された
トリガ・パターン或いは選択された一連のデジタ
ル・トリガ信号が発生すると、時間軸回路が動作
し、垂直チヤンネルの入力端に印加された入力デ
ジタル信号を表示する。更に、本発明に係るデジ
タル信号測定装置は、選択されたトリガ信号を指
示する指示手段を有する。この指示手段は、マト
リツクス状に配置した複数の指示素子（夫々複数
のLED（発光ダイオード）等を含む）を有し、指
示素子は夫々異なつた色（例えば、赤と緑）を発
光する。
オシロスコープの回路に対応する１個以上の垂直
アナログ・チヤンネルと、複数の入力トリガ信号
から選択された論理組合せにより時間軸をトリガ
する論理トリガ制御回路とを有する。選択された
トリガ・パターン或いは選択された一連のデジタ
ル・トリガ信号が発生すると、時間軸回路が動作
し、垂直チヤンネルの入力端に印加された入力デ
ジタル信号を表示する。更に、本発明に係るデジ
タル信号測定装置は、選択されたトリガ信号を指
示する指示手段を有する。この指示手段は、マト
リツクス状に配置した複数の指示素子（夫々複数
のLED（発光ダイオード）等を含む）を有し、指
示素子は夫々異なつた色（例えば、赤と緑）を発
光する。
実施例の説明
以下、添付図面を参照して本発明の好適実施例
を説明する。
を説明する。
第１図は、本発明の１実施例に係る論理信号測
定装置を説明するための簡単なブロツク図であ
る。第１図において、被測定デジタル入力信号
は、直接同軸ケーブル（図示せず）を介し或いは
受動電圧プローブ３８を介して、入力端子１０
ａ，…，１０ｎに加えられる。入力端子１０ａ，
…，１０ｎに印加された被測定デジタル入力信号
は、垂直軸回路を介してCRT２０の垂直偏向板
に印加される。垂直軸回路は、入力回路１２（回
路１２ａ，…，１２ｎから成り、夫々ステツプ減
衰器及び緩衝増幅器を有し、且つプローブ１０
ａ，…，１０ｎに接続される）、垂直軸増幅器１
４、チャンネル・スイツチ回路（或いはマルチプ
レクサ）１６、及び垂直軸出力増幅器１８等を有
する。一方、時間軸回路は、トリガ比較器２２、
しきい値発生器２４（複数の制御可能なしきい値
電圧発生器２４ａ，…，２４ｎを有する）、トリ
ガ制御論理回路２６、掃引発生器２８及び水平出
力増幅器３０を有する。受動電圧プローブ３８
は、複数の電圧プローブを有し、夫々の電圧プロ
ーブはプローブチツプ４０、直列抵抗器４２及び
制御可能なオフセツト電圧源４４を有する。第１
図に示した論理信号測定装置は、更にDVM３２
を有し、このDVM３２は、マルチプレクサ３４
を介して印加されるしきい値電圧発生器２４ａ，
…，２４ｎからのしきい値電圧をデジタル測定
し、且つ入力端子３６を介して印加される受動電
圧プローブ３８の制御可能なオフセツト電圧をデ
ジタル的に測定する。
定装置を説明するための簡単なブロツク図であ
る。第１図において、被測定デジタル入力信号
は、直接同軸ケーブル（図示せず）を介し或いは
受動電圧プローブ３８を介して、入力端子１０
ａ，…，１０ｎに加えられる。入力端子１０ａ，
…，１０ｎに印加された被測定デジタル入力信号
は、垂直軸回路を介してCRT２０の垂直偏向板
に印加される。垂直軸回路は、入力回路１２（回
路１２ａ，…，１２ｎから成り、夫々ステツプ減
衰器及び緩衝増幅器を有し、且つプローブ１０
ａ，…，１０ｎに接続される）、垂直軸増幅器１
４、チャンネル・スイツチ回路（或いはマルチプ
レクサ）１６、及び垂直軸出力増幅器１８等を有
する。一方、時間軸回路は、トリガ比較器２２、
しきい値発生器２４（複数の制御可能なしきい値
電圧発生器２４ａ，…，２４ｎを有する）、トリ
ガ制御論理回路２６、掃引発生器２８及び水平出
力増幅器３０を有する。受動電圧プローブ３８
は、複数の電圧プローブを有し、夫々の電圧プロ
ーブはプローブチツプ４０、直列抵抗器４２及び
制御可能なオフセツト電圧源４４を有する。第１
図に示した論理信号測定装置は、更にDVM３２
を有し、このDVM３２は、マルチプレクサ３４
を介して印加されるしきい値電圧発生器２４ａ，
…，２４ｎからのしきい値電圧をデジタル測定
し、且つ入力端子３６を介して印加される受動電
圧プローブ３８の制御可能なオフセツト電圧をデ
ジタル的に測定する。
次に、第１図の回路の動作の説明する。入力端
子１０ａ，…，１０ｎに印加されたデジタル入力
信号は、夫々入力回路１２ａ，…，１２ｎのステ
ツプ減衰器により入力レベルに応じて所定値に減
衰される。垂直軸増幅器１４は対応する入力回路
からの入力信号を所定値に増幅する。第１図には
示してないが、CRT２０の表示面（スクリーン）
に表示される波形の垂直方向位置を制御するた
め、入力信号の直流レベルを直流レベル（或いは
垂直位置）制御回路により制御するのが望まし
い。垂直軸増幅器１４ａ，…，１４ｎからの出力
信号は、スイツチ制御信号により制御されるチャ
ンネル・スイツチ回路１６により、選択的に垂直
軸出力増幅器１８に印加される。即ち、チャンネ
ル・スイツチ回路１６は、スイツチ制御信号に制
御され、入力信号の１つ或いは複数個を時分割で
選択的に出力する。垂直軸出力増幅器１８からの
プツシユプル出力は、CRT２０の偏向板に印加
され、入力信号に応じて電子ビームの垂直方向の
偏向を制御する。
子１０ａ，…，１０ｎに印加されたデジタル入力
信号は、夫々入力回路１２ａ，…，１２ｎのステ
ツプ減衰器により入力レベルに応じて所定値に減
衰される。垂直軸増幅器１４は対応する入力回路
からの入力信号を所定値に増幅する。第１図には
示してないが、CRT２０の表示面（スクリーン）
に表示される波形の垂直方向位置を制御するた
め、入力信号の直流レベルを直流レベル（或いは
垂直位置）制御回路により制御するのが望まし
い。垂直軸増幅器１４ａ，…，１４ｎからの出力
信号は、スイツチ制御信号により制御されるチャ
ンネル・スイツチ回路１６により、選択的に垂直
軸出力増幅器１８に印加される。即ち、チャンネ
ル・スイツチ回路１６は、スイツチ制御信号に制
御され、入力信号の１つ或いは複数個を時分割で
選択的に出力する。垂直軸出力増幅器１８からの
プツシユプル出力は、CRT２０の偏向板に印加
され、入力信号に応じて電子ビームの垂直方向の
偏向を制御する。
複数の比較器２２ａ，…，２２ｎを有するトリ
ガ比較器２２は、入力回路１２ａ，…１２ｎの出
力を、，制御可能のしきい値電圧発生器２４ａ，
…，２４ｎから印加されるしきい値と比較し、入
力回路１２ａ，…，１２ｎからの信号が夫々のし
きい値を正及び負方向に超えると、夫々正及び負
方向のパルス端を発生する。トリガ比較器２２か
らの双安定出力は、種々の論理ゲートを含むトリ
ガ論理制御回路２６に印加される。トリガ論理制
御回路２６は、デジタル入力信号が所定の論理パ
ターン或いはデジタルワードと一致すると、トリ
ガ信号を出力する。トリガ論理制御回路２６の詳
細は後述する。トリガ論理制御回路２６からのト
リガ・パルスは、公知の掃引発生器２８に印加さ
れる。掃引発生器２８は傾斜波信号を出力し、こ
の傾斜波信号は、水平軸出力増幅器３０において
所定値に増幅され且つプツシユプル信号に変換さ
れてCRT２０の水平偏向板に印加される。CRT
２０の電子ビームは、傾斜波信号に応じて所定の
繰り返し速度で水平に偏向される。
ガ比較器２２は、入力回路１２ａ，…１２ｎの出
力を、，制御可能のしきい値電圧発生器２４ａ，
…，２４ｎから印加されるしきい値と比較し、入
力回路１２ａ，…，１２ｎからの信号が夫々のし
きい値を正及び負方向に超えると、夫々正及び負
方向のパルス端を発生する。トリガ比較器２２か
らの双安定出力は、種々の論理ゲートを含むトリ
ガ論理制御回路２６に印加される。トリガ論理制
御回路２６は、デジタル入力信号が所定の論理パ
ターン或いはデジタルワードと一致すると、トリ
ガ信号を出力する。トリガ論理制御回路２６の詳
細は後述する。トリガ論理制御回路２６からのト
リガ・パルスは、公知の掃引発生器２８に印加さ
れる。掃引発生器２８は傾斜波信号を出力し、こ
の傾斜波信号は、水平軸出力増幅器３０において
所定値に増幅され且つプツシユプル信号に変換さ
れてCRT２０の水平偏向板に印加される。CRT
２０の電子ビームは、傾斜波信号に応じて所定の
繰り返し速度で水平に偏向される。
尚、１個以上の外部トリガ信号を、入力端子２
７を介し、トリガ論理制御回路２６に印加すると
共にチャンネル・スイツチ回路１６に印加して掃
引発生器２８を制御する。同時に、印加された外
部トリガ信号をCRT２０に表示することも可能
である。更に、トリガ論理制御回路２６の出力信
号の一部を垂直軸回路に加え、CRT２０に、ト
リガ・パルスのみ或いはトリガ・パルスと入力信
号を同時に表示することも可能である。
７を介し、トリガ論理制御回路２６に印加すると
共にチャンネル・スイツチ回路１６に印加して掃
引発生器２８を制御する。同時に、印加された外
部トリガ信号をCRT２０に表示することも可能
である。更に、トリガ論理制御回路２６の出力信
号の一部を垂直軸回路に加え、CRT２０に、ト
リガ・パルスのみ或いはトリガ・パルスと入力信
号を同時に表示することも可能である。
次に、入力端子１０ａ，…，１０ｎから見た入
力回路１２ａ，…，１２ｎの入力インピーダンス
を、入力浮遊容量に影響されない広周波応答特性
とするために50Ωにする。入力端子１０ａ，…，
１０ｎに接続した受動電圧プローブ３８は、直列
接続した抵抗器４２ａ，…，４２ｎ、及び可変オ
フセツト電圧源４４ａ，…，４４ｎを有する。直
列抵抗器４２及び上述した入力抵抗は、プローブ
チツプ４０ａ，…，４０ｎに接続した信号源から
見て、分圧器或いは減衰器を構成する。直列抵抗
器４２の抵抗値を450Ωに選択すると、プローブ
チツプ４０の入力抵抗値は500Ωに増加し、信号
源に対する負荷を軽減すると共に、入力端子１０
ａ，…，１０ｎに印加される信号の振幅を、実際
の値の1/10にする。オフセツト電圧源４４ａ，
…，４４ｎの電圧値及び極性を変えて、ECL等
の高速論理信号を高忠実度で検出することができ
る。尚、オフセツト電圧源４４の可変範囲は、或
る具体例では、−５〜＋5Vが適当であつた。
力回路１２ａ，…，１２ｎの入力インピーダンス
を、入力浮遊容量に影響されない広周波応答特性
とするために50Ωにする。入力端子１０ａ，…，
１０ｎに接続した受動電圧プローブ３８は、直列
接続した抵抗器４２ａ，…，４２ｎ、及び可変オ
フセツト電圧源４４ａ，…，４４ｎを有する。直
列抵抗器４２及び上述した入力抵抗は、プローブ
チツプ４０ａ，…，４０ｎに接続した信号源から
見て、分圧器或いは減衰器を構成する。直列抵抗
器４２の抵抗値を450Ωに選択すると、プローブ
チツプ４０の入力抵抗値は500Ωに増加し、信号
源に対する負荷を軽減すると共に、入力端子１０
ａ，…，１０ｎに印加される信号の振幅を、実際
の値の1/10にする。オフセツト電圧源４４ａ，
…，４４ｎの電圧値及び極性を変えて、ECL等
の高速論理信号を高忠実度で検出することができ
る。尚、オフセツト電圧源４４の可変範囲は、或
る具体例では、−５〜＋5Vが適当であつた。
DVM３２は、しきい値電圧発生器２４ａ，
…，２４ｎから印加されるしきい値VTをデジタ
ル測定するために使用される。これらのしきい値
は、マルチプレクサ３４を使用して連続測定でき
る。例えば、10：１の受動電圧プローブ３８を使
用する場合には、適当な公知のセンサを使用して
自動的に測定電圧を10倍してVTとし、夫々のし
きい値電圧での測定結果を記憶手段に記憶する。
更に、DVM３２は、受動電圧プローブ３８での
オフセツト電圧を補償するために、プローブチツ
プ４０ａ，…，４０ｎに接続する入力端子３６を
有する。即ち、入力回路１２ａ，…，１２ｎの出
力電圧は、プローブチツプ４０に印加される実際
の入力電圧（Vin）からオフセツト電圧源４４の
オフセツト電圧（Vo）を減算してプローブ減衰
率Ａを乗じた値（即ち、（Vin−Vo）Ａ）に等し
い。オフセツト電圧の補償を考慮したしきい値電
圧を測定する場合には、プローブチツプ４０ａを
DVM３２の入力端子３６に接続し、しきい値発
生器２４ａからの電圧と比較する電圧に加算され
るオフセツト電圧V0を測定する。したがつて、
これらしきい値電圧VT及びオフセツト電圧Voに
より、DVM３２はプローブチツプ４０における
正確なしきい値電圧を示すことができる。上述の
手順を第２図のフローチヤートに示す。即ち、第
２図において、先ずしきい値VTを測定し、次に
オフセツト電圧Voを測定し、最後に（VT＋Vo）
を計算してプローブチツプ４０におけるしきい値
電圧（VT＋Vo））を表示する。
…，２４ｎから印加されるしきい値VTをデジタ
ル測定するために使用される。これらのしきい値
は、マルチプレクサ３４を使用して連続測定でき
る。例えば、10：１の受動電圧プローブ３８を使
用する場合には、適当な公知のセンサを使用して
自動的に測定電圧を10倍してVTとし、夫々のし
きい値電圧での測定結果を記憶手段に記憶する。
更に、DVM３２は、受動電圧プローブ３８での
オフセツト電圧を補償するために、プローブチツ
プ４０ａ，…，４０ｎに接続する入力端子３６を
有する。即ち、入力回路１２ａ，…，１２ｎの出
力電圧は、プローブチツプ４０に印加される実際
の入力電圧（Vin）からオフセツト電圧源４４の
オフセツト電圧（Vo）を減算してプローブ減衰
率Ａを乗じた値（即ち、（Vin−Vo）Ａ）に等し
い。オフセツト電圧の補償を考慮したしきい値電
圧を測定する場合には、プローブチツプ４０ａを
DVM３２の入力端子３６に接続し、しきい値発
生器２４ａからの電圧と比較する電圧に加算され
るオフセツト電圧V0を測定する。したがつて、
これらしきい値電圧VT及びオフセツト電圧Voに
より、DVM３２はプローブチツプ４０における
正確なしきい値電圧を示すことができる。上述の
手順を第２図のフローチヤートに示す。即ち、第
２図において、先ずしきい値VTを測定し、次に
オフセツト電圧Voを測定し、最後に（VT＋Vo）
を計算してプローブチツプ４０におけるしきい値
電圧（VT＋Vo））を表示する。
第３Ａ図及び３Ｂ図に、第１図に示したトリガ
論理制御回路２６の好適実施例を示す。第３Ａ図
において、ｎチヤンネルの論理入力信号CH1、
…、CHnは、夫々インバータ５０及び選択スイ
ツチ５２を含む極性選択手段を介し、オア・ゲー
ト５４及びアンド・ゲート５６夫々のｎ個の入力
端に印加される。オア・ゲート５４及びアンドゲ
ート５６の出力は、夫々出力端子５８ａ及び５８
ｂから外部に取り出される。上述の論理回路を不
動作状態にする「ドント・ケア」機能を付加する
必要があれば、選択スイツチ５２ａ，…，５２ｎ
の夫々に端子を２個追加して、オア・ゲート５４
及びアンドゲート５６の夫々に「低」及び「高」
レベルの論理信号を印加すればよい。
論理制御回路２６の好適実施例を示す。第３Ａ図
において、ｎチヤンネルの論理入力信号CH1、
…、CHnは、夫々インバータ５０及び選択スイ
ツチ５２を含む極性選択手段を介し、オア・ゲー
ト５４及びアンド・ゲート５６夫々のｎ個の入力
端に印加される。オア・ゲート５４及びアンドゲ
ート５６の出力は、夫々出力端子５８ａ及び５８
ｂから外部に取り出される。上述の論理回路を不
動作状態にする「ドント・ケア」機能を付加する
必要があれば、選択スイツチ５２ａ，…，５２ｎ
の夫々に端子を２個追加して、オア・ゲート５４
及びアンドゲート５６の夫々に「低」及び「高」
レベルの論理信号を印加すればよい。
第３Ａ図に示した論理回路は、入力論理信号
CH１、…、CHnで構成されるワード・パターン
が、選択スイツチ５２ａ，…，５２ｎにより予め
設定された特定ワード・パターンと一致すると、
トリガ・パルスを出力する。例えば、チヤンネル
数を４と仮定すると、アンド・トリガとして、例
えば、 CH1・CH2・CH3・CH4、 CH1・CH2・CH3・4 等の組合せがあり、オア・トリガ出力として、例
えば、 CH1＋CH2＋CH3＋CH4、 1＋CH2＋CH3＋CH4 等の組合せがあり、更に、アンドとオアの組合せ
のトリガとして、例えば、 CH1・CH2＋CH3・CH4、 1・CH2＋3・CH4 等の組合せがある。尚、「・」は論理積演算を示
し、「＋」は論理和演算を示す。信号CH1、
CH2、CH3及びCH4はオア・ゲート５４及びア
ンド・ゲート５６に直接入力する論理信号であ
り、信号1、2、3及び4はインバー
タ５０で反転された後にオア・ゲート５４及びア
ンド・ゲート５６に入力する論理信号である。例
えば、アンド・トリガCH1・CH2・CH3・CH4
では、４つの論理入力信号が総て高レベル（正論
理の場合）となると、出力端子５８ｂからトリ
ガ・パルスが出力する。他のアンド・トリガ、例
えば、1・CH2・CH3・CH4では、チヤンネ
ル１以外の総てのチヤンネルの入力信号が高レベ
ルとなると出力端子５８ｂからトリガ・パルスが
出力する。同様に、オア・トリガCH1＋CH2＋
CH3＋CH4では、４チヤンネルの何れかの入力
信号が高レベルとなると、出力端子５８ａからト
リガ・パルスが出力する。
CH１、…、CHnで構成されるワード・パターン
が、選択スイツチ５２ａ，…，５２ｎにより予め
設定された特定ワード・パターンと一致すると、
トリガ・パルスを出力する。例えば、チヤンネル
数を４と仮定すると、アンド・トリガとして、例
えば、 CH1・CH2・CH3・CH4、 CH1・CH2・CH3・4 等の組合せがあり、オア・トリガ出力として、例
えば、 CH1＋CH2＋CH3＋CH4、 1＋CH2＋CH3＋CH4 等の組合せがあり、更に、アンドとオアの組合せ
のトリガとして、例えば、 CH1・CH2＋CH3・CH4、 1・CH2＋3・CH4 等の組合せがある。尚、「・」は論理積演算を示
し、「＋」は論理和演算を示す。信号CH1、
CH2、CH3及びCH4はオア・ゲート５４及びア
ンド・ゲート５６に直接入力する論理信号であ
り、信号1、2、3及び4はインバー
タ５０で反転された後にオア・ゲート５４及びア
ンド・ゲート５６に入力する論理信号である。例
えば、アンド・トリガCH1・CH2・CH3・CH4
では、４つの論理入力信号が総て高レベル（正論
理の場合）となると、出力端子５８ｂからトリ
ガ・パルスが出力する。他のアンド・トリガ、例
えば、1・CH2・CH3・CH4では、チヤンネ
ル１以外の総てのチヤンネルの入力信号が高レベ
ルとなると出力端子５８ｂからトリガ・パルスが
出力する。同様に、オア・トリガCH1＋CH2＋
CH3＋CH4では、４チヤンネルの何れかの入力
信号が高レベルとなると、出力端子５８ａからト
リガ・パルスが出力する。
更に、組合せトリガ・パルス、例えばCH1・
CH2＋CH3・CH4の場合には、第３Ｂ図に示す
ように、１対のアンド・ゲート６０，６２、及び
オア・ゲート６４を使用すればよい。組合せトリ
ガ・パルスの場合も、所定の論理パターンが入力
すると出力端子６６からトリガ・パルスを出力す
る。尚、第３Ａ図に示した極性選択回路を第３Ｂ
図の論理回路に設けてもよい。
CH2＋CH3・CH4の場合には、第３Ｂ図に示す
ように、１対のアンド・ゲート６０，６２、及び
オア・ゲート６４を使用すればよい。組合せトリ
ガ・パルスの場合も、所定の論理パターンが入力
すると出力端子６６からトリガ・パルスを出力す
る。尚、第３Ａ図に示した極性選択回路を第３Ｂ
図の論理回路に設けてもよい。
ところで、論理機能を、１個の制御手段及び１
個のマイクロプロセツサ（或いは同様の回路）を
用いて選択した場合、選択した論理機能を記憶す
る手段を設けなければ、選択した論理機能を表示
できないという問題がある。この問題は、第４Ａ
図及び第４Ｂ図に示す本発明に係る指示手段を用
いることにより解決される。
個のマイクロプロセツサ（或いは同様の回路）を
用いて選択した場合、選択した論理機能を記憶す
る手段を設けなければ、選択した論理機能を表示
できないという問題がある。この問題は、第４Ａ
図及び第４Ｂ図に示す本発明に係る指示手段を用
いることにより解決される。
第４Ａ図及び第４Ｂ図に示すように、本発明に
係る指示装置は、複数の指示素子Ｌ１ａ，Ｌ１
ｂ，Ｌ１ｃ，…，Ｌ１ｎ、及びＬ２ａ，Ｌ２ｂ，
Ｌ２ｃ，…，Ｌ２ｎをマトリツクス状に配置した
ものである。夫々の指示素子は、第４Ａ図に示す
ように、２個のLED（発光ダイオード）７２，７
４（夫々異なる色、例えば赤及び緑を発光する）
を半透明の容器７０に収納したものである。容器
７０の上部（図面上）（即ち、操作者側に配置さ
れる部分）は、光を拡散させて均一の発光面とな
るように表面を粗くするのが望ましい。複数の指
示素子Ｌ１ａ〜Ｌ１ｎ、及びＬ２ａ〜Ｌ２ｎは、
論理信号測定装置の前面パネルに上述したように
マトリツクス状に配置され、指示手段を構成す
る。マトリツクスの各列の指示素子の数は、垂直
入力チヤンネル数（例えば、４個）に等しい。
係る指示装置は、複数の指示素子Ｌ１ａ，Ｌ１
ｂ，Ｌ１ｃ，…，Ｌ１ｎ、及びＬ２ａ，Ｌ２ｂ，
Ｌ２ｃ，…，Ｌ２ｎをマトリツクス状に配置した
ものである。夫々の指示素子は、第４Ａ図に示す
ように、２個のLED（発光ダイオード）７２，７
４（夫々異なる色、例えば赤及び緑を発光する）
を半透明の容器７０に収納したものである。容器
７０の上部（図面上）（即ち、操作者側に配置さ
れる部分）は、光を拡散させて均一の発光面とな
るように表面を粗くするのが望ましい。複数の指
示素子Ｌ１ａ〜Ｌ１ｎ、及びＬ２ａ〜Ｌ２ｎは、
論理信号測定装置の前面パネルに上述したように
マトリツクス状に配置され、指示手段を構成す
る。マトリツクスの各列の指示素子の数は、垂直
入力チヤンネル数（例えば、４個）に等しい。
トリガ・ロジツクの設定手順は、次に示す通り
である。
である。
(1) 先ず、共通制御スイツチ（図示せず）を使用
し、選択スイツチ５２ａを「高レベル」(H)、「低
レベル」(L)或いは「ドント・ケア」(X)の何れかに
設定してチヤンネル１（CH1）を動作状態にす
る。選択スイツチ５２ａが(H)或いは(L)に設定され
ると、制御回路（図示せず）から設定状態に応じ
て指示素子L1aのLED７２或いは74に電流が流
れ、LED７２或いは７４が発光する。尚、選択
スイツチ５２ａを(X)に設定すると、指示素子L1a
には電流は供給されない（即ち、何れのLEDも
発光しない）。
し、選択スイツチ５２ａを「高レベル」(H)、「低
レベル」(L)或いは「ドント・ケア」(X)の何れかに
設定してチヤンネル１（CH1）を動作状態にす
る。選択スイツチ５２ａが(H)或いは(L)に設定され
ると、制御回路（図示せず）から設定状態に応じ
て指示素子L1aのLED７２或いは74に電流が流
れ、LED７２或いは７４が発光する。尚、選択
スイツチ５２ａを(X)に設定すると、指示素子L1a
には電流は供給されない（即ち、何れのLEDも
発光しない）。
(2) 次に、選択スイツチ５２ｂを(H)、(L)或いは(X)
の何れかに設定してチヤンネル２（CH2）を動
作状態にする。
の何れかに設定してチヤンネル２（CH2）を動
作状態にする。
(3) 上記の手順をチヤンネルｎまで繰り返し、設
定したアンド・トリガ論理モードに応じて指示装
置の第１例のLEDを発光させる。
定したアンド・トリガ論理モードに応じて指示装
置の第１例のLEDを発光させる。
このようにして、例えば、あるトリガ論理モー
ドCH1・CH2・、…、CHnに対しては夫々指示
素子Ｌ１ａ，Ｌ１ｂ，…，Ｌ１ｎをＲ、Ｒ、…、
Ｒ（Ｒは赤の発光を示す）とし、一方、別のトリ
ガ論理モードCH1・CH2・、…、CHnをＧ、Ｒ、
…、Ｒ（Ｇは緑の発光を示す）とする。このよう
に、選択したトリガ論理モードを簡単に指示或い
は表示できる。
ドCH1・CH2・、…、CHnに対しては夫々指示
素子Ｌ１ａ，Ｌ１ｂ，…，Ｌ１ｎをＲ、Ｒ、…、
Ｒ（Ｒは赤の発光を示す）とし、一方、別のトリ
ガ論理モードCH1・CH2・、…、CHnをＧ、Ｒ、
…、Ｒ（Ｇは緑の発光を示す）とする。このよう
に、選択したトリガ論理モードを簡単に指示或い
は表示できる。
論理信号分析では、例えば（CH1・CH2・
CH3・CH4）＋（1・2・CH3・CH4）の如
く、２個の論理演算結果の論理和を取つて時間軸
をトリガする必要が屡々ある。このような組合せ
トリガ論理モードは、第３Ｂ図を参照して説明し
たトリガ論理回路を使用して得ることができ、第
１のトリガ論理モードを指示装置の第１列の指示
素子Ｌ１ａ，Ｌ１ｂ，…，Ｌ１ｎに表示し、第２
のトリガ論理モードを指示装置の第２列の指示素
子Ｌ２ａ，Ｌ２ｂ，…，Ｌ２ｎに表示する。尚、
上述の例では、指示素子L2a及びL2b以外の指示
素子は赤に発光させる。
CH3・CH4）＋（1・2・CH3・CH4）の如
く、２個の論理演算結果の論理和を取つて時間軸
をトリガする必要が屡々ある。このような組合せ
トリガ論理モードは、第３Ｂ図を参照して説明し
たトリガ論理回路を使用して得ることができ、第
１のトリガ論理モードを指示装置の第１列の指示
素子Ｌ１ａ，Ｌ１ｂ，…，Ｌ１ｎに表示し、第２
のトリガ論理モードを指示装置の第２列の指示素
子Ｌ２ａ，Ｌ２ｂ，…，Ｌ２ｎに表示する。尚、
上述の例では、指示素子L2a及びL2b以外の指示
素子は赤に発光させる。
発明の効果
本発明に係る論理信号測定装置は、複数のトリ
ガ信号の１つの論理組合せに対して少なくとも１
つの入力信号を波形として表示できる。複数の色
で指示を行なう指示装置の使用により、選択した
トリガ論理モードを非常に狭い場所で表示できる
ので、装置の小型化及び測定誤りの防止に役立
つ。また、選択した複雑なトリガ論理モードが一
目瞭然に判断できる。更に、マルチプレクサ及び
デジタルボルトメータを設けているので、各しき
い値を測定できる。また、オフセツト電圧源を有
する受動電圧プローブを用いても、このオフセツ
ト電圧を考慮したプローブチツプにおける実際の
しきい値を容易に求めることができる。
ガ信号の１つの論理組合せに対して少なくとも１
つの入力信号を波形として表示できる。複数の色
で指示を行なう指示装置の使用により、選択した
トリガ論理モードを非常に狭い場所で表示できる
ので、装置の小型化及び測定誤りの防止に役立
つ。また、選択した複雑なトリガ論理モードが一
目瞭然に判断できる。更に、マルチプレクサ及び
デジタルボルトメータを設けているので、各しき
い値を測定できる。また、オフセツト電圧源を有
する受動電圧プローブを用いても、このオフセツ
ト電圧を考慮したプローブチツプにおける実際の
しきい値を容易に求めることができる。
発明の変形・変更
以上、本発明の好適実施例を説明したが、上述
した実施例は本発明の要旨を限定するものではな
く、所謂当業者は上述した実施例に基づいて種々
の変形・変更を行なうことができる。
した実施例は本発明の要旨を限定するものではな
く、所謂当業者は上述した実施例に基づいて種々
の変形・変更を行なうことができる。
指示素子であるLEDは横方向２列に配置して
もよい。更に、指示素子の表示を２色に限定しな
くてもよく、更に又指示素子毎に異なつた発光色
を利用してもよい。トリガ・パルスは選択された
論理状態に応じて発生するが、所定の入力信号
（パルス）の特定端部（正又は負のエツジ）でト
リガするように設計してもよい。このような端部
トリガ・モードでは、指示素子はトリガされると
閃光するように設計され、この閃光によりトリガ
時点が容易に確認できる。
もよい。更に、指示素子の表示を２色に限定しな
くてもよく、更に又指示素子毎に異なつた発光色
を利用してもよい。トリガ・パルスは選択された
論理状態に応じて発生するが、所定の入力信号
（パルス）の特定端部（正又は負のエツジ）でト
リガするように設計してもよい。このような端部
トリガ・モードでは、指示素子はトリガされると
閃光するように設計され、この閃光によりトリガ
時点が容易に確認できる。
第１図は本発明に係る論理信号測定装置の１実
施例を示す簡単なブロツク図、第２図は補償され
たしきい値を発生するステツプを示す流れ線図、
第３Ａ図及び第３Ｂ図はトリガ論理制御回路の１
実施例を示すブロツク図、第４Ａ図及び第４Ｂ図
は本発明に係る論理信号測定装置に応用できるト
リガ信号指示手段を示す図である。 １２：入力回路、２０：陰極線管、２６：トリ
ガ論理制御回路、３２：デジタルボルトメータ
（DVM）、３４：マルチプレクサ、７０：指示手
段、Ｌ１ａ〜Ｌ１ｎ，Ｌ２ａ〜Ｌ２ｎ：指示素
子。
施例を示す簡単なブロツク図、第２図は補償され
たしきい値を発生するステツプを示す流れ線図、
第３Ａ図及び第３Ｂ図はトリガ論理制御回路の１
実施例を示すブロツク図、第４Ａ図及び第４Ｂ図
は本発明に係る論理信号測定装置に応用できるト
リガ信号指示手段を示す図である。 １２：入力回路、２０：陰極線管、２６：トリ
ガ論理制御回路、３２：デジタルボルトメータ
（DVM）、３４：マルチプレクサ、７０：指示手
段、Ｌ１ａ〜Ｌ１ｎ，Ｌ２ａ〜Ｌ２ｎ：指示素
子。
Claims (1)
- 【特許請求の範囲】 １ 複数のトリガ比較器により複数の入力信号を
しきい値と夫々比較して複数のデジタル入力トリ
ガ信号を発生し、トリガ制御論理回路により上記
複数のデジタル入力トリガ信号が所定の論理組み
合わせ状態と一致したときを検出し、この検出に
応答して、少なくとも１つの入力信号を波形表示
する論理信号測定装置において、 上記複数の比較器用のしきい値の１つを選択す
るマルチプレクサ及び該マルチプレクサが選択し
たしきい値電圧を測定するデジタルボルトメータ
を設け、 上記論理組み合わせの各デジタル入力トリガ信
号に対応する選択状態を異なる色で夫々表す複数
の指示素子が複数行複数列のマトリツクス状に配
置され、該マトリツクスの行及び列の一方に沿つ
た指示素子の数が上記デジタル入力トリガ信号の
数に等しく、上記行及び列の一方に沿つた指示素
子により上記論理組み合わせの選択状態を表す指
示手段を設け、 上記マトリツクスの行及び列の他方の数だけ上
記論理組み合わせの選択状態を設定でき、上記複
数のデジタル入力トリガ信号が上記論理組み合わ
せの選択状態のいずれか１つに一致したときに応
答して、少なくとも１つの上記入力信号を波形表
示することを特徴とする論理信号測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58160211A JPS6070819A (ja) | 1983-08-30 | 1983-08-30 | 論理信号測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58160211A JPS6070819A (ja) | 1983-08-30 | 1983-08-30 | 論理信号測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6070819A JPS6070819A (ja) | 1985-04-22 |
| JPH0447786B2 true JPH0447786B2 (ja) | 1992-08-04 |
Family
ID=15710149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58160211A Granted JPS6070819A (ja) | 1983-08-30 | 1983-08-30 | 論理信号測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6070819A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60193477U (ja) * | 1984-05-31 | 1985-12-23 | 日置電機株式会社 | ロジツク信号観測装置用トリガ信号発生器 |
| JPS6281574A (ja) * | 1985-10-04 | 1987-04-15 | Kikusui Denshi Kogyo Kk | 遅延掃引オシロスコ−プの制御装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1593128A (en) * | 1977-08-29 | 1981-07-15 | Hewlett Packard Co | Logic state analyzer |
| JPS5535572U (ja) * | 1978-08-29 | 1980-03-07 | ||
| JPS5712467A (en) * | 1980-06-24 | 1982-01-22 | Pioneer Electronic Corp | Radio-cassette device |
-
1983
- 1983-08-30 JP JP58160211A patent/JPS6070819A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6070819A (ja) | 1985-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4772948A (en) | Method of low cost self-test in a video display system system | |
| US4544879A (en) | Stimulus/measuring unit for DC characteristics measuring | |
| US4581585A (en) | Apparatus and method for automatically calibrating a sweep waveform generator | |
| US2591738A (en) | Cathode-ray tube voltage measuring device | |
| US4166245A (en) | Simultaneous display of multiple characteristics of complex waveforms | |
| US8400179B1 (en) | Method for load-line correction of pulsed measurements | |
| US4373394A (en) | Ultrasonic test apparatus and sweep voltage generator for use therein | |
| US4704036A (en) | Pulse measurement circuit | |
| US3449671A (en) | Oscillographic apparatus for measuring the magnitude and duration of input waveforms | |
| JPH0447786B2 (ja) | ||
| US2616058A (en) | Tracing characteristic curve of electronic tubes | |
| US4476432A (en) | Waveform measurement system | |
| US4686523A (en) | Cursor display for oscilloscopes | |
| JPH0547070B2 (ja) | ||
| US4593242A (en) | Control circuit for a delayed sweep oscilloscope | |
| US3543154A (en) | Logic probe | |
| JPS5922183B2 (ja) | チエンソウインガタオシロスコ−プ | |
| US3466553A (en) | Control circuit for a sampling system | |
| US7616014B1 (en) | Pulsed I-V measurement method and apparatus | |
| US3881133A (en) | Two dot indicator system | |
| US4333345A (en) | Display of ultrasound test data | |
| JPS6390775A (ja) | オシロスコープ | |
| US3424940A (en) | Apparatus and method for testing linearity of a sawtooth waveform signal | |
| US3445765A (en) | Apparatus for measuring resistance between two nodes including a transparent mask mounted on the face of an oscilloscope | |
| JPH0119107Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |