JPH0447863A - 同期分離回路 - Google Patents
同期分離回路Info
- Publication number
- JPH0447863A JPH0447863A JP15685490A JP15685490A JPH0447863A JP H0447863 A JPH0447863 A JP H0447863A JP 15685490 A JP15685490 A JP 15685490A JP 15685490 A JP15685490 A JP 15685490A JP H0447863 A JPH0447863 A JP H0447863A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current source
- constant current
- emitter
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野１
本発明は、テレビジョン受像機の偏向信号処理回路にお
ける同期分離回路に関する。
ける同期分離回路に関する。
［従来の技術］
第３図は従来の同期分離回路の一例を示す回路図、第４
図ｉＡｌ 、 （Ｂ）は複合映像信号と同期分離用トラ
ンジスタＱ、のコレクタ電圧とを示す波形図、第５図ｆ
Ａ）〜（Ｄ）は第３図の同期分離回路の問題点を説明す
るための波形図である。
図ｉＡｌ 、 （Ｂ）は複合映像信号と同期分離用トラ
ンジスタＱ、のコレクタ電圧とを示す波形図、第５図ｆ
Ａ）〜（Ｄ）は第３図の同期分離回路の問題点を説明す
るための波形図である。
この同期分離回路は、第４図（Ａ＋に示すような複合映
像信号が入力される入力端子１と、ベースに所定のバイ
アス電圧が入力されている同期分離用トランジスタＱ、
と、同期分離用トランジスタＱ１と入力端子１との間に
互いに直列に接続されている抵抗Ｒ，Ｊよびコンデンサ
Ｃ１と、同期分離用トランジスタＱ１のエミッタにコレ
クタが接続されている定電流源用トランジスタＱ２と、
定電流源用トランジスタＱ２のエミッタとアースとの間
に接続されている定電流源用抵抗Ｒ３と、直流電源３と
、直流電源３とアースの間に互いに直列に接続された抵
抗Ｒ６，Ｒ７，Ｒ８と、抵抗Ｒ４と、抵抗Ｒ６と、マイ
ナス（−）側の入力端子は同期分離用トランジスタＱ、
のコレクタに接続され、プラス（＋）側の入力端子は抵
抗Ｒ６と抵抗Ｒ７との接続点に接続されている比較回路
２と、出力端子４と、ベースが抵抗Ｒ２と抵抗Ｒ。
像信号が入力される入力端子１と、ベースに所定のバイ
アス電圧が入力されている同期分離用トランジスタＱ、
と、同期分離用トランジスタＱ１と入力端子１との間に
互いに直列に接続されている抵抗Ｒ，Ｊよびコンデンサ
Ｃ１と、同期分離用トランジスタＱ１のエミッタにコレ
クタが接続されている定電流源用トランジスタＱ２と、
定電流源用トランジスタＱ２のエミッタとアースとの間
に接続されている定電流源用抵抗Ｒ３と、直流電源３と
、直流電源３とアースの間に互いに直列に接続された抵
抗Ｒ６，Ｒ７，Ｒ８と、抵抗Ｒ４と、抵抗Ｒ６と、マイ
ナス（−）側の入力端子は同期分離用トランジスタＱ、
のコレクタに接続され、プラス（＋）側の入力端子は抵
抗Ｒ６と抵抗Ｒ７との接続点に接続されている比較回路
２と、出力端子４と、ベースが抵抗Ｒ２と抵抗Ｒ。
どの接続点に接続され、コレクタが直流電源３に接続さ
れ、エミッタが抵抗Ｒ４に接続され、エミッタから同期
分離用トランジスタＱ、のベースに所定のバイアス電圧
を供給するトランジスタＱ３と、コレクタが抵抗Ｒ４に
接続され、コレクタとベースとが接続され、エミッタが
抵抗Ｒ６を介してアースに接続され、定電流源用トラン
ジスタＱ２のベースにバイアス電圧を供給するトランジ
スタＱ４とから構成され、抵抗Ｒ２に生し、同期分離用
トランジスタＱ１で分離された同期信号を比較回路２で
波形整形したのち、出力端子４から出力するものである
。
れ、エミッタが抵抗Ｒ４に接続され、エミッタから同期
分離用トランジスタＱ、のベースに所定のバイアス電圧
を供給するトランジスタＱ３と、コレクタが抵抗Ｒ４に
接続され、コレクタとベースとが接続され、エミッタが
抵抗Ｒ６を介してアースに接続され、定電流源用トラン
ジスタＱ２のベースにバイアス電圧を供給するトランジ
スタＱ４とから構成され、抵抗Ｒ２に生し、同期分離用
トランジスタＱ１で分離された同期信号を比較回路２で
波形整形したのち、出力端子４から出力するものである
。
次に、この同期分離回路の動作について、第４図ｆＡｌ
ｉＢ）を用いて説明する。
ｉＢ）を用いて説明する。
映像信号と同期信号とを含む複合映像信号（第４図（Ａ
））が入力端子１に入力されると、同期分離用トランジ
スタＱ、は、同期信号期間ＴＣでは導通してそのエミッ
タ電流△ＩＥによりコンデンサＣ１を充電する。一方、
映像信号期間ＴＤでは同期分離用トランジスタＱ１はカ
ットオフするため、コンデンサＣ１の電荷は定電流源用
トランジスタＱ２を介して放電される。すなわち、コン
デンサＣ１の充放電は第４図ｆＡ）に点線で示すように
なる。
））が入力端子１に入力されると、同期分離用トランジ
スタＱ、は、同期信号期間ＴＣでは導通してそのエミッ
タ電流△ＩＥによりコンデンサＣ１を充電する。一方、
映像信号期間ＴＤでは同期分離用トランジスタＱ１はカ
ットオフするため、コンデンサＣ１の電荷は定電流源用
トランジスタＱ２を介して放電される。すなわち、コン
デンサＣ１の充放電は第４図ｆＡ）に点線で示すように
なる。
したがって、同期分離用トランジスタＱ１における第４
図（Ａｌに一点鎖線で示す同期信号分離用のスライスレ
ベル■８は、抵抗Ｒ３の抵抗値をＲ１とすると、 ■３＝△ＩＥＸＲＩ となる。ここで、定電流源用抵抗Ｒ３に流れる電流を■
。とじ、コンデンサＣ３への充電電荷量と放電電荷量が
等しいとすると、 △Ｉ Ｅ Ｘ Ｔ ｃ ” Ｉ ｏ ｘ Ｔ 。
図（Ａｌに一点鎖線で示す同期信号分離用のスライスレ
ベル■８は、抵抗Ｒ３の抵抗値をＲ１とすると、 ■３＝△ＩＥＸＲＩ となる。ここで、定電流源用抵抗Ｒ３に流れる電流を■
。とじ、コンデンサＣ３への充電電荷量と放電電荷量が
等しいとすると、 △Ｉ Ｅ Ｘ Ｔ ｃ ” Ｉ ｏ ｘ Ｔ 。
となるため、スライスレベル■８は、（１）式で設定さ
れる。なお、電流■。は、直流電源３の電圧値をＥ。、
抵抗Ｒ３〜Ｒ８の抵抗値をそれぞれＲ３−Ｒ８，定電流
源用トランジスタＱ２およびトランジスタＱ、、Ｑ、の
ベース・エミッタ間電圧を■。とすると、（２）式 ％式％ 映像信号期間Ｔ。では同期分離用トランジスタＱ、はカ
ットオフしているため、抵抗Ｒ２には電流が流れないの
で、同期分離用トランジスタＱ。
れる。なお、電流■。は、直流電源３の電圧値をＥ。、
抵抗Ｒ３〜Ｒ８の抵抗値をそれぞれＲ３−Ｒ８，定電流
源用トランジスタＱ２およびトランジスタＱ、、Ｑ、の
ベース・エミッタ間電圧を■。とすると、（２）式 ％式％ 映像信号期間Ｔ。では同期分離用トランジスタＱ、はカ
ットオフしているため、抵抗Ｒ２には電流が流れないの
で、同期分離用トランジスタＱ。
のコレクタ電圧は第４図ｆＢｌに示すように直流電源３
の電圧値Ｅ。どなる。一方、同期信号期間Ｔｃでは同期
分離用トランジスタＱ１は導通するため、抵抗Ｒ２には
同期分離用トランジスタＱ。
の電圧値Ｅ。どなる。一方、同期信号期間Ｔｃでは同期
分離用トランジスタＱ１は導通するため、抵抗Ｒ２には
同期分離用トランジスタＱ。
のコレクタ電流△Ｉｃｆ＝△Ｉ Ｅ ＋ Ｉ Ｏ）が流
れるので、同期分離用トランジスタＱ、のコレクタ電圧
は抵抗Ｒ２の抵抗値をＲ２とするとＥ。−ΔＩｃＸＲ２
（第４図ｆＢ）参照）となる。したがって、同期分離用
トランジスタＱ１のコレクタには複合映像信号の同期信
号を分離した信号が得られる。該分離された同期信号は
比較回路２のマイナス（−）側の入力端子に入力され、
３つの抵抗Ｒ６〜Ｒ８により得られる電圧値（ＥｏとＥ
。
れるので、同期分離用トランジスタＱ、のコレクタ電圧
は抵抗Ｒ２の抵抗値をＲ２とするとＥ。−ΔＩｃＸＲ２
（第４図ｆＢ）参照）となる。したがって、同期分離用
トランジスタＱ１のコレクタには複合映像信号の同期信
号を分離した信号が得られる。該分離された同期信号は
比較回路２のマイナス（−）側の入力端子に入力され、
３つの抵抗Ｒ６〜Ｒ８により得られる電圧値（ＥｏとＥ
。
−△Ｉ ＸＲ２との間の電圧値）と比較されることによ
り波形整形されたのち、出力端子４から出力される。
り波形整形されたのち、出力端子４から出力される。
［発明が解決しようとする課題］
上述した従来の同期分離回路では、（１）式で示すよう
に設定されるスライスレベルＶｓにより同期信号を分離
するので、たとえばスライスレベルｖｓを第５図（Ａｌ
に示すように同期信号の尖端付近に設定すると、水平
同期信号および垂直同期信号がともに減衰したときには
十分減衰耐量が取れるが、第５図ｆＢｌに示すように垂
直同期信号のみ減衰したときには垂直同期信号が分離さ
れずに水平同期信号のみ分離され、また、第５図ｆｃｌ
に示すようにスライスレベルｖｓを映像信号側に深く設
定しても、第５図（Ｄ）に示すように水平同期信号と垂
直同期信号がともに減衰したときにスライスレベル■８
が深くなりすぎて映像信号を分離してしまい正常な同期
分離が行われなくなるという欠点がある。
に設定されるスライスレベルＶｓにより同期信号を分離
するので、たとえばスライスレベルｖｓを第５図（Ａｌ
に示すように同期信号の尖端付近に設定すると、水平
同期信号および垂直同期信号がともに減衰したときには
十分減衰耐量が取れるが、第５図ｆＢｌに示すように垂
直同期信号のみ減衰したときには垂直同期信号が分離さ
れずに水平同期信号のみ分離され、また、第５図ｆｃｌ
に示すようにスライスレベルｖｓを映像信号側に深く設
定しても、第５図（Ｄ）に示すように水平同期信号と垂
直同期信号がともに減衰したときにスライスレベル■８
が深くなりすぎて映像信号を分離してしまい正常な同期
分離が行われなくなるという欠点がある。
本発明の目的は、水平同期信号および垂直同期信号を分
離するために最適なスライスレベルが設定できる同期分
離回路を提供することにある。
離するために最適なスライスレベルが設定できる同期分
離回路を提供することにある。
本発明の同期分離回路は、コレクタが抵抗を介して定電
流源用トランジスタのエミッタに接続され、エミッタが
アースに接続されており、かつベースに垂直パルス信号
が入力されているトランジスタを有する。
流源用トランジスタのエミッタに接続され、エミッタが
アースに接続されており、かつベースに垂直パルス信号
が入力されているトランジスタを有する。
［作用］
コレクタが抵抗を介して定電流源用トランジスタのエミ
ッタに接続され、エミッタがアースに接続されているト
ランジスタのベースに、垂直パルス信号を入力すること
により、定電流源用トランジスタを流れる電流値を変化
させて、同期分離用トランジスタの同期分離用のスライ
スレベルの設定値を変化させることができるので、第５
図（Ｂ）に示すように垂直同期信号のみが減衰しても、
垂直帰線期間内のスライスレベルを映像信号期間のスラ
イスレベルよりも深くして、水平同期信号および垂直同
期信号をともに分離することができる。
ッタに接続され、エミッタがアースに接続されているト
ランジスタのベースに、垂直パルス信号を入力すること
により、定電流源用トランジスタを流れる電流値を変化
させて、同期分離用トランジスタの同期分離用のスライ
スレベルの設定値を変化させることができるので、第５
図（Ｂ）に示すように垂直同期信号のみが減衰しても、
垂直帰線期間内のスライスレベルを映像信号期間のスラ
イスレベルよりも深くして、水平同期信号および垂直同
期信号をともに分離することができる。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の同期分離回路の一実施例を示す回路図
、第２図は複合映像信号と垂直パルス信号とを示す波形
図である。
、第２図は複合映像信号と垂直パルス信号とを示す波形
図である。
本実施例の同期分離回路が第３図に示した従来の同期分
離回路と異なる点は、垂直パルス信号が入力される垂直
パルス信号入力端子５と、コレクタが抵抗Ｒ９を介して
定電流源用トランジスタＱ２のエミッタに接続され、エ
ミッタがアースに接続されており、かつベースに垂直パ
ルス信号が入力されているトランジスタＱｓを有してい
る点である。
離回路と異なる点は、垂直パルス信号が入力される垂直
パルス信号入力端子５と、コレクタが抵抗Ｒ９を介して
定電流源用トランジスタＱ２のエミッタに接続され、エ
ミッタがアースに接続されており、かつベースに垂直パ
ルス信号が入力されているトランジスタＱｓを有してい
る点である。
次に、本実施例の同期分離回路の動作について、第２図
を用いて説明する。
を用いて説明する。
入力端子１に人力される第２図（Ａ）に示す複合映像信
号が垂直帰線期間以外の映像信号期間のときには、垂直
パルス信号入力端子５に入力される、第２図（Ｂ）に示
す垂直パルス信号はロウレベルとなっているため、トラ
ンジスタＱ５はカットオフしている。したがって、この
とき定電流源用トランジスタＱ２に流れる電流の値は、
定電流源用抵抗Ｒ３を流れる電流Ｉ。どなる。なお、こ
の電流Ｉ。は、従来例と同様に（２）式で表わされる。
号が垂直帰線期間以外の映像信号期間のときには、垂直
パルス信号入力端子５に入力される、第２図（Ｂ）に示
す垂直パルス信号はロウレベルとなっているため、トラ
ンジスタＱ５はカットオフしている。したがって、この
とき定電流源用トランジスタＱ２に流れる電流の値は、
定電流源用抵抗Ｒ３を流れる電流Ｉ。どなる。なお、こ
の電流Ｉ。は、従来例と同様に（２）式で表わされる。
また、同期分離用トランジスタＱ＋における第２図（Ａ
）に−点鎖線で示す同期信号分離用のスライスレベルｖ
ｓも、従来例と同様に（１）式で設定される。
）に−点鎖線で示す同期信号分離用のスライスレベルｖ
ｓも、従来例と同様に（１）式で設定される。
方、入力端子ｌに人力される複合映像信号か垂直帰線期
間のときには、垂直パルス信号入力端子５に入力される
垂直パルス信号はハイレベルとなるため、トランジスタ
Ｑ５は導通する。したがって、このとき定電流源用トラ
ンジスタＱ２に流れる電流Ｉｏ°は、トランジスタＱ５
の飽和電圧を無視し、抵抗Ｒ９の抵抗値をＲ９とすると
、（３）式 て表わされるため、同期分離用トランジスタＱ１の同期
分離用のスライスレベルｖｓ°は、（４）式となり、映
像信号期間のときのスライスレベル■５よりも大きくな
る。
間のときには、垂直パルス信号入力端子５に入力される
垂直パルス信号はハイレベルとなるため、トランジスタ
Ｑ５は導通する。したがって、このとき定電流源用トラ
ンジスタＱ２に流れる電流Ｉｏ°は、トランジスタＱ５
の飽和電圧を無視し、抵抗Ｒ９の抵抗値をＲ９とすると
、（３）式 て表わされるため、同期分離用トランジスタＱ１の同期
分離用のスライスレベルｖｓ°は、（４）式となり、映
像信号期間のときのスライスレベル■５よりも大きくな
る。
その結果、本実施例の同期分離回路ては、第２図（Ａ）
に示すように垂直帰線期間のスライスレベル■５″を映
像信号期間のスライスレベルＶＳよりも深くすることか
できるため、第５図（Ｂ）に示したように垂直同期信号
のみが減衰したときでも、水平同期信号および垂直同期
信号をともに分離することができる。
に示すように垂直帰線期間のスライスレベル■５″を映
像信号期間のスライスレベルＶＳよりも深くすることか
できるため、第５図（Ｂ）に示したように垂直同期信号
のみが減衰したときでも、水平同期信号および垂直同期
信号をともに分離することができる。
なお、垂直パルス信号入力端子５に入力される垂直パル
ス信号は、垂直偏向信号処理においてカウントダウン方
式により水平パルス信号を分周して発生させたものを用
いればよい。
ス信号は、垂直偏向信号処理においてカウントダウン方
式により水平パルス信号を分周して発生させたものを用
いればよい。
以上説明した実施例においては、垂直帰線期間のスライ
スレベル■ｓ°を映像信号期間のスライスレベル■８よ
りも深くしたが、第２図（Ｂ）に示す垂直パルス信号の
逆性を反転させて、垂直帰線期間における定電流源用ト
ランジスタＱ２に流れる電流値を映像信号期間における
電流値よりも大きくすることにより、垂直帰線期間のス
ライスレベルｖ３°を映像信号期間のスライスレベル■
５よりも浅くしてもよい。この場合には、第５図（Ｂ）
で示した場合と逆に、水平同期信号のみが減衰したとき
に、水平同期信号および垂直同期信号をともに分離する
ことができる。
スレベル■ｓ°を映像信号期間のスライスレベル■８よ
りも深くしたが、第２図（Ｂ）に示す垂直パルス信号の
逆性を反転させて、垂直帰線期間における定電流源用ト
ランジスタＱ２に流れる電流値を映像信号期間における
電流値よりも大きくすることにより、垂直帰線期間のス
ライスレベルｖ３°を映像信号期間のスライスレベル■
５よりも浅くしてもよい。この場合には、第５図（Ｂ）
で示した場合と逆に、水平同期信号のみが減衰したとき
に、水平同期信号および垂直同期信号をともに分離する
ことができる。
また、第１図に示した波形整形用の比較回路２は必ずし
も必要ではなく、同期分離用トランジスタＱ１のコレク
タ電圧をそのまま出力端子４から出力してもよい。
も必要ではなく、同期分離用トランジスタＱ１のコレク
タ電圧をそのまま出力端子４から出力してもよい。
（発明の効果〕
以上説明したように本発明は、コレクタが抵抗を介して
定電流源用トランジスタのエミッタに接続され、エミッ
タがアースに接続されており、かつベースに垂直パルス
信号が人力されているトランジスタを有することにより
、同期分離用トランジスタの同期分離用のスライスレベ
ルを設定する定電流源用トランジスタを流れる電流値を
垂直パルス信号で変化させることができるので、水平同
期信号および垂直同期信号を分離するために最適なスラ
イスレベルが設定できるという効果がある。
定電流源用トランジスタのエミッタに接続され、エミッ
タがアースに接続されており、かつベースに垂直パルス
信号が人力されているトランジスタを有することにより
、同期分離用トランジスタの同期分離用のスライスレベ
ルを設定する定電流源用トランジスタを流れる電流値を
垂直パルス信号で変化させることができるので、水平同
期信号および垂直同期信号を分離するために最適なスラ
イスレベルが設定できるという効果がある。
第１図は本発明の同期分離回路の一実施例を示す回路図
、第２図は複合映像信号と垂直パルス信号とを示す波形
図、第３図は従来の同期分離回路の一例を示す回路図、
第４図（Ａ） 、 （Ｂ）は複合映像信号と同期分離用
トランジスタＱ１のコレクタ電圧とを示す波形図、第５
図（Ａ）〜（Ｄ）は第３図の同期分離回路の問題点を証
明するための波形図である。 １・・・入力端子、 ２−比較回路、３・・・直流
電源、 ４−出力端子、５・・・垂直パルス信号
入力端子、 Ｑ＋””同期分離用トランジスタ、 Ｑ２”一定電流源用トランジスタ、 Ｑ３〜Ｑｓ−）ランジスタ、 Ｒ，、Ｒ２、Ｒ４〜Ｒ，−・・抵抗、 Ｒ３−・・定電流源用抵抗、 Ｃ，−・・コンデンサ、 ΔＩＥ、ΔＩｃ、 Ｉｏ ””電流、Ｖｓ−・・スラ
イスレベル。
、第２図は複合映像信号と垂直パルス信号とを示す波形
図、第３図は従来の同期分離回路の一例を示す回路図、
第４図（Ａ） 、 （Ｂ）は複合映像信号と同期分離用
トランジスタＱ１のコレクタ電圧とを示す波形図、第５
図（Ａ）〜（Ｄ）は第３図の同期分離回路の問題点を証
明するための波形図である。 １・・・入力端子、 ２−比較回路、３・・・直流
電源、 ４−出力端子、５・・・垂直パルス信号
入力端子、 Ｑ＋””同期分離用トランジスタ、 Ｑ２”一定電流源用トランジスタ、 Ｑ３〜Ｑｓ−）ランジスタ、 Ｒ，、Ｒ２、Ｒ４〜Ｒ，−・・抵抗、 Ｒ３−・・定電流源用抵抗、 Ｃ，−・・コンデンサ、 ΔＩＥ、ΔＩｃ、 Ｉｏ ””電流、Ｖｓ−・・スラ
イスレベル。
Claims (1)
- 【特許請求の範囲】 １、複合映像信号が入力される入力端子と、ベースに所
定のバイアス電圧が入力されている同期分離用トランジ
スタと、該同期分離用トランジスタと前記入力端子との
間に互いに直列に接続されている抵抗およびコンデンサ
と、前記同期分離用トランジスタのエミッタにコレクタ
が接続されている定電流源用トランジスタと、該定電流
源用トランジスタのエミッタとアースとの間に接続され
ている定電流源用抵抗とを有する同期分離回路において
、 コレクタが抵抗を介して前記定電流源用トランジスタの
エミッタに接続され、エミッタがアースに接続されてお
り、かつベースに垂直パルス信号が入力されているトラ
ンジスタを有することを特徴とする同期分離回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15685490A JPH0447863A (ja) | 1990-06-15 | 1990-06-15 | 同期分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15685490A JPH0447863A (ja) | 1990-06-15 | 1990-06-15 | 同期分離回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0447863A true JPH0447863A (ja) | 1992-02-18 |
Family
ID=15636833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15685490A Pending JPH0447863A (ja) | 1990-06-15 | 1990-06-15 | 同期分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0447863A (ja) |
-
1990
- 1990-06-15 JP JP15685490A patent/JPH0447863A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4368409A (en) | Switching regulator power supply device combined with the horizontal deflection circuit of a television receiver which it supplies | |
| JPH0447863A (ja) | 同期分離回路 | |
| US4051518A (en) | Burst gate pulse generator | |
| US7423694B2 (en) | Self-calibrating timing circuits for use in a sync separator | |
| CA1099402A (en) | Retrace blanking pulse generator with delayed transition | |
| US6008864A (en) | Composite video signal backporch soft-clamp system using servo loop | |
| JPS6036923Y2 (ja) | 水平発振回路 | |
| KR100490015B1 (ko) | 편향신호펄스정형회로 | |
| JPS6233435Y2 (ja) | ||
| KR900003644Y1 (ko) | 테레비젼의 수평 발진회로 | |
| JPH0134455Y2 (ja) | ||
| JPH0746068Y2 (ja) | パルス幅変調方式電源の周波数同期回路 | |
| JP3019315B2 (ja) | Ａｆｃロック判別回路 | |
| JPH0344375U (ja) | ||
| JP2772136B2 (ja) | ビデオ信号増幅回路 | |
| JPH042529Y2 (ja) | ||
| US4126815A (en) | Delayed kinescope blanking pulse generator | |
| KR0136781B1 (ko) | 수직펄스발생기 | |
| JPS645419Y2 (ja) | ||
| JPH0741256Y2 (ja) | 水平シェーデイング補正回路 | |
| JP2946582B2 (ja) | 同期信号分離回路 | |
| JPS581006Y2 (ja) | 同期回路 | |
| JPS5830281A (ja) | 水平ａｆｃ回路 | |
| JPH04323968A (ja) | ビデオ信号増幅回路 | |
| JPS5936061Y2 (ja) | 同期分離回路 |