JPH0448624A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ バイポーラ・トランジスタ、ＭＯＳトランジスタなどの
半導体装置の製造方法に関し、シリコンなどの半導体基
板上にエツチング特性が該半導体と類似したポリシリコ
ンなどの導電物質の皮膜を形成し、該導電物質の皮膜を
除去して半導体基板を選択的に開口する工程を有する半
導体装置の製造方法において、導電物質のエツチングを
適正に制御し安定したトランジスタ特性をもつ半導体装
置を提供することを目的とし、選択的に開口された半導
体基板上に絶縁膜を形成する絶縁膜形成工程、該絶縁膜
上に導電膜を形成する導電膜形成工程、前記絶縁膜をエ
ツチングストッパとして該導電膜を選択的に加工するこ
とによって、前記開口内に窓を形成する加工工程、この
加工工程後、前記導電膜下部の前記絶縁膜を熱処理によ
り消失させる熱処理工程より構成する。

Ｃ産業上の利用分野コ 本発明は、バイポーラ・トランジスタ、ＭＯＳトランジ
スタなどの半導体装置の製造方法に関するものであり、
さらに詳しく述べるならば浅い接合あるいは微細な電極
構造を有する半導体装置の製造方法に関するものである
。

近年のＬＦ、Ｉに対する高速化および高集積化のに関す
る性能向上要求はますます厳しく、それらの高性能化を
実現するために特に浅い接合および微細電極を形成する
微細加工技術の確立が要求されている。

［従来の技術］ 以下、バイポーラ・トランジスタを例にとって従来技術
を説明する。

近年バイポーラ・トランジスタではポリシリコンのベー
ス引出電極を有する構造が多用されている。その代表的
なダブルポリシリコン構造を第７図に示す。図中、１は
シリコン基板、２はシリコン基板１を選択的に開口する
アイソレーション絶縁物、３はベース、３ａは外部ベー
ス、３ｂは内部ベース、４はエミッタ、５はポリシリコ
ンからなるベース引出電極、６はシリコン基板１上の絶
縁膜、７は絶縁膜６の窓に堆積されたポリシリコンから
なるエミッタ電極である。

第７図の構造を製造するためには、シリコン基板１上に
ポリシリコン５を堆積し、その後エミッタ部のポリシリ
コン５を基板ｌまで選択的にエツチングする工程が行わ
れる。

［発明が解決しようとする課題］ しかしこの工程でポリシリコン５と基板１のシングルシ
リコンはエツチング特性は近いために、選択比を高く取
ることが困難である。このために、オーバーエッチにな
ると第８図に示すようにポリシリコン５が除去された段
階でシリコン基板１が溝状に削り取られ、厚みが通常約
２０００人の外部ベース３ａと内部ベース３ｂが接続不
良が起こることがあった。また、エミッタ４の拡散がシ
リコン基板１に深く入り、ベースを浅（した場合は第９
図に示すように３０の位置でベースを突き抜けてコレク
タ・エミッタ間リークが起こることがあった。逆にアン
ダエッチになると、第１０図に示すように電極窓内にポ
リシリコン５′が薄く残り、ベース引出電極５がエミッ
タ４と接続するエミッタ・ベース間リークが起こること
があった。

特に、電極構造が微細になりまた接合が浅くなると、オ
ーバエッチかあるいはアンダエッチが起こり易くなり、
トランジスタの特性が安定せず、製造上の問題になって
いた。

本発明は以上の点を鑑み、シリコンなどの半導体基板上
にエツチング特性が該半導体と類似したポリシリコンな
どの導電物質の皮膜を形成し、該導電物質の皮膜を除去
して半導体基板を選択的に開口する工程を有する半導体
装置の製造方法において、導電物質のエツチングを適正
に制御し安定したトランジスタ特性をもつ半導体装置を
提供することを目的とする。

（課題を解決するための手段） 上記問題点は、導電物質と半導体基板の間に、エツチン
グ時にはエツチングのストッパとなり、エツチング終了
後には熱処理により除去可能な薄膜を挟むことにより解
決される。

すなわち、本発明の第１は、選択的に開口された半導体
基板上に絶縁膜を形成する絶縁膜形成工程、該絶縁膜上
に導電膜を形成する導電膜形成工程、前記絶縁膜をエツ
チングストッパとして該導電膜を選択的に加工すること
によって、前記開口内に窓を形成する加工工程、この加
工工程後、前記導電膜下部の前記絶縁膜を熱処理により
消失させる熱処理工程を有することを特徴とする。

本発明の第２は、窓形成工程全体でエツチングストッパ
を作用させる方法であり、加工工程において導電膜が完
全に除去され窓が形成された時点で絶縁膜が窓内に残存
しており、その後この残存導電膜を除去することを特徴
とする。

本発明の第３窓形成工程の最終期ではエツチングストッ
パを作用させない方法であり、加工工程において導電膜
が完全に除去された時点で前記絶縁膜が窓内にて除去さ
れ、さらに半導体基板を窓内において１０００Å以下除
去することを特徴とする。

本発明の第４は、前記絶縁膜を半導体基板の一部では残
存させて素子として使用し、他の一部ではエツチングス
トッパとして使用した後は消失させる方法に関し、その
特徴とするところは、前記絶縁膜を膜厚および膜種の少
なくとも一方が異なる複数の膜として同一の半導体基板
の異なる場所に形成し、該複数の膜の一部のみを前記熱
処理により消失させるところにある。

以下、先ず本発明の第１から第３につき説明する。

以下、シリコンが半導体基板を構成し、ポリシリコンが
導電膜を構成する具体例につき主としてを説明を行う。

第１図は本発明の詳細な説明する図面であり、アイソレ
ーション絶縁物２がシリコン基板１を選択的に開口して
おり、その開口部に絶縁膜８を形成し、その後、ポリシ
リコン５および絶縁膜６をシリコン基板の全面に形成し
、続いて絶縁膜６をパターンニングし、このパターンを
マスクとしてポリシリコン５を選択的に加工しアイソレ
ーション絶縁物２の開口の内側に窓を形成することを示
している。この加工工程において絶縁膜８をエツチング
ストッパとして使用する。絶縁膜８は酸化物、窒化物な
どより構成され、ポリシリコン５に対してエツチングの
選択比が高いために、ポリシリコン５のエツチング制御
性が高められる。すなわち、窓内に露出されている絶縁
膜８ａが、シリコン基板１がオーバエッチされることを
阻止する。このようなポリシリコンの選択的加工の後に
熱処理を行って、ポリシリコン５の下部の絶縁膜８ｂを
消失させる。絶縁膜８ｂがたとえば数十人のＳ　ｉ　０
２であると１０００〜１２００℃の温度で短時間の熱処
理を行うことにより絶縁膜８ｂは消滅する。

ポリシリコン５はＣＶＤ、スパッタいずれの製法でも構
わず、更にアモルファスシリコンを使用しても本発明を
実施することはできる。また、高融点メタル、高融点メ
タルシリサイドなどの導電性材料も同様にポリシリコン
５に代えて使用することができる。

絶縁膜８はエツチングストッパとして作用する最低膜厚
以上の膜厚を有し、また熱処理により消失させることが
できる最大膜厚以下の膜厚を有しなければならない。こ
の膜厚は膜の形成方法（スパッタ、ＣＶＤなと）、エツ
チングの選択比、オーバーエッチの程度などにより定め
られる。

エツチングの選択比は１（ＳｉＯｇのエツチングレート
）＋１ＯＯＯ（ポリシリコンのエツチングレート）以下
であってよいが、現実的にはｌ：２０〜１：１００程度
が好ましい。例えば選択比が１：５０の場合３０００人
のポリシリコン５を完全にエツチングし、更に１０００
人のオーバーエッチを行う場合、Ｓ　ｉ　Ｏ２のエツチ
ング翫は１゜００Ｘ　（１１５０）　＝２０人となる。

一方酸系の薬品処理で作成したＳｉＯ□膜は数十Å以下
であれば１゜ＯＯ〜１２００℃の短時間熱処理で消失さ
せることができる。したがって、２０人のＳｉ０ｇ膜を
エツチングストッパとして使用すると、ポリシリコンに
窓が形成された時点で５ｉＯ７が窓内がら除去され、か
つシリコン基板のエツチング量はゼロとすることができ
る。しかし実際にはシリコン基板のエツチング量をゼロ
にすることは難しいがら、本発明の第２を具体化してシ
リコン基板を保護するためにＳｉＯ□膜を例えば４０〜
５ｏ人とする。そうすると窓形成後残存する数人のＳｉ
Ｏ２膜によりシリコン基板を保護することができる。こ
のＳ　ｉ　Ｏｚ膜を除去することが必要になるが、ポリ
シリコン膜に窓は既に形成されてぃるから、シリコンと
５ｆＯａのエツチング選択比を考慮して５ｉｎｓのエツ
チングを行う、なお、シリコンに対するＳｉＯ□のエツ
チング選択比が高いエツチング剤はＨＦなと多数あるの
で、シリコン基板のオーバーエッチを招かずに残存Ｓｉ
Ｏ□を除去することができる。上記説例において、本発
明の第３を具体化してＳｉｎｇの膜厚を３０人とすると
、合計で４０００人のポリシリコンエツチング工程の末
期にシリコン基板が１０００人程度エフチングされる。

１０００Å以下の浅いオーバエッチであればシリコン基
板表面の欠陥を除去することができ、第９図を参照とし
て説明したオーバエッチの欠点は現れない。

熱処理時間は接合を浅くするためにできるだけ短時間熱
処理であることが望ましい。熱処理時間としては１０秒
以上１分以下、特に３０秒以下が好ましい。また、１０
００〜１２００℃で５秒以下の極短時間熱処理を行いＳ
ｉＯ□膜を破壊し、その後例えば８５０℃で３０分の拡
散熱処理行って、破壊膜面から酸素の拡散を行ってもよ
い。なおＳｉＯｘを消失させるための補助的手段として
水素などを還元性物質を用いることも有効である。

続いて本発明の第２を第３図および第４図を参照として
説明する。第３図および第４図で第１図と同じ参照符号
は同じ意味である。したがって、第２図の左半分の８８
はエツチングストッパとしてポリシリコン５ａの加工中
には機能するＳ　ｉ　Ｏ２膜を、また８ｂは加工後（第
３図参照）には熱処理により消失するＳｉＯ□膜を意味
する。一方、８ｃは８ａ、８ｂと同一材質の５ｉｎ２膜
ではあるが、熱処理により消失する以上の厚みとしでい
るので、ポリシリコン５の加工後および熱処理後にも残
存している（第３図参照）。熱処理後にポリシリコン５
の表面を酸化し、Ｓｉｎｇ膜１０ａ、ｂ、ｃとした後に
かかる５ｔＯａ膜をマスクとして露出部の５ｉｎ２膜８
ｄ、８ｅを除去する。このように加工すると、窓１２は
エミツタ窓とし、５ｉＯ＝膜８ｄ、８ｅの除去部はソー
ス・ドレイン電極窓とすることによりバイポーラ・ＭＯ
８混載素子を製造することができる。

［作用］ 本請求項１記載の方法においては、シリコン基板とポリ
シリコン層の間にシリコンに対してエツチング選択比が
高い物質の薄膜を挟むので、ポリシリコンのエツチング
の制御性が向上し、またエツチング後の熱処理により上
記の薄膜を除去することができるのでシリコン基板とポ
リシリコンの間のコンタクトにも悪影響を与えない。さ
らに、シリコン基板の開口部全体にエツチングストッパ
となる絶縁膜を作るので該絶縁膜を形成するための位置
合わせが不必要となり、位置合わせのための余裕を取る
ための素子サイズ増大が避けられる。

請求項２〜４記載の方法は請求項１の上記作用を具体的
プロセスやデバイスに適合するように構成を工夫したも
のであって、請求項２記載の方法はシリコン基板のオー
バエツチングの防止に、請求項３記載の方法はシリコン
基板表面の欠陥除去に、請求項４記載の方法は異種デバ
イスの製造に、それぞれ有効である。同様に請求項５記
載の方法は絶縁膜消失のための熱処理工程において外部
ベースの拡散を済ませるように工夫した方法であり、工
程の短縮を図ることができる。

以下、ポリシリコンをベース引出電極とする自己整合型
バイポーラトランジスタの製造方法によりさらに詳しく
本発明を説明する。

［実施例］ 通常工程によりフィールド酸化膜２（第４図）を作り、
フィールド酸化膜２で分離されたシリコン基板１の活性
領域に数１０〜５０人程度のエフＯａ膜８を形成する。

その後Ｂドープポリシリコン５を例えば３０００人にＣ
ＶＤにより堆積し、さらにＳｉＯ□膜６を例えば５００
０人にＣＶＤで堆積する。

このＳｉＯ□膜６を内部ベース領域でエツチングにより
除去し、残存する５ｉＯａ膜６をマスクにしてポリシリ
コン５を例えばＨＢｒ系エツチングガスにより除去する
。このエツチングガスの選択比は約１（ＳｉＯ□）：５
０（ポリシリコン）であり、Ｓ　ｉ　Ｏ２膜８はポリシ
リコン５の除去中残存してエツチングストッパとして作
用し、エツチング完了時点での残存ＳｉＯ□膜は、ＨＦ
系薬品を用いて除去する。

続いて第５図に示すように、熱酸化により２００人程エ
フＳ　ｉ　Ｏｘ膜９を窓内に形成した。

その後、Ｓｔｏｗ膜９を貫いてイオン注入を行い内部ベ
ース４（第６図参照）形成用の不純物を注入した。次に
、１０００〜１２００℃で１分以下の高温短時間熱処理
を行い、ポリシリコン５から外部ベース３ａを拡散させ
ると同時に、ポリシリコン５の下部のＳ　ｉ　Ｏ２膜８
ｂをボールアップ（消失）させた。さらに、エミッタ電
極となるポリシリコン層７をＣＶＤにより形成した。

［発明の効果］ 以上説明したように、本発明によればコンタクト窓形成
部におけるエツチングの制御性が向上し、デバイスの特
性安定化および歩留まり向上に寄与することができる。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は膜厚を異にする絶縁膜を使用する本発明方法の
説明図、 第３図はエツチングストッパ除去後の構造を示す図、 第４図は、エツチングストッパとなる Ｓｉｎ、、ポリシリコンおよび眉間絶縁膜となるＳｉｎ
、を積層した構造を示す図、 第５図は、第４図の構造に窓開きをした構造を示す図、 第６図は、バイポーラトランジスタの要部を示す図、 第７図は、従来のダブルポリシリコンバイポーラトラン
ジスタの要部を示す図、 第８図は、従来のダブルポリシリコンバイポーラトラン
ジスタの製法においてオーバエッチが起こることの説明
図、 第９図は、従来のダブルポリシリコンバイポーラトラン
ジスタの製法においてコレクタ・エミッタ間リークが起
こることの説明図、 第１０図は、従来のダブルボリシリコンノくイボーラト
ランジスタの製法においてエミッタ・ベース間リークが
起こることの説明図である。 １−シリコン基板、２−アイソレーション絶縁物、３−
ベース、３ａ−外部ベース、３ｂ−内部ベース、４−エ
ミッタ、５はポリシリコンからなるベース引出電極、６
−絶縁膜、７−エミッタ電極、８−エツチングストッパ
となる絶縁膜ハ　月９　千才１ 第４ＰＡ 詰に工程 第５図 ／口重°一つ１一つ、、／、／スタカ要暑第６図 ′４疋米の夕゛プルポリＳ１オ角１菫 第７図 オー昌′□エッ士 第８図 コ１．／／７り・エミ、７タ間り 第９図 ク エミ・・７タ　ヘパ−人間り 第１０図 り

Claims (1)

1. 【特許請求の範囲】 １、選択的に開口された半導体基板上に絶縁膜を形成す
   る絶縁膜形成工程、該絶縁膜上に導電膜を形成する導電
   膜形成工程、前記絶縁膜をエッチングストッパとして該
   導電膜を選択的に加工することによって、前記開口内に
   窓を形成する加工工程、この加工工程後、前記導電膜下
   部の前記絶縁膜を熱処理により消失させる熱処理工程を
   有することを特徴とする半導体装置の製造方法。 ２、前記加工工程において前記導電膜が完全に除去され
   前記窓が形成された時点で前記絶縁膜が前記窓内に残存
   しており、その後この残存導電膜を除去することを特徴
   とする請求項１記載の半導体装置の製造方法。 ３、前記加工工程において前記導電膜が完全に除去され
   た時点で前記絶縁膜が前記窓内にて除去され、さらに前
   記半導体基板を前記窓内において１０００Å以下除去す
   るエッチング工程を有することを特徴とする請求項１記
   載の半導体装置の製造方法。 ４、前記絶縁膜を膜厚および膜種の少なくとも一方が異
   なる複数の膜として同一の半導体基板の異なる場所に形
   成し、該複数の膜の一部のみを前記熱処理により消失さ
   せることを特徴とする請求項１から３までのいずれか１
   項記載の半導体装置の製造方法。 ５、前記熱処理工程においてバイポーラトランジスタの
   外部ベースの拡散を行うことを特徴とする請求項１から
   ４までのいずれか１項記載の半導体装置の製造方法。