JPH0449080B2 - - Google Patents
Info
- Publication number
- JPH0449080B2 JPH0449080B2 JP1195864A JP19586489A JPH0449080B2 JP H0449080 B2 JPH0449080 B2 JP H0449080B2 JP 1195864 A JP1195864 A JP 1195864A JP 19586489 A JP19586489 A JP 19586489A JP H0449080 B2 JPH0449080 B2 JP H0449080B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- data
- time
- data bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electric Clocks (AREA)
Description
本発明は時間を計時する計時装置に関するもの
である。本発明の目的は計時情報を外部と自由に
入出力し外部機器のマイクロコンピユータ（以下
マイコン）と組み合わせて時計、ストツプウオツ
チ、タイマー、アラームといつた一連の計時機能
を可能にし、しかも計時装置により作られる信号
を有効にマイコンや報知手段に利用することによ
り、マイコンの負担を軽くして周辺機器を減らす
ものである。 本発明の他の目的は計時情報以外にも計時情報
と同様にマイコンとデータを入出力し多機能化を
進めるものである。さらに本発明の目的は計時装
置をＣ−MOS等の低パワー素子により１チツプ
で集積回路化し、マイコンのメインパワーが切ら
れても長時間計時が続行されることにある。 プログラムストア方式では仕様変更、多機能処
理を可能とするマイコンの普及は急速に拡大して
いる。しかしマイコンで計時機能をおこなわせる
事はタイマー演算方式となり、その間計時機能以
外の演算が全くできないため多機能にするために
は不可能な方式といえる。その他の演算方式とし
て定期的で正確なクロツクを割り込み入力し、そ
の都度計時処理をさせる事は可能である。ところ
がこの方式では常に一定のデユーテイで計時処理
としてCRUが占有されてしまう事、リアルタイ
ム処理中に計時の割り込みがかかりリアルタイム
の制御動作等が不正確となる。更に大きな欠点は
消費電力の大きいマイコンはメインスイツチのオ
ン、オフがあつたり、移動時のオン、オフも考え
られ、この間時刻情報が揮発してしまう事であ
る。そのため計時機能の電子回路は小容量の電池
でも長期間動作する低パワー化、低電圧化が望ま
れる。 その他要求される事はマイコンとの情報の入出
力の簡易化である。システムバス等を通じ簡単に
１／Ｏやメモリと同様にアクセスできる事であ
る。 以下図面により本発明を説明する。 第１図は本発明の実施例のブロツク図である。 １は4.0MHzの水晶振動子、２は発振回路、３
は分周回路、４〜７はカウンタ、８は書き込みデ
ータバス用ラツチ回路、９は選択データバス用ラ
ツチ回路、１０はアドレス情報とデータ情報を切
換える切換回路。１１は切換回路１０、ラツチ回
路８，９を制御する制御回路、１２は読み出しデ
ータバス、１３は書き込みデータバス、１４は選
択データバス、１５は外部機器（マイコン）とデ
ータ送受をおこなうアドレス・データバス、１６
は外部機器から制御回路１１に送られる制御回路
コントロール信号、１７はブザー駆動制御回路、
１８はブザー駆動回路、１９はインターラブト信
号発生回路である。カウンタ５と６の間はカウン
タが省略されおり、各カウンタはBCD4ビツト構
成である。時及び月の桁は１〜12の12進となつて
いる。カウンタ４〜６、ブザー駆動制御回路１７
及びインターラブト信号発生回路１９は選択デー
タバス１４（SB0〜SB3）を用いる。各々番地が
割り当てられておりそれを第１表に示す。
である。本発明の目的は計時情報を外部と自由に
入出力し外部機器のマイクロコンピユータ（以下
マイコン）と組み合わせて時計、ストツプウオツ
チ、タイマー、アラームといつた一連の計時機能
を可能にし、しかも計時装置により作られる信号
を有効にマイコンや報知手段に利用することによ
り、マイコンの負担を軽くして周辺機器を減らす
ものである。 本発明の他の目的は計時情報以外にも計時情報
と同様にマイコンとデータを入出力し多機能化を
進めるものである。さらに本発明の目的は計時装
置をＣ−MOS等の低パワー素子により１チツプ
で集積回路化し、マイコンのメインパワーが切ら
れても長時間計時が続行されることにある。 プログラムストア方式では仕様変更、多機能処
理を可能とするマイコンの普及は急速に拡大して
いる。しかしマイコンで計時機能をおこなわせる
事はタイマー演算方式となり、その間計時機能以
外の演算が全くできないため多機能にするために
は不可能な方式といえる。その他の演算方式とし
て定期的で正確なクロツクを割り込み入力し、そ
の都度計時処理をさせる事は可能である。ところ
がこの方式では常に一定のデユーテイで計時処理
としてCRUが占有されてしまう事、リアルタイ
ム処理中に計時の割り込みがかかりリアルタイム
の制御動作等が不正確となる。更に大きな欠点は
消費電力の大きいマイコンはメインスイツチのオ
ン、オフがあつたり、移動時のオン、オフも考え
られ、この間時刻情報が揮発してしまう事であ
る。そのため計時機能の電子回路は小容量の電池
でも長期間動作する低パワー化、低電圧化が望ま
れる。 その他要求される事はマイコンとの情報の入出
力の簡易化である。システムバス等を通じ簡単に
１／Ｏやメモリと同様にアクセスできる事であ
る。 以下図面により本発明を説明する。 第１図は本発明の実施例のブロツク図である。 １は4.0MHzの水晶振動子、２は発振回路、３
は分周回路、４〜７はカウンタ、８は書き込みデ
ータバス用ラツチ回路、９は選択データバス用ラ
ツチ回路、１０はアドレス情報とデータ情報を切
換える切換回路。１１は切換回路１０、ラツチ回
路８，９を制御する制御回路、１２は読み出しデ
ータバス、１３は書き込みデータバス、１４は選
択データバス、１５は外部機器（マイコン）とデ
ータ送受をおこなうアドレス・データバス、１６
は外部機器から制御回路１１に送られる制御回路
コントロール信号、１７はブザー駆動制御回路、
１８はブザー駆動回路、１９はインターラブト信
号発生回路である。カウンタ５と６の間はカウン
タが省略されおり、各カウンタはBCD4ビツト構
成である。時及び月の桁は１〜12の12進となつて
いる。カウンタ４〜６、ブザー駆動制御回路１７
及びインターラブト信号発生回路１９は選択デー
タバス１４（SB0〜SB3）を用いる。各々番地が
割り当てられておりそれを第１表に示す。
【表】
【表】
カウンタ４〜６、ブザー駆動制御回路１７、イ
ンターラブト信号発生回路１９は選択データバス
から送られてくるデータをデコードするデコーダ
が内蔵されており、２つ以上の桁が同時に選択さ
れる事はない。アドレス・データバス１５は桁の
アドレス、時刻データ、インターラブトデータ及
びブザーデータの共通入出力として切換回路１０
で読み出しデータバス１２、書き込みデータバス
１３及び選択データバス１４へ選択的に導びく。
アドレス情報とデータ情報が共通バスで入出力さ
れることによりピン数が減り、コスト上非常に有
利になる。ラツチ回路８は書き込みデータを保持
して書き込みデータバス１３に出力する。ラツチ
回路９はアドレスデータを保持して選択データバ
ス１４に出力する。制御回路１１は第５図に示す
ように、チツプセレクトCS、リード信号RD、ラ
イト信号WR、アドレス情報とデータ情報の切換
制御信号Ｓ／Ｄが入出される。切換制御信号Ｓ／
Ｄがハイレベルでアドレス、ローレベルでデータ
の選択になるように構成されている。 ブザー駆動制御回路１７及びインターラブト信
号発生回路１９は外部機器により出力信号を変更
することができ、この２つの回路が信号合成手段
となる。分周回路３から出力される2MHz信号は
外部機器のクロツク信号として利用される。 第２図は第１図のカウンタ５を示したものであ
り1/10秒桁の回路図である。BCD10進コード
0000〜1010はＤ型FF２４〜２７で構成されゲ−
ト３３でコード1010をマスタのみのFF３２にラ
ツチして、ゲート３５，３４でFF２４〜２７を
リセツトしてコード0000に戻す。この時ゲート３
６〜３９で構成されたセツト優先セツトリセツト
FFをセツトして上位桁に桁上げをおこなう。 カウンタを修正する時にはアドレス情報を修正
する桁に選ぶ。この場合1/10秒桁（コード0001）
をアドレス・データバスにより送る。同時に切換
制御信号Ｓ／Ｄ、チツプセレクト信号CS，ライ
ト信号WRをハイレベルとする。よつてラツチ信
号LAがハイレベルとなりラツチ回路９は0001を
保持する。この動作によりゲート４２が開き、出
力バツフア２８〜３１をオンさせ読み出しデータ
バス（RB0〜RB3）によりカウンタの内容（時刻
データ）が切換回路１０に送られる。よつて次に
リード信号RD、チツプセレクト信号CSをハイレ
ベルにすればアドレス・データバス１５より外部
に時刻データを呼び出すことができる。カウンタ
を修正する時にはさらにアドレスデータバス１５
より修正データ（例えば0010）を送り、切換制御
信号Ｓ／Ｄをローレベル、チツプセレクト信号
CS、ライト信号WRをハイレベルにすると信号
W1がハイレベルとなりデータをラツチ回路８に
保持する。そしてゲート４０，３４が開きFF２
４〜２７をリセツトする。リセツトが終了すると
信号W2がハイレベルとなり書き込みデータバス
からのセツト信号（0010）をゲート２０〜２３に
よりFF２４〜２７にセツトする。よつて1/10秒
桁の内容は２（0010）となる。 以上の様にカウンタの修正および読み出しが外
部から簡単にしかも早く行なうことができる。 第３図は第１図のインターラブト信号発生回路
１９の回路図である。インターラブト（以下
INT）桁のアドレス（1101）がアドレス・デー
タバス１５より送られ、同時に制御回路１１に制
御回路コントロール信号（Ｓ／Ｄ、CS、WR）
が送られラツチ回路に保持されることによりゲー
ト４９が開く。次にアドレス・データバス１５に
より、INT信号選択データが送られると同時に
制御回路１１に制御回路コントロール信号（Ｓ／
Ｄ、CS、WR）が送られラツチ回路８にデータ
が保持される。ラツチ回路８に保持されたデータ
は書き込みデータバス１３（WB0〜WB3）によ
りラツチ回路４３に送られる。次に信号W2が発
生してゲート４８より作られるラツチ信号により
ラツチ回路４３は書き込みデータバス１３のデー
タを保持する。 INT信号選択データは、コード0000の時500
Hz、0010の時200Hz、0100の時100Hz、1000の時50
Hzの４種類が構成されている。たとえばINT信
号選択データの0010が送られてきた時にはトラン
スミツシヨンゲートTG４４〜４７のうちTG４
５が選択される。よつてINT信号として200Hzが
出力される。200Hzの信号はFF５０、ゲート５１
から成る微分回路により微分される。微分巾はイ
ンターラブトが実行されている間にINT信号が
終了する比較的短いバルス巾が望ましい。 外部機器のソフトの変更により外部機器の必要
とするインターラブト信号を選ぶことができる。
実施例ではデータは４ビツトで構成されているの
で最大16種類のINT信号を選択することができ
る。同様な考えで微分巾を選択するように構成す
ることもできる。 インターラブト発生回路から出力されるINT
信号は外部機器のタイマーのための基準信号、キ
ースキヤン信号などいろいろに応用することがで
きる。 第４図は第１図のブザー駆動制御回路及びブザ
ー駆動回路の回路図である。アドレス・データバ
ス１５よりアドレス情報1111（BUZ2）が送られ
ると同様にしてゲート５２が開く。次にアドレ
ス・データバス１５よりデータ情報が送られると
同様にゲート５３より作られるラツチ信号により
ラツチ回路５４は書き込みデータバス１３
（WB1〜WB3）のデータを保持する。ラツチ回路
５４の出力はTG５５〜５７に接続されている。
001X（２ビツト目がハイ）の時にはTG５７がオ
ン、010X（３ビツト目がハイ）の時にはTG５６
がオン、100X（４ビツト目がハイ）の時にはTG
５５がオンするようなつている。TG５５〜５７
によりブザーの駆動周波数（音色）を変えること
ができる。ゲート５８には書き込みデータバス
（WB0）が接続されておりその出力はFF５９に接
続されている。これはXXX1（１ビツト目ハイ）
の時にはブザーをオン状態にする。XXX0（１ビ
ツト目ロー）の時にはブザーオフ状態。FF５９
のＱ出力はゲート７０に接続されTG５５〜５７
の出力信号を制御する。 以上の様にアドレス情報1111の時にはブザーの
オン、オフの選択およびブザー駆動周波数を選択
することができる。 アドレス・データバス１５よりアドレス情報
1110（BUZ1）が送られると同様にしてゲート６
０が開く。次にアドレス・データバス１５よりデ
ータ情報が送られると同様にしてゲート６１より
作られるラツチ信号によりラツチ回路６２は書き
込みデータバス１３（WB0，WB3）のデータを
保持する。ラツチ回路６２の出力はTG６３〜６
６に直接接続されている。。コード0001（１ビツト
目ハイ）の時にはTG６３オン、0010の時には
TG６４オン、0100の時にはTG６５オン、1000
の時にはTG６６がオンするようになつている。
TG６３〜６６の出力はシフトレジスタ６７〜６
９のクロツク信号として用いられ、シフトレジス
タ６９のＱ出力はFF５９のリセツト端子に接続
される。シフトレジスタ６７〜６９はブザーの駆
動時間を決めるタイマーである 以上の様にアドレス情報1110（BUZ1）の時に
はブザーのオン時間を選択することができる。 第５図は制御回路コントロール信号のタイミン
グチヤートを示したものである。アドレス・デー
タバスＡ／Ｄ、チツプセレクト信号CS、切換制
御信号Ｓ／Ｄ、リード信号RD、ライト信号WR、
信号W1、信号W2、ラツチ信号２Ａ。 以上の様に本発明は時刻情報を外部機器と自由
に入出力し、計時機能を可能にする。また、本願
発明の計時装置は外部機器により例えばＩ／Ｏポ
ートとして取り扱われるので、外部機器の命令に
よりカウンタ等からなる計時手段をイニシヤライ
ズすることができ、計時装置として修正スイツチ
が必要なくなり、構成が非常に簡単となる。しか
も計時によつて得られる時間信号を外部機器に出
力する手段を有し、外部機器の負担を減らすと共
に外部機器により出力信号を変えることができ
る。外部機器と計時装置との結びつきを深め外部
機器との多機能に力を発揮するものである。 また、本発明に係る計時装置は、インターラプ
ト信号選択部を備えたインターラプト信号供給手
段を有しており、本装置からマイコン等の外部機
器に対し時刻情報の基準となる信号を供給するこ
とができ、この基準となる信号のタイミングを外
部機器のソフト等により変更することも可能であ
る。従つて、本発明に係る計時装置を用いること
により外部機器の負担を大幅に軽減することが可
能であり、外部機器の多機能化、性能向上に大き
く寄与することができる。
ンターラブト信号発生回路１９は選択データバス
から送られてくるデータをデコードするデコーダ
が内蔵されており、２つ以上の桁が同時に選択さ
れる事はない。アドレス・データバス１５は桁の
アドレス、時刻データ、インターラブトデータ及
びブザーデータの共通入出力として切換回路１０
で読み出しデータバス１２、書き込みデータバス
１３及び選択データバス１４へ選択的に導びく。
アドレス情報とデータ情報が共通バスで入出力さ
れることによりピン数が減り、コスト上非常に有
利になる。ラツチ回路８は書き込みデータを保持
して書き込みデータバス１３に出力する。ラツチ
回路９はアドレスデータを保持して選択データバ
ス１４に出力する。制御回路１１は第５図に示す
ように、チツプセレクトCS、リード信号RD、ラ
イト信号WR、アドレス情報とデータ情報の切換
制御信号Ｓ／Ｄが入出される。切換制御信号Ｓ／
Ｄがハイレベルでアドレス、ローレベルでデータ
の選択になるように構成されている。 ブザー駆動制御回路１７及びインターラブト信
号発生回路１９は外部機器により出力信号を変更
することができ、この２つの回路が信号合成手段
となる。分周回路３から出力される2MHz信号は
外部機器のクロツク信号として利用される。 第２図は第１図のカウンタ５を示したものであ
り1/10秒桁の回路図である。BCD10進コード
0000〜1010はＤ型FF２４〜２７で構成されゲ−
ト３３でコード1010をマスタのみのFF３２にラ
ツチして、ゲート３５，３４でFF２４〜２７を
リセツトしてコード0000に戻す。この時ゲート３
６〜３９で構成されたセツト優先セツトリセツト
FFをセツトして上位桁に桁上げをおこなう。 カウンタを修正する時にはアドレス情報を修正
する桁に選ぶ。この場合1/10秒桁（コード0001）
をアドレス・データバスにより送る。同時に切換
制御信号Ｓ／Ｄ、チツプセレクト信号CS，ライ
ト信号WRをハイレベルとする。よつてラツチ信
号LAがハイレベルとなりラツチ回路９は0001を
保持する。この動作によりゲート４２が開き、出
力バツフア２８〜３１をオンさせ読み出しデータ
バス（RB0〜RB3）によりカウンタの内容（時刻
データ）が切換回路１０に送られる。よつて次に
リード信号RD、チツプセレクト信号CSをハイレ
ベルにすればアドレス・データバス１５より外部
に時刻データを呼び出すことができる。カウンタ
を修正する時にはさらにアドレスデータバス１５
より修正データ（例えば0010）を送り、切換制御
信号Ｓ／Ｄをローレベル、チツプセレクト信号
CS、ライト信号WRをハイレベルにすると信号
W1がハイレベルとなりデータをラツチ回路８に
保持する。そしてゲート４０，３４が開きFF２
４〜２７をリセツトする。リセツトが終了すると
信号W2がハイレベルとなり書き込みデータバス
からのセツト信号（0010）をゲート２０〜２３に
よりFF２４〜２７にセツトする。よつて1/10秒
桁の内容は２（0010）となる。 以上の様にカウンタの修正および読み出しが外
部から簡単にしかも早く行なうことができる。 第３図は第１図のインターラブト信号発生回路
１９の回路図である。インターラブト（以下
INT）桁のアドレス（1101）がアドレス・デー
タバス１５より送られ、同時に制御回路１１に制
御回路コントロール信号（Ｓ／Ｄ、CS、WR）
が送られラツチ回路に保持されることによりゲー
ト４９が開く。次にアドレス・データバス１５に
より、INT信号選択データが送られると同時に
制御回路１１に制御回路コントロール信号（Ｓ／
Ｄ、CS、WR）が送られラツチ回路８にデータ
が保持される。ラツチ回路８に保持されたデータ
は書き込みデータバス１３（WB0〜WB3）によ
りラツチ回路４３に送られる。次に信号W2が発
生してゲート４８より作られるラツチ信号により
ラツチ回路４３は書き込みデータバス１３のデー
タを保持する。 INT信号選択データは、コード0000の時500
Hz、0010の時200Hz、0100の時100Hz、1000の時50
Hzの４種類が構成されている。たとえばINT信
号選択データの0010が送られてきた時にはトラン
スミツシヨンゲートTG４４〜４７のうちTG４
５が選択される。よつてINT信号として200Hzが
出力される。200Hzの信号はFF５０、ゲート５１
から成る微分回路により微分される。微分巾はイ
ンターラブトが実行されている間にINT信号が
終了する比較的短いバルス巾が望ましい。 外部機器のソフトの変更により外部機器の必要
とするインターラブト信号を選ぶことができる。
実施例ではデータは４ビツトで構成されているの
で最大16種類のINT信号を選択することができ
る。同様な考えで微分巾を選択するように構成す
ることもできる。 インターラブト発生回路から出力されるINT
信号は外部機器のタイマーのための基準信号、キ
ースキヤン信号などいろいろに応用することがで
きる。 第４図は第１図のブザー駆動制御回路及びブザ
ー駆動回路の回路図である。アドレス・データバ
ス１５よりアドレス情報1111（BUZ2）が送られ
ると同様にしてゲート５２が開く。次にアドレ
ス・データバス１５よりデータ情報が送られると
同様にゲート５３より作られるラツチ信号により
ラツチ回路５４は書き込みデータバス１３
（WB1〜WB3）のデータを保持する。ラツチ回路
５４の出力はTG５５〜５７に接続されている。
001X（２ビツト目がハイ）の時にはTG５７がオ
ン、010X（３ビツト目がハイ）の時にはTG５６
がオン、100X（４ビツト目がハイ）の時にはTG
５５がオンするようなつている。TG５５〜５７
によりブザーの駆動周波数（音色）を変えること
ができる。ゲート５８には書き込みデータバス
（WB0）が接続されておりその出力はFF５９に接
続されている。これはXXX1（１ビツト目ハイ）
の時にはブザーをオン状態にする。XXX0（１ビ
ツト目ロー）の時にはブザーオフ状態。FF５９
のＱ出力はゲート７０に接続されTG５５〜５７
の出力信号を制御する。 以上の様にアドレス情報1111の時にはブザーの
オン、オフの選択およびブザー駆動周波数を選択
することができる。 アドレス・データバス１５よりアドレス情報
1110（BUZ1）が送られると同様にしてゲート６
０が開く。次にアドレス・データバス１５よりデ
ータ情報が送られると同様にしてゲート６１より
作られるラツチ信号によりラツチ回路６２は書き
込みデータバス１３（WB0，WB3）のデータを
保持する。ラツチ回路６２の出力はTG６３〜６
６に直接接続されている。。コード0001（１ビツト
目ハイ）の時にはTG６３オン、0010の時には
TG６４オン、0100の時にはTG６５オン、1000
の時にはTG６６がオンするようになつている。
TG６３〜６６の出力はシフトレジスタ６７〜６
９のクロツク信号として用いられ、シフトレジス
タ６９のＱ出力はFF５９のリセツト端子に接続
される。シフトレジスタ６７〜６９はブザーの駆
動時間を決めるタイマーである 以上の様にアドレス情報1110（BUZ1）の時に
はブザーのオン時間を選択することができる。 第５図は制御回路コントロール信号のタイミン
グチヤートを示したものである。アドレス・デー
タバスＡ／Ｄ、チツプセレクト信号CS、切換制
御信号Ｓ／Ｄ、リード信号RD、ライト信号WR、
信号W1、信号W2、ラツチ信号２Ａ。 以上の様に本発明は時刻情報を外部機器と自由
に入出力し、計時機能を可能にする。また、本願
発明の計時装置は外部機器により例えばＩ／Ｏポ
ートとして取り扱われるので、外部機器の命令に
よりカウンタ等からなる計時手段をイニシヤライ
ズすることができ、計時装置として修正スイツチ
が必要なくなり、構成が非常に簡単となる。しか
も計時によつて得られる時間信号を外部機器に出
力する手段を有し、外部機器の負担を減らすと共
に外部機器により出力信号を変えることができ
る。外部機器と計時装置との結びつきを深め外部
機器との多機能に力を発揮するものである。 また、本発明に係る計時装置は、インターラプ
ト信号選択部を備えたインターラプト信号供給手
段を有しており、本装置からマイコン等の外部機
器に対し時刻情報の基準となる信号を供給するこ
とができ、この基準となる信号のタイミングを外
部機器のソフト等により変更することも可能であ
る。従つて、本発明に係る計時装置を用いること
により外部機器の負担を大幅に軽減することが可
能であり、外部機器の多機能化、性能向上に大き
く寄与することができる。
第１図は本発明の実施例のブロツク図。第２図
は第１図のカウンタの回路図。第３図は第１図の
インターラブト信号発生回路図。第４図は第１図
のブザー駆動制御回路及びブザー駆動回路図。第
５図は制御回路のタイミングチヤート。
は第１図のカウンタの回路図。第３図は第１図の
インターラブト信号発生回路図。第４図は第１図
のブザー駆動制御回路及びブザー駆動回路図。第
５図は制御回路のタイミングチヤート。
Claims (1)
- １ 発振手段からの基準信号を分周して時間基準
信号を出力する時間基準信号発生手段と、この時
間基準信号に基づき計時する少なくとも１つのカ
ウンタ部と、このカウンタ部の時刻データを入出
力できる入出力データ伝達手段と、前記カウンタ
部の前記時刻データの入出力を制御する信号を送
受できる選択信号伝達手段と、前記時間基準信号
に基づき所定のタイミングを指示するインターラ
プト信号を供給可能なインターラプト信号供給手
段を有し、このインターラプト信号供給手段は、
外部から前記タイミングを制御可能なインターラ
プト信号選択部を備えていることを特徴とする計
時装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1195864A JPH02124493A (ja) | 1989-07-28 | 1989-07-28 | 計時装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1195864A JPH02124493A (ja) | 1989-07-28 | 1989-07-28 | 計時装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5602079A Division JPS55149084A (en) | 1979-05-08 | 1979-05-08 | Clock apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02124493A JPH02124493A (ja) | 1990-05-11 |
| JPH0449080B2 true JPH0449080B2 (ja) | 1992-08-10 |
Family
ID=16348260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1195864A Granted JPH02124493A (ja) | 1989-07-28 | 1989-07-28 | 計時装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02124493A (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5251835A (en) * | 1975-10-24 | 1977-04-26 | Hitachi Ltd | Information processing unit |
| JPS5492361A (en) * | 1977-12-29 | 1979-07-21 | Seiko Instr & Electronics Ltd | Electronic watch |
| JPS55113983A (en) * | 1979-02-27 | 1980-09-02 | Toshiba Corp | Integrated circuit device for watch |
| JPS6346385A (ja) * | 1986-08-14 | 1988-02-27 | 石川島播磨重工業株式会社 | 炉排ガスによるスクラツプ予熱方法 |
-
1989
- 1989-07-28 JP JP1195864A patent/JPH02124493A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02124493A (ja) | 1990-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5117380A (en) | Random number generator driven by independent clock pulses asynchronously with system clock pulses | |
| GB2329741A (en) | Liquid crystal display driver | |
| JPS6346385B2 (ja) | ||
| JPH0449080B2 (ja) | ||
| US6229369B1 (en) | Clock control circuit | |
| JP2847604B2 (ja) | カウンタ回路内蔵のｉｃおよびワンチップマイクロコンピュータ | |
| JP2638646B2 (ja) | 半導体集積回路 | |
| JPH0565893B2 (ja) | ||
| JPH0721794B2 (ja) | 評価装置 | |
| JPS6110231Y2 (ja) | ||
| JPH0137919B2 (ja) | ||
| JP2562371B2 (ja) | アナログ多機能電子時計 | |
| JPH0729701Y2 (ja) | 周波数継電器装置 | |
| JP2889331B2 (ja) | 小型携帯電子機器 | |
| JP2008535305A (ja) | 非同期遅延を実現する電子回路 | |
| JPH0795391B2 (ja) | 半導体装置 | |
| JPS5922587Y2 (ja) | 乱数発生装置 | |
| JP2557703B2 (ja) | モード設定回路 | |
| JP2000022802A (ja) | Ｄｔｍｆ信号出力機能内蔵型マイクロコンピュータ | |
| JP2001209560A (ja) | シングルチップマイクロコンピュータ | |
| KR940001828Y1 (ko) | 신호발생 회로 | |
| JP3386081B2 (ja) | プログラマブルコントロール装置 | |
| KR890003404Y1 (ko) | 클럭지연회로를 이용한 고속중앙처리장치의 저속 패리패얼 칩 억세스 회로 | |
| JPH0125033B2 (ja) | ||
| JP2690537B2 (ja) | パチンコ機の枠開閉表示装置 |