JPH0721794B2 - 評価装置 - Google Patents
評価装置Info
- Publication number
- JPH0721794B2 JPH0721794B2 JP60224271A JP22427185A JPH0721794B2 JP H0721794 B2 JPH0721794 B2 JP H0721794B2 JP 60224271 A JP60224271 A JP 60224271A JP 22427185 A JP22427185 A JP 22427185A JP H0721794 B2 JPH0721794 B2 JP H0721794B2
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- function
- circuit
- switching
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000011156 evaluation Methods 0.000 title claims description 16
- 230000006870 function Effects 0.000 claims description 38
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 1
- 244000145845 chattering Species 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Description
【発明の詳細な説明】 （イ） 産業上の利用分野 本発明は、予め定められた仕様に基いて製造時に配線の
切換えを行うマイクロコンピュータの為の評価装置に関
する。
切換えを行うマイクロコンピュータの為の評価装置に関
する。
（ロ） 従来の技術 一般に、ワンチップマイクロコンピュータは、プログラ
ムを記憶するROM（リード・オンリー・メモリ）を内蔵
しており、ユーザー等が予め作成したプログラムはワン
チップマイクロコンピュータの製造時にマスクによって
書き込まれる。そこで、ユーザー等は予めプログラムを
作成する際にエバリュエーションチップと呼ばれる製造
用のマイクロコンピュータと略同じ機能を有するコンピ
ュータを内蔵したプログラム開発装置を使用している。
ムを記憶するROM（リード・オンリー・メモリ）を内蔵
しており、ユーザー等が予め作成したプログラムはワン
チップマイクロコンピュータの製造時にマスクによって
書き込まれる。そこで、ユーザー等は予めプログラムを
作成する際にエバリュエーションチップと呼ばれる製造
用のマイクロコンピュータと略同じ機能を有するコンピ
ュータを内蔵したプログラム開発装置を使用している。
ところで、ワンチップマイクロコンピュータには、ユー
ザーの要求に応じて自由に選択できる機能が設けられて
いる。具体的には、電源投入時に表示を全点灯するか全
消灯するか、システムクロックの周波数切換、内蔵タイ
マーの周波数切換、スイッチ入力のチャタリング防止時
間の切換、インタラプトの立ち上がり又は立ち下がり動
作の切換、あるいは、入出力端子を出力専用とするか入
力専用とするかの切換等の機能がある。これらの機能
は、マイクロコンピュータを製造する際にマスクによっ
て配線を切り換えて、選択している。
ザーの要求に応じて自由に選択できる機能が設けられて
いる。具体的には、電源投入時に表示を全点灯するか全
消灯するか、システムクロックの周波数切換、内蔵タイ
マーの周波数切換、スイッチ入力のチャタリング防止時
間の切換、インタラプトの立ち上がり又は立ち下がり動
作の切換、あるいは、入出力端子を出力専用とするか入
力専用とするかの切換等の機能がある。これらの機能
は、マイクロコンピュータを製造する際にマスクによっ
て配線を切り換えて、選択している。
上述のマイクロコンピュータに書き込むプログラムを作
成あるいは評価する際には、エバリュエーションチップ
に抵抗やジャンパー線等によって配線を行い予め指定さ
れた機能を実現していた。
成あるいは評価する際には、エバリュエーションチップ
に抵抗やジャンパー線等によって配線を行い予め指定さ
れた機能を実現していた。
このようなマイクロコンピュータのプログラム開発装置
は、本願出願人が昭和58年11月30日に発行したマイコン
資料シリーズNo.13「LC6500シリーズユーザーズマニュ
アル」の第51頁から第67頁に記載されている。
は、本願出願人が昭和58年11月30日に発行したマイコン
資料シリーズNo.13「LC6500シリーズユーザーズマニュ
アル」の第51頁から第67頁に記載されている。
（ハ） 発明が解決しようとする問題点 しかしながら従来のプログラム開発装置では、機能の選
択をジャンパー線や抵抗等を一本一本外部で配線しなけ
ればならず、配線ミスが多々発生していた。更に、プロ
グラムの変更等によって機能を変更する場合にも配線を
やりなおさなければならないので、プログラムの開発時
間が長くなる欠点があった。
択をジャンパー線や抵抗等を一本一本外部で配線しなけ
ればならず、配線ミスが多々発生していた。更に、プロ
グラムの変更等によって機能を変更する場合にも配線を
やりなおさなければならないので、プログラムの開発時
間が長くなる欠点があった。
（ニ） 問題点を解決するための手段 本発明は、上述した点に鑑みて為されたものであり、ユ
ーザーによって選択可能な機能を切換える切換回路が内
蔵、あるいは、外付されたエバリュエーションチップ
と、前記切換回路を制御する複数のラッチ回路と、機能
を選択指示するデータに基いてラッチ回路に切換えデー
タを印加するコントロール回路とを備えることにより、
予めユーザー等によって作成された機能を選択指示する
データに従って、自動的に生産用のマイクロコンピュー
タと同一の機能が実現できるものである。
ーザーによって選択可能な機能を切換える切換回路が内
蔵、あるいは、外付されたエバリュエーションチップ
と、前記切換回路を制御する複数のラッチ回路と、機能
を選択指示するデータに基いてラッチ回路に切換えデー
タを印加するコントロール回路とを備えることにより、
予めユーザー等によって作成された機能を選択指示する
データに従って、自動的に生産用のマイクロコンピュー
タと同一の機能が実現できるものである。
（ホ） 作用 上述の手段によれば、マイクロコンピュータのプログラ
ム作成時に設定された機能を選択するデータを記憶装置
（例えば、磁気ディスク、RAM、ROM等）に記憶してお
き、該記憶装置から読み出した選択指示するデータを所
定の処理を行ってラッチ回路に印加し記憶させる。する
と、ラッチ回路の出力は、切換回路を制御して選択され
た機能を実現するために内部回路の配線を行う。
ム作成時に設定された機能を選択するデータを記憶装置
（例えば、磁気ディスク、RAM、ROM等）に記憶してお
き、該記憶装置から読み出した選択指示するデータを所
定の処理を行ってラッチ回路に印加し記憶させる。する
と、ラッチ回路の出力は、切換回路を制御して選択され
た機能を実現するために内部回路の配線を行う。
（ヘ） 実施例 第１図は本発明の実施例を示すブロック図であり、
（１）はエバリュエーションチップ、（２）はラッチ回
路、（３）はコントロール回路、（４）は選択指示デー
タを記憶する記憶装置である。
（１）はエバリュエーションチップ、（２）はラッチ回
路、（３）はコントロール回路、（４）は選択指示デー
タを記憶する記憶装置である。
エバリュエーションチップ（１）は、生産用のマイクロ
コンピュータと略同一機能を有しているが、命令コード
は外部から端子を介して印加され、また内部の各種デー
タも端子から読み出すことが可能である。更に、ユーザ
ーが選択可能な機能を切換える切換回路を制御する信号
を印加するための端子（５）及び機能を切換える切換回
路（６）が外部接続される端子（７）が設けられる。ラ
ッチ回路（２）は各機能の切換えに対応して設けられ、
各出力Ｑは端子（５）及び切換回路（６）に接続され
る。また、ラッチ回路（２）の入力はコントロール回路
（３）の出力に接続され、クロック端子φはコントロー
ル回路（３）から出力されるタイミング信号φ１、φ２
…に接続される。コントロール回路（３）は、例えばマ
イクロコンピュータで作成され、記憶装置（４）に記憶
された機能を指示するデータを読み取り、演算処理して
エバリュエーションチップ（１）に内蔵された切換回路
及び外部接続された切換回路（６）を制御するデータも
各ラッチ回路（２）に記憶させる。
コンピュータと略同一機能を有しているが、命令コード
は外部から端子を介して印加され、また内部の各種デー
タも端子から読み出すことが可能である。更に、ユーザ
ーが選択可能な機能を切換える切換回路を制御する信号
を印加するための端子（５）及び機能を切換える切換回
路（６）が外部接続される端子（７）が設けられる。ラ
ッチ回路（２）は各機能の切換えに対応して設けられ、
各出力Ｑは端子（５）及び切換回路（６）に接続され
る。また、ラッチ回路（２）の入力はコントロール回路
（３）の出力に接続され、クロック端子φはコントロー
ル回路（３）から出力されるタイミング信号φ１、φ２
…に接続される。コントロール回路（３）は、例えばマ
イクロコンピュータで作成され、記憶装置（４）に記憶
された機能を指示するデータを読み取り、演算処理して
エバリュエーションチップ（１）に内蔵された切換回路
及び外部接続された切換回路（６）を制御するデータも
各ラッチ回路（２）に記憶させる。
第２図はエバリュエーションチップ（１）に内蔵される
機能及び切換回路の例を示す。外部接続された水晶振動
子（８）及びコンデンサ（９）によって発振回路（10）
で作成されたクロックQ0は分周回路（11）に印加され
る。また、クロックQ0と分周回路（11）で分周されたク
ロックQ1は、切換回路（12）を構成するトランスミッシ
ョンゲート（13）（14）に各々印加される。切換回路
（12）の出力は、コンピュータ動作させるためのシステ
ムクロックT1〜Tnを作成するタイミングジェネレータ
（15）に印加される。従って、切換回路（12）に於い
て、クロックパルスQ0とQ1を選択的にタイミングジェネ
レータ（15）に印加することにより２種類のサイクルタ
イムが選択できる。
機能及び切換回路の例を示す。外部接続された水晶振動
子（８）及びコンデンサ（９）によって発振回路（10）
で作成されたクロックQ0は分周回路（11）に印加され
る。また、クロックQ0と分周回路（11）で分周されたク
ロックQ1は、切換回路（12）を構成するトランスミッシ
ョンゲート（13）（14）に各々印加される。切換回路
（12）の出力は、コンピュータ動作させるためのシステ
ムクロックT1〜Tnを作成するタイミングジェネレータ
（15）に印加される。従って、切換回路（12）に於い
て、クロックパルスQ0とQ1を選択的にタイミングジェネ
レータ（15）に印加することにより２種類のサイクルタ
イムが選択できる。
また、分周回路（11）から出力されるクロックQ2及びQ3
が切換回路（16）を構成するトランスミッションゲート
（17）（18）に印加され、切換回路（16）の出力は、タ
イマカウンタ（19）の入力に印加される。従って、切換
回路（16）にクロックパルスQ2とQ3を切換えて印加する
ことによりタイマの周波数切換が為される。
が切換回路（16）を構成するトランスミッションゲート
（17）（18）に印加され、切換回路（16）の出力は、タ
イマカウンタ（19）の入力に印加される。従って、切換
回路（16）にクロックパルスQ2とQ3を切換えて印加する
ことによりタイマの周波数切換が為される。
一方、入力端子（21）をオープン形式にするかクロック
ドプルダウン形式にするかを切換えるために、入力端子
（21）と接地間に接続されたMOSFET（23）のゲートに、
インバータ（24）の出力を印加するかあるいは接地電位
を印加するかを切換えるトランスミッションゲート（2
5）（26）から成る切換回路（27）が設けられる。
ドプルダウン形式にするかを切換えるために、入力端子
（21）と接地間に接続されたMOSFET（23）のゲートに、
インバータ（24）の出力を印加するかあるいは接地電位
を印加するかを切換えるトランスミッションゲート（2
5）（26）から成る切換回路（27）が設けられる。
これらの切換回路（12）（16）（27）は、エバリュエー
ションチップ（１）の外部端子（28）（29）（30）に印
加されるラッチ回路（２）の出力Ｑによって制御される
ように、切換回路（12）（16）（27）の各トランスミッ
ションゲート（13）（14）、（17）（18）及び（25）
（26）は各々外部端子（28）（29）（30）と接続され
る。
ションチップ（１）の外部端子（28）（29）（30）に印
加されるラッチ回路（２）の出力Ｑによって制御される
ように、切換回路（12）（16）（27）の各トランスミッ
ションゲート（13）（14）、（17）（18）及び（25）
（26）は各々外部端子（28）（29）（30）と接続され
る。
そこで、第１図に於いて、コントロール回路（３）が記
憶装置（４）から機能を指示するデータを読み出してラ
ッチ回路（２）に各々所定のデータを記憶させることに
より、例えば、外部端子（28）に“1"、外部端子（29）
に“0"、外部端子（30）に“1"が印加されたとする。す
ると、切換回路（12）に於いてはトランスミッションゲ
ート（14）がオンとなってクロックQ0が選択されタイミ
ングジェネレータ（15）に印加されるので、サイクルタ
イムの速い機能が選択される。また、切換回路（16）に
於いては、トランスミッションゲート（17）がオンとな
ってクロックQ3がタイマカウンタ（20）に印加され、低
い周波数を基準とするタイマが実現される。一方、切換
回路（27）に於いては、トランスミッションゲート（2
5）がオンするためMOSFET（23）のゲートとインバータ
（24）の出力とが接続され、クロックドプルダウンの機
能が選択される。このように、機能を選択指示するデー
タに基いて自動的に指定された機能が実現される。
憶装置（４）から機能を指示するデータを読み出してラ
ッチ回路（２）に各々所定のデータを記憶させることに
より、例えば、外部端子（28）に“1"、外部端子（29）
に“0"、外部端子（30）に“1"が印加されたとする。す
ると、切換回路（12）に於いてはトランスミッションゲ
ート（14）がオンとなってクロックQ0が選択されタイミ
ングジェネレータ（15）に印加されるので、サイクルタ
イムの速い機能が選択される。また、切換回路（16）に
於いては、トランスミッションゲート（17）がオンとな
ってクロックQ3がタイマカウンタ（20）に印加され、低
い周波数を基準とするタイマが実現される。一方、切換
回路（27）に於いては、トランスミッションゲート（2
5）がオンするためMOSFET（23）のゲートとインバータ
（24）の出力とが接続され、クロックドプルダウンの機
能が選択される。このように、機能を選択指示するデー
タに基いて自動的に指定された機能が実現される。
ところで、記憶装置（４）に記憶された予め定められた
機能を選択指示するデータに基いた機能を実現してプロ
グラム開発装置を動作させている場合、何らかの理由に
よって機能の一部を変更したいときには、コントロール
回路（３）に変更場所を指示すると、コントロール回路
（３）は、その機能を制御しているラッチ回路（２）の
みデータの書き換えを行うことができる。これにより、
変更された機能によるプログラム開発が直ちに行える。
機能を選択指示するデータに基いた機能を実現してプロ
グラム開発装置を動作させている場合、何らかの理由に
よって機能の一部を変更したいときには、コントロール
回路（３）に変更場所を指示すると、コントロール回路
（３）は、その機能を制御しているラッチ回路（２）の
みデータの書き換えを行うことができる。これにより、
変更された機能によるプログラム開発が直ちに行える。
（ト） 発明の効果 上述の如く本発明によれば、ユーザー等の仕様に基いた
機能を実現するための配線が不要となり、配線ミスが無
くなる。更に、プログラム開発中の機能変更も容易とな
るため、プログラムの開発期間が短縮され、マイクロコ
ンピュータの生産出荷が早くなる利点を有している。
機能を実現するための配線が不要となり、配線ミスが無
くなる。更に、プログラム開発中の機能変更も容易とな
るため、プログラムの開発期間が短縮され、マイクロコ
ンピュータの生産出荷が早くなる利点を有している。
第１図は本発明の実施例を示すブロック図、第２図は第
１図に示されたブロック図に於ける機能の一例を示す回
路図である。 主の図番の説明 （１）……エバリュエーションチップ、（２）……ラッ
チ回路、（３）……コントロール回路、（４）……記憶
装置。
１図に示されたブロック図に於ける機能の一例を示す回
路図である。 主の図番の説明 （１）……エバリュエーションチップ、（２）……ラッ
チ回路、（３）……コントロール回路、（４）……記憶
装置。
Claims (1)
- 【請求項１】プログラムを記憶するROM（リード・オン
リー・メモリ）を内蔵したマイクロコンピュータを製造
するに際し、製造時に前記ROMにプログラムが書き込ま
れると共に所有する機能がマスクによって設定される前
記マイクロコンピュータに適用され、前記マイクロコン
ピュータが所有する前記機能の評価を行う為の評価装置
において、 前記マイクロコンピュータが所有可能な機能を有し、該
機能を選択切換可能な切換回路が内蔵あるいは外付けさ
れたエバリュエーションチップと、 前記切換回路を制御する複数のラッチ回路と、 前記エバリュエーションチップ内部の前記機能を選択指
示する為のデータの書き込み読み出しが可能な記憶装置
と、 前記記憶装置から読み出されたデータを読み取って演算
処理を行い前記ラッチ回路に切換えデータを印加するコ
ントロール回路とを備え、 前記マイクロコンピュータを製造するに際して所有すべ
き機能と同一機能を、前記記憶装置のデータに基づいて
前記切換回路を制御することにより、前記エバリュエー
ションチップ内部に設定することを特徴とする評価装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60224271A JPH0721794B2 (ja) | 1985-10-08 | 1985-10-08 | 評価装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60224271A JPH0721794B2 (ja) | 1985-10-08 | 1985-10-08 | 評価装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6284364A JPS6284364A (ja) | 1987-04-17 |
| JPH0721794B2 true JPH0721794B2 (ja) | 1995-03-08 |
Family
ID=16811152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60224271A Expired - Fee Related JPH0721794B2 (ja) | 1985-10-08 | 1985-10-08 | 評価装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0721794B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60193067A (ja) * | 1984-03-14 | 1985-10-01 | Sanyo Electric Co Ltd | マイクロコンピユ−タの評価用チツプ |
-
1985
- 1985-10-08 JP JP60224271A patent/JPH0721794B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6284364A (ja) | 1987-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3686510D1 (de) | Programmierbare makrozelle mit eprom- oder eeprom-transistoren zur steuerung der architektur in programmierbaren logischen schaltungen. | |
| JPH087392B2 (ja) | カメラの情報入出力装置 | |
| US4376995A (en) | Timekeeping device | |
| JPH0721794B2 (ja) | 評価装置 | |
| JP3154098B2 (ja) | メモリ素子のリフレッシュ回路 | |
| JPS6110231Y2 (ja) | ||
| JPS6225747Y2 (ja) | ||
| JP2598088B2 (ja) | 処理装置の簡易ステップ評価装置 | |
| KR920001331A (ko) | 프로세서 | |
| JPH0449080B2 (ja) | ||
| JPS6284365A (ja) | プログラム開発装置 | |
| JPS623458B2 (ja) | ||
| JP2669958B2 (ja) | マイクロコンピュータ | |
| JP2648003B2 (ja) | タイマカウンタ | |
| JPH0361873A (ja) | 集積回路素子のテスト回路 | |
| JPS6136646B2 (ja) | ||
| JPS6225748Y2 (ja) | ||
| JP3619629B2 (ja) | メモリのアクセス時間の制御装置 | |
| JPH04199228A (ja) | 半導体集積回路装置 | |
| JPS6310553Y2 (ja) | ||
| JPH01199395A (ja) | 書込み・消去時間制御回路 | |
| JPS6236568B2 (ja) | ||
| JPH03217988A (ja) | １チップマイクロコンピュータ | |
| JPH0378655B2 (ja) | ||
| JPH0125033B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |