JPH0449264B2 - - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、光電変換方法に係り、特に光入射に
より発生したキヤリアを蓄積し、蓄積されたキヤ
リアに基づいて信号を読み出す光電変換方法に関
する。

［従来の技術］ 近年、光電変換装置殊に、固体撮像装置に関す
る研究が、半導体技術の進展と共に積極的に行わ
れ、一部では実用化され始めている。

これらの固体撮像装置は、大きく分けると
CCD型とMOS型の２つに分類される。CCD型撮
像装置は、MOSキヤパシタ電極下にポテンシヤ
ルの井戸を形成し、光の入射により発生した電荷
をこの井戸に蓄積し、読出し時には、これらのポ
テンシヤルの井戸を、電極にかけるパルスにより
順次動かして、蓄積された電荷を出力アンプ部ま
で転送して読出すという原理を用いている。また
CCD型撮像装置の中には、受光部はpn接合ダイ
オード構造を使い、転送部はCCD構造で行うと
いうタイプのものもある。また一方、MOS型撮
像装置は、受光部を構成するpn接合よりなるフ
オトダイオードの夫々に光の入射により発生した
電荷を蓄積し、読出し時には、それぞれのフオト
ダイオードに接続されたMOSスイツチングトラ
ンジスタを順次オンすることにより蓄積された電
荷を出力アンプ部に読出すという原理を用いてい
る。

CCD型撮像装置は、比較的簡単な構造をもち、
また、発生し得る雑音からみても、最終段におけ
るフローテイング・デイフユージヨンよりなる電
荷検出器の容量値だけがランダム雑音に寄与する
ので、比較的低雑音の撮像装置であり、低照度撮
影が可能である。ただし、CCD型撮像装置を作
るプロセス的制約から、出力アンプとしてMOS
型アンプがオンチツプ化されるため、シリコン
と、SiO₂膜との界面から画像上、目につきやす
い、１／ｆ雑音が発生する。従つて、低雑音とは
いいながら、その性能に限界が存在している。ま
た、高解像度化を図るためにセル数を増加させて
高密度化すると、一つのポテンシヤル井戸に蓄積
できる最大の電荷量が減少し、ダイナミツクレン
ジがとれなくなるので、今後、固体撮像装置が高
解像度化されていく上で大きな問題となる。ま
た、CCD型の撮像装置は、ポテンシヤルの井戸
を順次動かしながら蓄積電荷を転送していくわけ
であるから、セルの一つに欠陥が存在してもそこ
で電荷転送がストツプしたり、あるいは、極端に
悪くなつてしまい、製造歩留りが上がらないとい
う欠点も有している。

これに対してMOS型撮像装置は、構造的には
CCD型撮像装置、特にフレーム転送型の装置に
比較して少し複雑ではあるが、蓄積容量を大きく
し得る様に構成でき、ダイナミツクレンジを広く
とれるという優位性をもつ。また、たとえセルの
１つに欠陥が存在しても、Ｘ−Ｙアドレス方式の
ためその欠陥による他のセルへの影響がなく、製
造歩留り的には有利である。しかしながら、この
MOS型撮像装置では、信号読出し時に各フオト
ダイオードに配線容量が接続されるため、きわめ
て大きな信号電圧ドロツプが発生し、出力電圧が
下がつてしまうこと、配線容量が大きく、これに
よるランダム雑音の発生が大きいこと、また各フ
オトダイオードおよび水平スキヤン用のMOSス
イツチングトランジスタの寄生容量のばらつきに
よる固定パターン雑音の混入等があり、CCD型
撮像装置に比較して低照度撮影はむずかしいこと
等の欠点を有している。

また、将来の撮像装置の高解像度化においては
各セルのサイズが縮小され、蓄積電荷が減少して
いく。これに対しチツプサイズから決まつてくる
配線容量は、たとえ線幅を細くしてもあまり下が
らない。このため、MOS型撮像装置は、ますま
すＳ／Ｎ的に不利になる。

CCD型およびMOS型撮像装置は、以上の様な
一長一短を有しながらも次第に実用化レベルに近
ずいてきてはいる。しかし、さらに将来必要とさ
れる高解像度化を進めていくうえで本質的に大き
な問題を有しているといえる。

これに対して、固体撮像装置に関し、特開昭56
−150878号公報“半導体撮像装置”、特開昭56−
157073号公報“半導体撮像装置”特開昭56−
165473号公報“半導体撮像装置”に新しい方式が
提案されてい。CCD型、MOS型の撮像装置が、
光入射により発生した電荷を主電極（例えば
MOSトランジスタのソース）に蓄積するのに対
して、ここで提案されている方式は、光入射によ
り発生した電荷を、制御電極（例えばバイポー
ラ・トランジスタのベース、SIT（静電誘導トラ
ンジスタ）あるいはMOSトランジスタのゲート）
に蓄積し、光により発生した電荷により、流れる
電流をコントロールするという新しい考え方にも
とずくものである。すなわち、CCD型、MOS型
が、蓄積された電荷そのものを外部へ読出してく
るのに対して、ここで提案されている方式は、各
セルの増幅機能により電荷増幅してから蓄積され
た電荷を読出すわけであり、また見方を変えると
インピーダンス変換により低インピーダン出力と
して読出すわけである。従つて、ここで提案され
ている方式は、高出力、広ダイナミツクレンジ、
低雑音であり、かつ、光信号により励起されたキ
ヤリア（電荷）は制御電極に蓄積することから、
非破壊読出しができる等のいくつかのメリツトを
有している。さらに将来の高解像度化に対しても
可能性を有する方式であるといえる。

［発明が解決しようとする技術課題］ しかしながら、この方式は、基本的にＸ−Ｙア
ドレス方式であり、上記公報に記載されている素
子構造は、従来のMOS型撮像装置の各セルにバ
イポーラトランジスタ、SITトランジスタ等の増
幅素子を複合化したものを基本構成としている。
そのため、比較的複雑な構造をしており、高解像
化の可能性を有しながらも、そのままでは高解像
化には限界が存在する。

また以下に述べる点においても限界が存在して
いる。上記特開昭56−150788号公報、特開昭56−
157073号公報、特開昭56−165473号公報及び
「SIT（Static Injection Transistor）イメージセ
ンサへの応用、テレビジヨン学会技術報告（以下
TV学会誌と称する）」は、本願発明の発明者の
内一人が係つた従来技術の一代表例を示すもので
ある。

特開昭56−150878号公報、特開昭56−157073号
公報には、N⁺、P⁺、Ｉ（又はP^-、N^-）、N⁺領域
からなるフツク構造のP⁺領域に電荷を蓄積し、
接地電位との間でキヤパシタを形成しているN⁺
領域の電位をスイツチングトランジスタで読み出
す方式の構成が記載されている。

しかしながら、この構成では逆バイアス蓄積で
はないので飽和電圧を任意に設定できず、またベ
ース電位をコントロールしていないので出力信号
の高速且つ直線性が十分な読み出しができない。
また読み出し後のリセツト動作においてもP⁺領
域を接地するだけで出力側のリセツトすらしてお
らず、目につくような残像が多く発生するし、ま
た固定パターンノイズも大きい。

一方、特開昭56−165473号公報には、N⁺領域、
浮遊状態のP⁺領域、高抵抗領域及びパルス電圧
が印加される透明電極に接続されたN⁺領域とで
構成される、N⁺、P⁺、Ｉ（又はP^-、N^-）、N⁺領
域のフツク構造が示されている。そして浮遊状態
のN⁺領域は同時に読み出し用トランジスタの主
電極領域の一つとなつており、読み出し動作時に
はトランジスタがオンして正に帯電したN⁺領域
へ電子が流入してその電圧変化を信号として読み
出しを行う。しかしながら、これも前記特開昭56
−150878号公報、56−157073号公報に記載した光
電変換装置と同様に、飽和電圧を任意に設定でき
ず、出力信号の高速で直線性が十分な読出しがで
きない。また、読み出し後のリセツト動作におい
ても透明電極側のN⁺領域を０か僅かに負電位に
セツトするだけである。そうするとベース電位を
コントロールしていないので、高速リフレツシユ
が不可能であるし、出力側のリセツトもないので
目につくような残像が多く発生してしまう。また
固定パターンノイズも大きい。

そして、TV学会誌には、ゲート蓄積型ホトセ
ルとベース蓄積型ホトセルとが示されている。こ
のうちゲート蓄積型ホトセルは、ゲートを浮遊状
態として絶縁膜を介したリフレツシユ線を介して
ゲート領域を予め所定の電圧に逆バイアスし、ソ
ース接地抵抗負荷の出力回路に読み出す構成であ
る。しかしながら、この構成では、出力信号を高
速で読み出そうとすると十分な直線性が得られな
い。なぜならば、読み出し時に十分な順バイアス
がかからない為に短時間では出力電圧が必要な値
に到達しないからである。又、出力側のリセツト
すらないので、リセツト動作が不十分で残像が多
く発生してしまう。

また、一方、ベース蓄積型ホトセルは、N⁺、
P⁺、N^-、N⁺ホトトランジスタ構造を有してお
り、浮遊状態とされたベース（P⁺）、パルス的に
電圧が印加されるコレクタ（N⁺）と、容量とス
イツチングMOSFETとを含むエミツタホロアの
出力回路が接続されたエミツタ（N⁺）と、で構
成されている。しかしながら、この構成ではコレ
クタに電圧を印加することで読み出しを行つてい
る為に、第５図や第６図で後述するように高速動
作で直線性を確保することが難しい。

また、以上の従来技術とは別に、米国特許第
3624428号明細書や特公昭50−38531号公報にはベ
ースに絶縁層を介して電極を設けたトランジスタ
にエミツタ接地抵抗負荷の出力回路を接続し、ベ
ースを逆バイアスにして蓄蓄積動作を行い、該エ
ミツタ接地抵抗負荷の出力回路で電流読み出しを
行う構成が示されている。しかし破壊型の電流読
み出しである為に直線性、残像特性が悪い。ベー
スコレクタ間が比較的不純物濃度の高いものどう
しの接合となつているので、感度とりわけ青色感
度が低入してその電圧変化を信号として読み出し
を行う。しかしながら、これも前記特開昭56−
150878号公報、56−157073号公報に記載した光電
変換装置と同様に、飽和電圧を任意に設定でき
ず、出力信号の高速で直線性が十分な読出しがで
きない。また、読み出し後のリセツト動作におい
ても透明電極側のN⁺領域を０か僅かに負電位に
セツトするだけである。そうするとベース電位を
コントロールしていないので、高速リフレツシユ
が不可能であるし、出力側のリセツトもないので
目につくような残像が多く発生してしまう。また
固定パターンノイズも大きい。

そして、TV学会誌には、ゲート蓄積型ホトセ
ルとベース蓄積型ホトセルとが示されている。こ
のうちゲート蓄積型ホトセルは、ゲートを浮遊状
態として絶縁膜を介したリフレツシユ線を介して
ゲート領域を予め所定の電圧に逆バイアスし、ソ
ース接地抵抗負荷の出力回路に読み出す構成であ
る。しかしながら、この構成では、出力信号を高
速で読み出そうとすると十分な直線性が得られな
い。なぜならば、読み出し時に十分な順バイアス
がかからない為に短時間では出力電圧が必要な値
に到達しないからである。又、出力側のリセツト
すらないので、リセツト動作が不十分で残像が多
く発生してしまう。

また、一方、ベース蓄積型ホトセルは、N⁺、
P⁺、N^-、N⁺ホトトランジスタ構造を有してお
り、浮遊状態とされたベース（P⁺）、パルス的に
電圧が印加されるコレクタ（N⁺）と、容量とス
イツチングMOSFETとを含むエミツタホロアの
出力回路が接続されたエミツタ（N⁺）と、で構
成されている。しかしながら、この構成ではコレ
クタに電圧を印加することで読み出しを行つてい
る為に、第５図や第６図で後述するように高速動
作で直線性を確保することが難しい。

また、以上の従来技術とは別に、米国特許第
3624428号明細書や特公昭50−38531号公報にはベ
ースに絶縁層を介して電極を設けたトランジスタ
にエミツタ接地抵抗負荷の出力回路を接続し、ベ
ースを逆バイアスにして蓄蓄積動作を行い、該エ
ミツタ接地抵抗負荷の出力回路で電流読み出しを
行う構成が示されている。しかし破壊型の電流読
み出しである為に直線性、残像特性が悪い。ベー
スコレクタ間が比較的不純物濃度の高いものどう
しの接合となつているので、感度とりわけ青色感
度が低い。

［発明の目的］ 本発明の目的は、各セルに増幅機能を有するも
きわめて簡単な構造であり、将来の高解像度化に
も十分対処しうる新しい光電変換方法を提供する
ことを目的とする。

本発明の別の目的は、照射された光に対して直
線性の良好な出力信号を極短時間で得ることが可
能となる高速性に優れた光電変換方法を提供する
ことにある。

更に本発明の別の目的は、直線性の良好な高速
読み出しを行つても残像や固定パターンノイズが
ほとんど問題とならないような優れた光電変換方
法を提供することにある。

本発明の更に他の目的は、青色光に対しても感
度のよい光電変換方法を提供することにある。

かかる目的は、第１電極と電気的に接続されて
いる第１導電型の第１半導体領域と、 前記第１半導体領域に隣接して配設され、該第
１半導体領域よりも高い抵抗率の第２半導体領域
と、 前記第２半導体領域に隣接して配設されるとと
もに、第２電極に対して絶縁領域を介して配設さ
れている第１導電型と異なる第２導電型の第３半
導体領域と、 前記第３半導体領域に隣接して配設され、容量
負荷を含む出力回路に接続された第３電極に電気
的に接続された第１導電型の第４半導体領域と、 を有するトランジスタを含む光電変換装置を用い
た光電変換方法であつて、 前記第４半導体領域を接地電位に保持または浮
遊状態とし、前記第４半導体領域と前記第３半導
体領域との接合部を逆方向にバイアスし、前記第
３半導体領域に光エネルギーを受けることにより
生成されるキヤリアを蓄積する為に前記トランジ
スタを光照射する蓄積工程と、 前記第４半導体領域を浮遊状態に保ち、前記第
３半導体領域と前記第４半導体領域との接合部を
順方向にバイアスし蓄積されたキヤリアに対応す
る出力信号を前記容量負荷における電圧として第
３電極から読み出すことを含む読み出し工程と、 前記第４半導体領域を接地電位に保持し、前記
第３半導体領域と前記第４半導体領域との接合部
を順方向にバイアスし蓄積されたキヤリアを除く
ことを含むリフレツシユ工程と、 を順次行なうことを特徴とする光電変換方法によ
り達成される。

［作用］ 本発明によれば、蓄積、読み出し、リフレツシ
ユの各動作時に、制御電極領域となる第３半導体
領域の電位を、主電極領域となる第４半導体領
域、第１半導体領域とは独立的に制御することが
できる。蓄積時には、第３半導体領域と出力回路
に接続された第４半導体領域との間の接合は、逆
方向にバイアスされた状態から電荷の蓄積ととも
に第３半導体領域の電位が４半導体領域の電位ま
で変化する。したがつて、この時のバイアス電圧
により飽和電圧が決定されるので大きな飽和電圧
を確保することができる。次の読み出し時には、
上記接合が順方向に深くバイアスできる。そうす
ると極めて短い時間で照射された光に対して直線
性のい出力信号を得ることができる。この場合第
３半導体領域に蓄積された電荷は非破壊であるた
め、非破壊読み出しが可能であつて且つセル自体
がスイツチング作用をもつので読み出し用スイツ
チングトランジスタを省略することができる。ま
たリフレツシユ時には、読み出し時と同様に第３
半導体領域の電位を独立的に制御して第３半導体
領域と第４半導体領域との接合部を順方向に深く
バイアスすることで出力回路に接続された第４半
導体領域を通じてリフレツシユができ高速動作で
残像やノイズ除去が可能となる。

［実施例］ 以下に本発明の実施態様例を図面を用いて詳細
に説明する。

第１図は、本発明の一実施態様例に係る光電変
換装置を構成する光センサセルの基本構造および
動作を説明する図である。

第１図ａは、光センサセルの平面図を、第１図
ｂは、第１図ａ平面図のAA′部分の断面図を、第
１図ｃは、それの等価回路をそれぞれ示す。な
お、各部位において第１図ａ、ｂ、ｃに共通する
ものについては同一の番号をつけている。

第１図では、整列配置方式の平面図を示した
が、水平方向解像度を高くするために、画素ずら
し方式（補間配置方式）にも配置できることはも
ちろんのことである。

この光センサセルは、第１図ａ、ｂに示すごと
く、 リンＰ、アンチモンSb、ヒ素As等の不純物を
ドープしてｎ型又はn⁺型とされた第１半導体領
域としてのコレクタを構成するシリコン基板１の
上に、通常PSG膜等で構成されるパシベーシヨ
ン膜２； シリコン酸化膜SiO₂より成る絶縁酸化膜３； となり合う光センサセルとの間を電気的に絶縁
するためのSiO₂あるいはSi₃N₄等よりなる絶縁膜
又はポリシリコン膜等で構成される素子分離領域
４； エピタキシヤル技術等で形成される不純物濃度
の低く、基板１よりも高い抵抗率の第２半導体領
域としてのn^-領域５； その上の例えば不純物拡散技術又はイオン注入
技術を用いてボロンＢ等の不純物をドープした第
３半導体領域としてのバイポーラトランジスタの
ベースとなるｐ領域６； 不純物拡散技術、イオン注入技術等で形成され
る第４半導体領域としてのバイポーラトランジス
タのエミツタとなるn⁺領域７； 信号を外部へ読出すための、例えばアルミニウ
ムAl、Al−Si、Al−Cu−Si等の導電材料で形成
される第３電極としての配線８； 絶縁膜３を通して、浮遊状態になされたｐ領域
６にパルスを印加するための第２電極としての電
極９； それの配線１０； 基板１の裏面にオーミツクコンタクトをとるた
めに不純物拡散技術等で形成された不純物濃度の
高いn⁺領域１１； 基板の電位を与える、すなわちバイポーラトラ
ンジスタのコレクタ電位を与えるためのアルミニ
ウム等の導電材料で形成される第１電極としての
電極１２； より構成されている。

なお、第１図ａの１９はn⁺領域７と配線８の
接続をとるためのコンタクト部分である。又配線
８および配線１０の交互する部分はいわゆる２層
配線となつており、SiO₂等の絶縁材料で形成さ
れる絶縁領域で、それぞれ互いに絶縁されてい
る。すなわち、金属の２層配線構造になつてい
る。

第１図ｃの等価回路のコンデンサCox１３は電
極９、絶縁膜３、ｐ領域６のMOS構造より構成
され、又バイポーラトランジスタ１４はエミツタ
としてのn⁺領域７、ベースとしてのｐ領域６、
不純物濃度の小さいn^-領域５、コレクタとして
のｎ又はn⁺領域１の各部分より構成されている。
これらの図面から明らかなように、ｐ領域６は浮
遊領域になされている。

第１図ｃの第２の等価回路は、バイポーラトラ
ンジスタ１４をベース・エミツタの接合容量
Cbe15、ベース・エミツタのpn接合ダイオード
Dbe16、ベース・コレクタの接合容量Cbc17、ベ
ース・コレクタのpn接合ダイオードDbc18を用い
て表現したものである。

ここでは、本来等価回路図として、pn接合ダ
イオードDbe16及びpn接合ダイオードDbc18と並
列に記されるべき２つの異なる向きの電流源を示
す記号は省略してある。

ここで、本発明の光電変換方法における、キヤ
リア蓄積工程、読み出し工程、リフレツシユ工程
について、簡単に説明する。

キヤリア蓄積工程においては、予め、例えばバ
イポーラトランジスタのエミツタを接地、コレク
タを正電位とし、ベースを負電位としてエミツタ
に対して逆バイアス状態としておく。この状態で
光が照射されると、エレクトロン・ホール対が発
生してベース領域にホールが蓄積されていき、ベ
ース電位は、ベースに蓄積されたホールがエミツ
タに流出し始める電位（ここでは接地電位）まで
上昇する。この場合の光センサセルの飽和電圧
は、ベースを負電位にバイアスした時のバイアス
電位と接地電位との電位差で与えられるため、バ
イアス電位の設定により大きな飽和電圧を得るこ
とができる。

次に読み出し工程においては、エミツタを浮遊
状態、コレクタを所定の正電位とし、第１図ｂの
電極９に読み出し用の正の電圧を印加し、ベース
電位を上昇させて、エミツタに対して順バイアス
状態として、信号読み出しを行う。なおベースに
蓄積されたホールは第１図ｂのｐ領域６における
再結合確率が極めて小さいので非破壊読み出しが
可能である。

次にリフレツシユ工程においては、エミツタを
接地、コレクタを接地または正電位とし、第１図
ｂの電極９に正の電圧を印加し、ベース電位を上
昇させて、エミツタに対して順バイアス状態と
し、ベース電位を低下させる。かかる動作でベー
スに蓄積されていた電荷がリフレツシユされる。
なお、第１図ｂの電極９に印加していた正の電圧
をゼロボルトにもどすとベース電位は負電位とな
り、電荷蓄積工程で述べた逆バイアス状態とな
る。

第２図及び第４図を参照して回路構成について
説明すると、第４図の符号３０で示されるような
トランジスタを含む光電変換セルの第４半導体領
域たるエミツタ領域には出力回路が接続されてい
る。この出力回路は垂直ライン３８，３８′，３
８″、水平シフトレジスタ３９、MOSトランジス
タ４０，４０′，４０″、出力ライン４１、MOS
トランジスタ４２、出力トランジスタ４４、負荷
抵抗４５等で構成され、垂直ライン３８，３８′，
３８″は各々容量負荷としての配線容量を有して
いる。

また蓄積された電荷に基づき光電変換された信
号を読み出す為の読み出し手段として垂直シフト
レジスタ３２、バツフアMOSトランジスタ３３，
３３′，３３″、端子３４、水平ライン３１，３
１′，３１″が設けられた回路構成を採つている。

そして、制御電極領域たるベース領域（第３半
導体領域）は主電極領域たるエミツタ、コレクタ
領域（第４半導体領域、第１半導体領域）とは独
立的に読み出し手段によつて、その電位が制御さ
れる。この時の動作を第２図を参照して説明す
る。読み出し時には浮遊状態にある主電極領域と
してのエミツタ及び正の電位に保持されている主
電極領域としてのコレクタに対して、独立的に配
線１０より正の電圧V_Rを印加することでエミツ
タ電位に対してベース電位を上昇させることによ
り、制御電極領域と出力回路に接続された主電極
領域との間の接合について順方向電位が正方向に
バイアスされる。このようにして、エミツタ電位
がベース電位即ち光照射により発生した蓄積電圧
に等しくなるまで、電流が流れるのであるが、こ
のときに要する時間は、電圧V_Rの作用により短
縮され高速読み出しにおいても、優れた直線性が
確保できるのである。

一方、第１の主電極領域としてのエミツタはス
イツチ手段としてのMOSトランジスタ４８，４
８′，４８″によりアース記号をもつて示される第
１の基準電圧源に接続され接地される。

このとき第２主電極領域としてのコレクタは第
２の基準電圧源に接続、即ち正電位または接地電
位にされるこのような状態において正電位V_RHな
る電圧を印加して制御電極領域としてのベースの
電位を制御することにより少なくともベース・エ
ミツタ間が順方向バイアスされてベース領域に蓄
積されたホールが流れ出したり、ベース領域内に
電子が流入したりして蓄積された電荷が消滅す
る。このような順バイアスを与える為の順バイア
ス手段としては上記読み出し手段に加えて、例え
ば第１図のバツフアMOSトランジスタ３５，３
５′，３５″、端子３６，３７等を設けることで構
成される。

以下、光センサセルの基本動作を第１図を用い
て説明する。

この光センサセルの基本動作は、光入射による
電荷蓄積動作、読出し動作およびリフレツシユ動
作より構成される。

まず、電荷蓄積動作について説明する。

電荷蓄積動作においては、例えばエミツタは、
配線８を通して接地され、コレクタは配線１２を
通して正電位にバイアスされている。またベース
は、あらかじめコンデンサCox13に、配線１０を
通して正のパルス電圧を印加することにより負電
位、すなわち、エミツタ７に対して逆バイアス状
態にされているものとする。このCox13にパルス
を印加してベース６を負電位にバイアスする動作
については、、後にリフレツシユ動作の説明のと
き、くわしく説明する。

この状態において、第１図に示す様に光センサ
セルの表側から光２０が入射してくると、半導体
内においてエレクトロン・ホール対が発生する。
この内、エレクトロンは、ｎ領域１が正電位にバ
イアスされているのでｎ領域１側に流れだしてい
つてしまうが、ホールはｐ領域６にどんどん蓄積
されていく。このホールのｐ領域への蓄積により
ｐ領域６の電位は次第に正電位に向かつて変化し
ていく。

第１図ａ、ｂでも各センサセルの受光面下面
は、ほとんどｐ領域で占められており、一部n⁺
領域７となつている。当然のことながら、光によ
り励起されるエレクトロン・ホール対濃度は表面
に近い程大きい。このためｐ領域６中にも多くの
エレクトロン・ホール対が光により励起される。
ｐ領域中に光励起されたエレクトロンが再結合す
ることなくｐ領域６からただちに流れ出て、ｎ領
域に吸収されるような構造にしておけば、ｐ領域
６で励起されたホールはそのまま蓄積されて、ｐ
領域６を正電位方向に変化させる。ｐ領域６の不
純物濃度が均一になされている場合には、光で励
起されたエレクトロンは拡散で、ｐ領域６とn^-
領域５とのpn^-接合部まで流れ、その後はn^-領域
に加わつている強い電界によるドリフトでｎコレ
クタ領域１に吸収される。もちろん、ｐ領域６内
の電子の走行を拡散だけで行つてもよいわけであ
るが、表面から内部に行くほどｐベースの不純物
濃度が減少するように構成しておけば、この不純
物濃度差により、ベース内に内部から表面に向う
電界Ed、 Ed＝１／W_B・kT／ｑ・lnN_AS／N_Ai が発生する。ここで、W_Bはｐ領域６の光入射側
表面からの深さ、ｋはボルツマン定数、Ｔは絶対
温度、ｑは単位電荷、N_ASはｐベース領域６の表
面不純物濃度、N_Aiはｐ領域６のn^-高抵抗領域５
との界面における不純物濃度である。

ここで、N_AS／N_Ai＞３とすれば、ｐ領域６内
の電子の走行は、拡散よりはドリフトにより行わ
れるようになる。すなわち、ｐ領域６内に光によ
り励起されるキヤリアを信号として有効に動作さ
せるためには、ｐ領域６の不純物濃度は光入射側
表面から内部に向つて減少しているようになつて
いることが望ましい。拡散でｐ領域６を形成すれ
ば、その不純物濃度は光入射側表面にくらべ内部
に行くほど減少している。

センサセルの受光面下の一部は、n⁺領域７に
より占られている。n⁺領域７の深さは、通常0.2
〜0.3μm程度、あるいはそれ以下に設計されるか
ら、n⁺領域７で吸収される光の量は、もともと
あまり多くはないのでそれ程問題はない。ただ、
短波長側の光、特に青色光に対しては、n⁺領域
７の存在は感度低下の原因になる。n⁺領域７の
不純物濃度は通常１×10²⁰cm^-3程度あるいはそれ
以上に設計される。こうした高濃度に不純物がド
ープされたn⁺領域７におけるホールの拡散距離
は0.15〜0.2μm程度である。したがつて、n⁺領域
７内で光励起されたホールを有効にｐ領域６に流
し込むには、n⁺領域７も光入射側表面から内部
に向つて不純物濃度が減少する構造になつている
ことが望ましい。n⁺領域７の不純物濃度分布が
上記の様になつていれば、光入射側表面から内部
に向う強いドリフト電界が発生して、n⁺領域７
に光励起されたホールはドリフトによりただちり
ｐ領域６に流れ込む。n⁺領域７、ｐ領域６の不
純物濃度がいずれも光入射側表面から内部に向つ
て減少するように構成されていれば、センサセル
の光入射側表面側に存在するn⁺領域７、ｐ領域
６において光励起されたキヤリアはすべて光信号
として有効に働くのである。As又はＰを高濃度
にドープしたシリコン酸化膜あるいはポリシリコ
ン膜からの不純物拡散により、このn⁺領域７を
形成すると、上記に述べたような望ましい不純物
傾斜をもつn⁺領域を得ることが可能である。

最終的には、ホールの蓄積によりベース電位は
エミツタ電位まで変化し、この場合は接地電位ま
で変化して、そこでクリツプされることになる。
より厳密に言うと、ベース・エミツタ間が順方向
に深くバイアスされて、ベースに蓄積されたホー
ルがエミツタに流出し始める電圧でクリツプされ
る。つまり、この場合の光センサセルの飽和電位
は、最初にｐ領域６を負電位にバイアスしたとき
のバイアス電位と接地電位との電位差で略々与え
られるわけである。n⁺領域７が接地されず、浮
遊状態において光入力によつて発生した電荷の蓄
積を行う場合には、ｐ領域６はｎ領域１と略々同
電位まで電荷を蓄積することができる。

以上は電荷蓄積動作の定性的な概略説明である
が、以下に少し具体的かつ定量的に説明する。

この光センサセルの分光感度分布は次式で与え
られる。

Ｓ（λ）＝λ／1.24・exp（−αx） ｘ｛１−exp（−αy）｝・Ｔ 〔Ａ／Ｗ〕 但し、λは光の波長〔μm〕、αはシリコン結晶
中での光の減衰係数〔μm^-1〕、ｘは半導体表面に
おける、再結合損失を起こし感度に寄与しない
“dead 1ayer”（不感領域）の厚さ〔μm〕、ｙは
エピタキシヤル層の厚さ〔μm〕、Ｔは透過率すな
わち、入射してくる光量に対して反射等を考慮し
て有効に半導体中に入射する光量の割合をそれぞ
れ示している。この光センサセルの分光感度Ｓ
（λ）および放射照度Ee（λ）を用いて光電流Ip
は次式で計算される。

Ip＝∫^∞ _pＳ（λ）・Ee（λ）・dλ 〔μA／cm²〕 但し、放射照度Ee（λ）〔μW・cm^-2・nm^-1〕は
次式で与えられる。

Ee（λ）＝E_V・Ｐ（λ）／6.80∫^∞／_pＶ（λ）Ｐ（λ
）・dλ 〔μW・cm^-2・nm^-1〕 但しE_Vはセンサの受光面の照度〔Lux〕、Ｐ
（λ）はセンサの受光面に入射している光の分光
分布、Ｖ（λ）は人間の目の比視感度である。

これらの式を用いると、エピ厚の層4μmをもつ
光センサセルでは、Ａ光源（2854〓）で照射さ
れ、センサ受光面照度が１〔Lux〕のとき、約
280nA／cm^-2の光電流が流れ、入射してくるフオ
トンの数あるいは発生するエレクトロン・ホール
対の数は1.8×10¹²ケ／cm²・Sec程度である。

又、この時、光により励起されたホールがベー
スに蓄積することにより発生する電位VpはVp＝
Ｑ／Ｃで与えられる。Ｑは積されるホールの電荷
量であり、ＣはCbe15とCbc17を加算した接合容
量である。

今、n⁺領域７の不純物濃度を10²⁰cm^-3、ｐ領域
６の不純物濃度を５×10¹⁶cm^-3、n^-領域５の不純
物濃度を10¹³cm^-3、n⁺領域７の面積を16μm²、ｐ
領域６の面積を64μm²、n^-領域５の厚さを3μmに
したときの接合容量は、約0.014pF位になり、一
方、ｐ領域６に蓄積されるホールの個数は、蓄積
時間１／60sec、有効受光面積、すなわちｐ領域
６の面積から電極８および９の積を引いた積を
56μm²程度とすると、1.7×10⁴ケとなる。従つて
光入射により発生する電位Vpは190mV位にな
る。

ここで注目すべきことは、高解像度化され、セ
ルサイズが縮小化されていつた時に、一つの光セ
ンサセルあたりに入射する光量が減少し、蓄積電
荷量Ｑが共に減少していくが、セルの縮小化に伴
ない接合容量をセルサイズに比例して減少してい
くので、光入射により発生する電位Vpはほぼ一
定に保たれるということである。これは本発明に
おける光センサセルが第１図に示すごとく、きわ
めて簡単な構造をしており有効受光面がきわめて
大きくとれる可能性を有しているからである。

インターラインタイプのCCDの場合と比較し
て本発明における光電変換装置が有利な理由の一
つはここにあり、高解像度化にともない、インタ
ーラインタイプのCCD型撮像装置では、転送す
る電荷量を確保しようとする転送部の面積が相対
的に大きくなり、このため有効受光面が減少する
ので、感度、すなわち光入射による発生電圧が減
少してしまうことになる。また、インターライン
タイプのCCD型撮像装置では、飽和電圧が転送
部の大きさにより制限され、どんどん低下してい
つてしまうのに対し、本発明における光センサセ
ルでは、先にも書いた様に、最にｐ領域６を負電
位にバイアスした時のバイアス電圧により飽和電
圧は決まるわけであり、大きな飽和電圧を確保す
ることができる。

以上の様にしてｐ領域６に蓄積された電荷によ
り発生した電圧を外部へ読出す動作にいて次に説
明する。

読出し動作状態では、エミツタ、配線８は浮遊
状態に、コレクタは正電位Vccに保持される。

第２図に等価回路を示す。

ここでも、本来等価回路として、pn接合ダイ
オードDbe16及びpn接合ダイオードDbc18と並列
に記されるべき２の異なる向きの電流源を示す記
号は省略してある。

今、光を照射する前に、ベース６を負電位にバ
イアスした時の電位を−V_Bとし、光照射により
発生した蓄積電圧をV_Pとすると、ベース電位は、
−V_B＋V_Pなる電位になつている。この状態で配
線１０を通して電極９に読出し用の正の電圧V_R
を印加すると、この正の電位V_Rは酸化膜容量
Cox13とベース・エミツタ間接合容量Cbe15、ベ
ース・コレクタ間接合容量Cbc7により容量分割
され、ベースには電圧 Cox／Cox＋Cbe＋Cbc・V_R が加算される。従つてベース電位は −V_B＋V_P＋Cox／Cox＋Cbe＋Cbc・V_R となる。ここで −V_B＋Cox／Cox＋Cbe＋Cbc・V_R＝０ となる条件が成立するようにしておくと、ベース
電位は光照射により発生した蓄積電圧V_Pそのも
のとなる。このようにしてエミツタ電位に対して
ベース電位が正方向にバイアスされると、エレク
トロンは、エミツタからベースに注入され、コレ
クタ電位が正電位になつているので、ドリフト電
界により加速されて、コレクタに到達する。この
時に流れる電流は、次式で与えられる。

ｉ＝A_j・ｑ・Dn・n_pe／W_B（１＋lnN_Ae／N_AC） ×｛expｑ／kT（V_P−V_e）−１｝ 但しA_jはベース・エミツタ間の接合面積、ｑ
は単位電荷量（1.6×10^-19クーロン）、D_oはベー
ス中におけるエレクトロンの拡散定数、n_peはｐ
ベースのエミツタ端における少数キヤリヤとして
のエレクトロン濃度、W_Bはベース幅、N_Aeはベ
ースのエミツタ単におけるアクセプタ濃度、N_Ac
はベースのコレクタ端におけるアクセプタ濃度、
ｋはボルツマン定数、Ｔは絶対温度、V_eはエミ
ツタ電位である。

この電流は、エミツタ電位V_eがベース電位、
すなわちここでは光照射により発生した蓄積電圧
V_pに等しくなるまで流れることは上式から明ら
かである。この時エミツタ電位V_eの時間的変化
は次式で計算される。

Cs・dV_e／dt＝ ｉ＝A_j・ｑ・Dn・n_pe／W_B（１＋lnN_Ae／N_Ac ×｛expｑ／kT（V_p−V_e）−１｝ 但し、ここで配線容量Csはエミツタに接続さ
れている配線８のもつ容量２１である。

第５図は、上式を用いて計算したエミツタ電位
の時間変化の一例を示している。

第５図によればエミツタ電位がベース電位に等
しくなるためには、約１秒位を要することにな
る。これはエミツタ電位V_eがV_pに近くなるとあ
まり電流が流れなくなることに起因しているわけ
である。したがつて、これを解決する手段は、先
に電電極９に正電圧V_Rを印加するときに、 −V_B＋Cox／Cox＋Cbe＋Cbc・V_R＝０ なる条件を設定したが、この条件の代りに −V_B＋Cox／Cox＋Cbe＋Cbc・V_R＝V_Bias なる条件を入れ、ベース電位をV_Biasだけ、余分
に順方向にバイアスしてやる方法が考えられる。
この時に流れる電流は次式で与えられる。

ｉ＝A_j・ｑ・Dn・n_pe／W_B（１＋lnN_Ae／N_Ac ×｛expｑ／KT（V_p＋V_Bias−V_e）−１｝ 第６図ａに、V_Bias＝0.6Vとした場合、ある一
定時間の後、電極９に印加していたV_Rをゼロボ
ルトにもどし、流れる電流を停止させたときの蓄
積電圧V_pに対する、読出し電圧、すなわちエミ
ツタ電位の関係を示す。但し、第６図ａでは、読
出し電圧はバイアス電圧成分による読出し時間に
依存する一定の電位が必ず加算されてくるがその
ゲタ分をさし引いた値をプロツトしている。電極
９に印加している正電圧V_Rをゼロボルトにもど
した時には、印加したときは逆に −Cox／Cox＋Cbe＋Cbc・V_R なる電圧がベース電位に加算されるので、ベース
電位は、正電圧V_Rを印加する前の状態、すなわ
ち、−V_Bになり、エミツタに対し逆バイアスされ
るので電流の流れが停止するわけである。第６図
ａによれば100ns程度以上の読出し時間（すなわ
ちV_Rを電極９に印加している時間）をとれば、
蓄積電圧V_pと読出し電圧は４桁程度の範囲にわ
たつて直線性は確保され、高速の読出しが可能で
あることを示している。第６図ａで、45゜の線は
読出しに十分の時間をかけた場合の結果であり、
上記の計算例では、配線８の容量Csを4pFとして
いるが、これはCbe＋Cbcの接合容量の0.014pFと
比較して約300倍も大きいにもかかわらず、ｐ領
域６に発生した蓄積電圧V_pが何らの減衰も受け
ず、かつ、バイアス電圧の効果により、きわめて
高速に読出されていることを第６図ａは示してい
る。これは上記構成に係る光センサセルのもつ増
幅機能、すなわち電荷増幅機能が有効に働らいて
いるからである。

これに対して従来のMOS型撮像装置では、蓄
積電圧V_pは、このような読出し過程において配
線容量Csの影響でCj・V_p／（Cj＋Cs）（但しCjは
MOS型撮像装置の受光部のpn接合容量）となり、
２桁位読出し電圧値が下がつてしまうという欠点
を有していた。このためMOS型撮像装置では、
外部へ読出すためのスイツチングMOSトランジ
スタの寄生容量のばらつきによる固定パターン雑
音、あるいは配線容量すなわち出力容量が大きい
ことにより発生するランダム雑音が大きく、Ｓ／
Ｎ比がとれないという問題があつたが、第１図
ａ、ｂ、ｃで示す構成の光センサセルでは、ｐ領
域６に発生した蓄積電圧そのものが外部に読出さ
れるわけであり、この電圧はかなり大きいため固
定パターン雑音、出力容量に起因するランダム雑
音が相対的に小さくなり、きわめてＳ／Ｎ比の良
い信号を得ることが可能である。

先に、バイアス電圧V_Biasを0.6Vに設定したと
き、４桁程度の直線性が100nsec程度の高速読出
し時間で得られることを示したが、この直線性お
よび読出し時間とバイアス電圧V_Biasの関係を計
算した結果をさらにくわしく、第６図ｂに示す。

第６図ｂにおいて、横軸はバイアス電圧V_Bias
であり、また、縦軸は読出し時間をとつている。
またパラメータは、蓄積電圧が1mVのときに、
読出し電圧が1mVの80％、90％、95％、98％に
なるまでの時間依存性を示している。第６図ａに
示される様に、蓄積電圧1mVにおいて、それぞ
れ80％、90％、95％、98％になつている時は、そ
れ以上の蓄積電圧では、さらに良い値を示してい
ることは明らかである。

この第６図ｂによれば、バイアス電圧V_Biasが
0.6Vでは、読出し電圧が蓄積電圧の80％になる
のは読出し時間が0.12μs、90％になるのは
0.27μs、95％になるのは0.54μs、98％になるのは
1.4μsであるのがわかる。また、バイアス電圧
V_Biasを0.6Vより大きくすれば、さらに高速の読
出しが可能であることを示している。この様に、
撮像装置の全体の設計から読出し時間および必要
な直線性が決定されると、必要とされるバイアス
電圧V_Biasが第６図ｂのグラフを用いることによ
り決定することができる。

上記構成に係る光センサセルのもう一つの利点
は、ｐ領域６に蓄積されたホールはｐ領域６にお
けるエレクトロンとホールの再結合確率がきわめ
て小さいことから非破壊的に読出し可能なことで
ある。すなわち読出し時に電極９に印加していた
電圧V_Rをゼロボルトにもどした時、ｐ領域６の
電位は電圧V_Rを印加する前の逆バイアス状態に
なり、光照射により発生した蓄積電圧V_pは、新
しく光が照射されない限り、そのまま保存される
わけである。このことは、上記構成に係る光セン
サセルを光電変換装置として構成したときに、シ
ステム動作上、新しい機能を提供することができ
ることを意味する。

このｐ領域６に蓄積電圧V_pを保持できる時間
は、きわめて長く、最大の保持時間は、むしろ、
接合の空乏層中において熱的に発生する暗電流に
よつて制限を受ける。すなわち、この熱的に発生
する暗電流により光センサセルが飽和してしまう
からである。しかしながら、上記構成に係る光セ
ンサセルでは、空乏層の広がつている領域は、低
不純物濃度領域であるn^-領域５であり、このn^-
領域５は10¹²cm^-3〜10¹⁴cm^-3程度と、きわめて不
純物濃度が低いため、その結晶性が良好であり、
MOS型、CCD型撮像装置に比較して熱的に発生
するエレクトロン・ホール対は少ない。このた
め、暗電流は、他の従来の装置に比較して小さ
い。すなわち、上記構成に係る光センサセルは本
質的に暗電流雑音の小さい構造をしているわけで
ある。

次いでｐ領域６に蓄積された電荷をリフレツシ
ユする動作について説明する。

上記構成に係る光センサセルでは、すでに述べ
たごとく、ｐ領域６に蓄積された電荷は、読出し
動作では消滅しない。このため新しい光情報を入
力するためには、前に蓄積されていた電荷を消滅
させるためのリフレツシユ動作が必要である。ま
た同時に、浮遊状態になされているｐ領域６の電
位を所定の負電圧に帯電させておく必要がある。

上記構成に係る光センサセルでは、リフレツシ
ユ動作も読出し動作と同様、配線１０を通して電
極９に正電圧を印加することにより行う。このと
き、配線８を通してエミツタを接地する。コレク
タは、電極１２を通して接地又は正電位にしてお
く。第３図にリフレツシユ動作の等価回路を示
す。但しコレクタ側を接地した状態の例を示して
いる。

この状態で正電圧V_RHなる電圧が電極９に印加
されると、ベース２２には、酸化膜容量Cox13、
ベース・エミツタ間接合容量Cbe15、ベース・コ
レクタ間接合容量Cbc17の容量分割により、 Cox／Cox＋Cbe＋Cbc・V_RH なる電圧が、前の読出し動作のときと同様瞬時的
にかかる。この電圧によりベース・エミツタ間接
合ダイオードDbe16およびベース・コレクタ間接
合ダイオードDbc18は順方向バイアスされて導通
状態となり、電流が流れ始め、ベース電位は次第
に低下していく。

この時、浮遊状態にあるベースの電位Ｖの変化
は近似的に次式で表わされる。

（Cbe＋Cbc）dV／dt＝−（i₁＋i₂） 但し、 i₁＝Ab（qD_pp_oe／Lp＋qD_on_pe／W_B） ｘ｛exp（ｑ／kTＶ）−１｝ i₂＝AeqD_on_pe／W_B ｘ｛exp（ｑ／kTＶ）−１｝ i₁はダイオードDbcを流れる電流、i₂はダイオ
ードDbeを流れる電流である。A_bはベース面積、
Aeはエミツタ面積、Dpはコレクタ中におけるホ
ールの拡散定数、P_oeはコレクタ中における熱平
衡状態のホール濃度、Lpはコレクタ中における
ホールの平均自由行程、n_peはベース中における
熱平衡状態でのエレクトロン濃度である。i₂で、
ベース側からエミツタへのホール注入による電流
は、エミツタの不純物濃度がベースの不純物濃度
にくらべて充分高いので、無視できる。

上に示した式は、段階接合近似のものであり実
際のデバイスでは段階接合からはずれており、又
ベースの厚さが薄く、かつ複雑な濃度分布を有し
ているので厳密なものではないが、リフレツシユ
動作をかなりの近似で説明可能である。

上式中のベース・コレクタ間に流れる電流i₁の
内、ｑ・Dp・p_oe／Lpはホールによる電流、すな
わちベースからホールがコレクタ側へ流れだす成
分を示している。このホールによる電流が流れや
すい様に上記構成に係る光センサセルでは、コレ
クタの不純物濃度は、通常のバイポーラトランジ
スタに比較して少し低めに設計される。

この式を用いて計算した。ベース電位の時間依
存性の一例を第７図に示す。横軸は、リフレツシ
ユ電圧V_RHが電極９に印加された瞬間からの時間
経過すなわちリフレツシユ時間を、縦軸は、ベー
ス電位をそれぞれ示す。また、ベースの初期電位
をパラメータにしている。ベースの初期電位と
は、リフレツシユ電圧V_RHが加わつた瞬間に、浮
遊状態にあるベースが示す電位であり、V_RH，
Cox、Cbe、Cbc及びベースに蓄積されている電
荷によつてきまる。

この第７図をみれば、ベースの電位は初期電位
によらず、ある時間経過後には必ず、片対数グラ
フ上で一つの直線にしたがつて下がつていく。

第７図ｂに、リフレツシユ時間に対するベース
電位変化の実験値を示す。第７図ａに示した計算
例に比較して、この実験で用いたテストデバイス
は、デイメンシヨンがかなり大きいため、計算例
とはその絶対値は一致しないが、リフレツシユ時
間に対するベース電位変化が片対数グラフ上で直
線的に変化していることが実証されている。この
実験例ではコレクタおよびエミツタの両者を接地
したときの値を示している。

今、光照射による蓄積電圧V_p最大値を0.4〔Ｖ〕、
リフレツシユ電圧V_RHによりベースに印加される
電圧Ｖを0.4〔Ｖ〕とすると、第７図に示すごとく
初期ベース電位の最大値は0.8〔Ｖ〕となり、リフ
レツシユ電圧印加後10^-15〔sec〕後には直線にの
つてベース電位が下がり始め、10^-5〔sec〕後に
は、光があたらなかつた時、すなわち初期ベース
電位が0.4〔Ｖ〕のときの電位変化と一致する。

ｐ領域６が、MOSキヤパシタCoxを通して正
電圧をある時間印加し、その正電圧を除去すると
負電位に帯電する仕方には、２通りの仕方があ
る。一つは、ｐ領域６から正電荷を持つホール
が、主として接地状態にあるｎ領域１に流れ出す
ことによつて、負電荷が蓄積される動作である。
ｐ領域６からホールが、ｎ領域１に一方的に流
れ、ｎ領域１の電子があまりｐ領域６内に流れ込
まないようにするためには、ｐ領域６の不純物密
度をｎ領域１の不純物密度より高くしておけばよ
い。一方、n⁺領域７がｎ領域１からの電子が、
ｐ領域６に流れ込み、ホールと再結合することに
よつて、ｐ領域６に負電荷が蓄積する動作も行え
る。この場合には、ｎ領域１の不純物密度はｐ領
域６より高くなされている。ｐ領域６からホール
が流出することによつて、負電荷が蓄積する動作
の方が、ｐ領域６ベースに電子が流れ込んでホー
ルと再結合することにより負電荷が蓄積する動作
よりはるかに速い。しかし、これまでの実験によ
れば、電子をｐ領域６に流し込むリフレツシユ動
作でも、光電変換装置の動作に対しては、十分に
速い時間応答を示すことが確認されている。

上記構成に係る光センサセルをXY方向に多数
ならべて光電変換装置を構成したとき、画像によ
り各センサセルで、蓄積電圧V_pは、上記の例で
は０〜0.4〔Ｖ〕の間でばらついているが、リフレ
ツシユ電圧V_RH印加後10^-5〔sec〕には、全てのセ
ンサセルのベースには約0.3〔Ｖ〕程度の一定電圧
は残るものの、画像による積電圧V_pの変化分は
全て消えてしまうことがわかる。すなわち、上記
構成に係る光センサセルによる光電変換装置で
は、リフレツシユ動作により全てのセンサセルの
ベース電位をゼロボルトまで持つていく完全リフ
レツシユモードと（このときは第７図ａの例では
10〔sec〕を要する）、ベース電位にはある一定電
圧は残るものの蓄積電圧V_pによる変動成分が消
えてしまう過渡的リフレツシユモードの二つが存
在するわけである（このときは第７図ａの例で
は、10〔μsec〕〜10〔sec〕のリフレツシユパル
ス）。以上の例では、リフレツシユ電圧V_RHによ
りベースに印加される電圧V_Aを0.4〔Ｖ〕とした
が、この電圧V_Aを0.6〔Ｖ〕とすれば、上記、過
渡的リフレツシユモードは、第７図によれば、１
〔nsec〕でおこり、きわめて高速にリフレツシユ
することができる。完全リフレツシユモードで動
作させるか、過渡的リフレツシユモードで動作さ
せるかの選択は光電変換装置の使用目的によつて
決定される。

この過渡的リフレツシユモードにおいてベース
に残る電圧をV_Rとすると、リフレツシユ電圧V_RH
印加後、V_RHをゼロボルトにもどす瞬間の過渡的
状態において、 −Cox／Cox＋Cbe＋Cbc・V_RH なる負電圧がベースに加算されるので、リフレツ
シユパルスによるリフレツシユ動作後のベース電
位は V_R−Cox／Cox＋Cbe＋Cbc・V_RH となり、ベースはエミツタに対して逆バイアス状
態になる。

先に光により励起されたキヤリアを蓄積する蓄
積動作のとき、蓄積状態ではベースは逆バイアス
状態で行われるという説明をしたが、このリフレ
ツシユ動作により、リフレツシユおよびベースを
逆バイアス状態に持つていくことの２つの動作が
同時に行われるわけである。

第７図ｃにリフレツシユ電圧V_RHに対するリフ
レツシユ動作後のベース電位 V_R−Cox／Cox＋Cbe＋Cbc・V_RH の変化の実験値を示す。パラメータとしてCoxの
値を5pFから100pFまでとつている。丸印は実験
値であり、実線は V_k−Cox／Cox＋Cbe＋Cbc・V_RH より計算される計算値を示している。このとき
V_k＝0.52Vであり、また、Cbc＋Cbe＝4pFであ
る。但し観測用オシロスコープのプローグ容量
13pFがCbc＋Cbeに並列に接続されている。この
様に、計算値と実験値は完全に一致しており、リ
フレツシユ動作が実験的にも確認されている。

以上のリフレツシユ動作においては、第３図に
示す様に、コレクタを接地したときの例について
説明したが、コレクタを正電位にした状態で行う
ことも可能である。このときは、ベース・コレク
タ間接合ダイオードDbc18が、リフレツシユパル
スが印加されても、このリフレツシユパルスによ
りベースに印加される電位よりも、コレクタに印
加されている正電位の方が大きいと非導通状態の
ままなので、電流はベース・エミツタ間接合ダイ
オードDbe16だけを通して流れる。このため、ベ
ース電位の低下は、コレクタを接地した時より相
対的にゆつくりしたものとはなるが、基本的に
は、前に説明したのと、まつたく同様な高速リフ
レツシユ動作が行われるわけである。

すなわち第７図ａのリフレツシユ時間に対する
ベース電位の関係は、第７図ａのベース電位が低
下する時の斜めの直線が右側の方、つまり、より
時間の要する方向へシフトすることになる。した
がつて、コレクタを接地した時と同じリフレツシ
ユ電圧V_RHを用いると、リフレツシユに時間を要
することになるが、リフレツシユ電圧V_RHをわず
か高めてやればコレクタを接地した時と同様、高
速のリフレツシユ動作が可能である。

以上が光入射による電荷蓄積動作、読出し動
作、リフレツシユ動作よりなる上記構成に係る光
センサセルの基本動作の説明である。

以上説明したごとく、上記構成に係る光センサ
セルの基本構造は、すでにあげた特開昭56−
150878号公報、特開昭56−157073号公報、特開昭
56−165473号公報と比較してきわめて簡単な構造
であり、将来の高解像度化に十分対応できるとと
もに、それらのもつ優れた特徴である増幅機能か
らくる低雑音、高出力、広ダイナミツクレンジ、
非破壊読出し等のメリツトをそのまま保存してい
る。

次に、以上説明した構成に係る光センサセルを
二次元に配列して構成した本発明の光電変換装置
の一実施例について図面を用いて説明する。

基本光センサセル構造を二次元的に３×３に配
列した光電変換装置の回路構成図を第４図に示
す。

すでに説明した点線で囲まれた基本光センサセ
ル３０（この時バイポーラトランジスタのコレク
タは基板及び基板電極に接続されることを示して
いる。）読出しパルスおよびリフレツシユパルス
を印加するための水平ライン３１，３１′，３
１″、読出しパルスを発生させるための垂直シフ
トレジスタ３２、垂直シフトレジスタ３２と水平
ライン３１，３１′，３１″の間のバツフアMOS
トランジスタ３３，３３′，３３″のゲートにパル
スを印加するための端子３４、リフレツシユパル
スを印加するためのバツフアMOSトランジスタ
３５，３５′，３５″、それのゲートにパルスを印
加するための端子３６、リフレツシユパルスを印
加するための端子３７、基本光センサセル３０か
ら蓄積電圧を読出すための垂直ライン３８，３
８′，３８″、各垂直ラインを選択するためのパル
スを発生する水平シフトレジスタ３９、各垂直ラ
インを開閉するためのゲート用MOSトランジス
タ４０，４０′，４０″、蓄積電圧をアンプ部に読
出すための出力ライン４１、読出し後に、出力ラ
インに蓄積した電荷をリフレツシユするための
MOSトランジスタ４２、MOSトランジスタ４２
へリフレツシユパルスを印加するための端子４
３、出力信号を増幅するためのバイポーラ、
MOS、FET、Ｊ−FET等のトランジスタ４４、
負荷抵抗４５、トランジスタと電源を接続するた
めの端子４６、トランジスタの出力端子４７、読
出し動作において垂直ライン４０，４０′，４
０″に蓄積された電荷をリフレツシユするための
MOSトランジスタ４８，４８′，４８″、および
MOSトランジスタ４８，４８′，４８″のゲート
にパルスを印加するための端子４９によりこの光
電変換装置は構成されている。

この光電変換装置の動作について第４図および
第８図に示すパルススタイミング図を用いて説明
する。

第８図において、区間６１はリフレツシユ動
作、区間６２は蓄積動作、区間６３は読出し動作
にそれぞれ対応している。

時刻t₁において、基板電位、すなわち光センサ
セル部のコレクタ電位６４は、接地電位または正
電位に保たれるが、第８図では接地電位に保たれ
ているものを示している。接地電位または正電位
のいずれにしても、すでに説明した様に、リフレ
ツシユに要する時間が異なつてくるだけであり、
基本動作に変化はない。端子４９の電位６５は
high状態であり、MOSトランジスタ４８，４
８′，４８″は導通状態に保たれ、各光センサセル
は、垂直ライン３８，３８′，３８″を通して接地
されている。また端子３６には、波形６６のごと
くバツフアMOSトランジスタが導通する電圧が
印加されており、全画面一括リフレツシユ用バツ
フアMOSトランジスタ３５，３５′，３５″は導
通状態となつている。この状態で端子３７に波形
６７のごとくパルスが印加されると、水平ライン
３１，３１′，３１″を通して各光センサセルのベ
ースに電圧がかかり、すでに説明した様に、リフ
レツシユ動作に入り、それ以前に蓄積されていた
電荷が、完全リフレツシユモード又は過渡的リフ
レツシユモードにしたがつてリフレツシユされ
る。完全リフレツシユモードになるか又は過渡的
リフレツシユモードになるかは波形６７のパルス
幅により決定されるわけである。

t₂時刻において、すでに説明したごとく、各光
センサセルのトランジスタのベースはエミツタに
対して逆バイアス状態となり、次の蓄積区間６２
へ移る。このリフレツシユ区間６１においては、
図に示すように、他の印加パルスは全てlow状態
に保たれている。

蓄積動作区間６２においては、基板電圧、すな
わちトランジスタのコレクタ電位波形６４は正電
位にする。これにより光照射により発生したエレ
クトロン・ホール対のうちエレクトロンを、コレ
クタ側へ早く流してしまうことができる。しか
し、このコレクタ電位を正電位に保つことは、ベ
ースをエミツタに対して逆方向バイアス状態、す
なわち負電位にして撮像しているので必須条件で
はなく、接地電位あるいは若干負電位状態にして
も基本的な蓄積動作に変化はない。

蓄積動作状態においては、MOSトランジスタ
４８，４８′，４８″のゲート端子４９の電位６５
は、リフレツシユ区間と同様、highに保たれ、各
MOSトランジスタは導通状態に保たれる。この
ため、各光センサセルのエミツタは垂直ライン３
８，３８′，３８″を通して接地されている。強い
光の照射により、ベースにホールが蓄積され、飽
和してくると、すなわちベース電位がエミツタ電
位（接地電位）に対して順方向バイアス状態にな
つてくると、ホールは垂直ライン３８，３８′，
３８″を通して流れ、そこでベース電位変化は停
止し、クリツプされることになる。したがつて、
垂直方向にとなり合う光センサセルのエミツタが
垂直ライン３８，３８′，３８″により共通に接地
されていても、この様に垂直ライン３８，３８′，
３８″を接地しておくと、ブルーミング現象を生
ずることはない。

このブルーミング現象をさける方法は、MOS
トランジスタ４８，４８′，４８″を非導通状態に
して、垂直ライン３８，３８′３８″を浮遊状態に
していても、基板電位、すなわちコレクタ電位６
４を若干負電位にしておき、ホールの蓄積により
ベース電位が正電位方向に変化してきたとき、エ
ミツタより先にコレクタ側の方へ流れ出す様にす
ることにより達成することも可能である。

蓄積区間６２に次いで、時刻t₃より読出し区間
６３になる。この時刻t₃において、MOSトラン
ジスタ４８，４８′，４８″のゲート端子４９の電
位６５をlowにし、かつ水平ライン３１，３１′，
３１″のバツフアMOSトランジスタ３３，３３′，
３３″のゲート端子の電位６８をhighにし、それ
ぞれのMOSトランジスタを導通状態とする。但
し、このゲート端子３４の電位６８をhighにする
タイミングは、時刻t₃であることは必須条件では
なく、それより早い時刻であれば良い。

時刻t₄では、垂直シフトレジスタ３２の出力の
うち、水平ライン３１に接続されたものが波形６
９のごとくhighとなり、このとき、MOSトラン
ジスタ３３が導通状態であるから、この水平ライ
ン３１に接続された３つの各光センサセルの読出
しが行なわれる。この読出し動作はすでに前に説
明した通りであり、各光センサセルのベース領域
に蓄積された信号電荷により発生した信号電圧
は、そのまま、垂直ライン３８，３８′，３８″に
現われる。このときの垂直シフトレジスタ３２か
らのパルス電圧のパルス幅は、第６図に示した様
に、蓄積電圧に対する読出し電圧が、十分直線象
を保つ関係になるパルス幅に設定される。またパ
ルス電圧は先に説明した様に、V_Bias分だけエミ
ツタに対して順方向バイアスがかかる様調整され
る。

次いで、時刻t₅において、水平シフトレジスタ
３９の出力のうち、垂直ライン３８に接続された
MOSトランジスタ４０のゲートへの出力だけが
波形７０のごとくhighとなり、MOSトランジス
タ４０が導通状態となり、出力信号は出力ライン
４１を通して、出力トランジスタ４４に入り、電
流増幅されて出力端子４７から出力される。この
様に信号が読出された後、出力ライン４１には配
線容量に起因する信号電荷が残つているので、時
刻t₆において、MOSトランジスタ４２のゲート
端子４３にパルス波形７１のごとくパルスを印加
し、MOSトランジスタ４２を導通状態にして出
力ライン４１を接地して、この残留した信号電荷
をリフレツシユしてやるわけである。以下同様に
して、スイツチングMOSトランジスタ４０，４
０′，４０″を順次導通させて垂直ライン３８，３
８′，３８″の信号出力を読出す。この様にして水
平に並んだ一ライン分の各光センサセルからの信
号を読出した後、垂直ライン３８，３８′，３
８″には、出力ライン４１と同様、それの配線容
量に起因する信号電荷が残留しているので、各垂
直ライン３８，３８′，３８″に接続されたMOS
トランジスタ４８，４８′，４８″を、それのゲー
ト端子４９に波形６５で示される様にhighにして
導通させ、この残留信号電荷をリフレツシユす
る。

次いで、時刻t₈において、垂直シフトレジスタ
３２の出力のうち、水平ライン３１′に接続され
た出力が波形６９′のごとくhighとなり、水平ラ
イン３１′に接続された各光センサセルの蓄積電
圧が、各垂直ライン３８，３８′，３８″に読出さ
れるわけである。以下、順次前と同様の動作によ
り、出力端子４７から信号が読出される。

以上の説明においては、蓄積区間６２と読出し
区間６３が明確に区分される様な応用分野、例え
ば最近研究開発が積極的に行なわれているスチル
ビデオに適用される動作状態について説明した
が、テレビカメラの様に蓄積区間６２における動
作と読出し区間６３における動作が同時に行なわ
れている様な応用分野に関しても、第８図のパル
スタイミングを変更することにより適用可能であ
る。但し、この時のリフレツシユは全画面一括リ
フレツシユではなく、一ライン毎のリフレツシユ
機能が必要である。例えば、水平ライン３１に接
続された各光センサセルの信号が読出された後、
時刻t₇において各垂直ラインに残留した電荷を消
去するためMOSトランジスタ４８，４８′，４
８″を導通にするが、このとき水平ライン３１に
リフレツシユパルスを印加する。すなわち、波形
６９において時刻t₇においても時刻t₄と同様、パ
ルス電圧、パルス幅の異なるパルスを発生する様
な構成の垂直シフトレジスタを使用することによ
り達成することができる。この様にダブルパルス
的動作以外には、第４図の右側に設置した一括リ
フレツシユパルスを印加する機器の代わりに、左
側と同様の第２の垂直シフトレジスタを右側にも
設け、タイミングを左側に設けられた垂直レジス
タとずらせながら動作させることにより達成させ
ることも可能である。

この時は、すでに説明したような蓄積状態にお
いて、各光センサセルのエミツタおよびコレクタ
の各電位を操作してブルーミングを押えるという
動作の自由度が少なくなる。しかし、基本動作の
所で説明した様に、読出し状態では、ベースに
V_Biasなるバイアス電圧を印加したときに高速読
出しができる様な構成としているので、第５図の
グラフからわかる様に、V_Biasを印加しない時に、
各光センサセルの飽和により、垂直ライン２８，
２８′，２８″に流れ出す信号電荷分はきわめてわ
ずかであり、ブルーミング現象は、まつたく問題
にはならない。

また、スミア現象に対しても、本実施例に係る
光電変換装置は、きわめて優れた特性を得ること
ができる。スミア現象は、CCD型撮像装置、特
にフレーム転送型においては、光の照射されてい
る所を電荷転送されるという、動作および構造上
発生する問題であり、インタライン型において
は、特に長波長の光により半導体の深部で発生し
たキヤリアが電荷転送部に蓄積されるために発生
する問題である。

また、MOS型撮像装置においては、各光セン
サセルに接地されたスイツチングMOSトランジ
スタのドレイン側に、やはり長波長の光により半
導体深部で発生したキヤリアが蓄積されるために
生じる問題である。

これに対して本実施例に係る光電変換装置で
は、動作および構造上発生するスミア現象はまつ
たくなく、また長波長の光により半導体深部で発
生したキヤリアが蓄積されるという現象もまつた
く生じない。但し、光センサセルのエミツタにお
いて比較的表面近傍で発生したエレクトロンとホ
ールのうち、エレクトロンが蓄積されるという現
像が心配されるが、これは、一括リフレツシユ動
作のときは蓄積動作状態において、エミツタが接
地されているため、エレクトロンは蓄積されず、
スミア現象が生じない。また通常のテレビカメラ
のとき応用されるラインリフレツシユ動作のとき
は、水平ブランキングの期間において、垂直ライ
ンに蓄積電圧を読出す前に、垂直ラインを接地し
てリフレツシユするので、この時同時にエミツタ
に一水平走査期間に蓄積されたエレクトロンは流
れ出してしまい、このため、スミア現象はほとん
ど発生しない。この様に、本実施例に係る光電変
換装置では、その構造上および動作上、スミア現
像はほとんど本質的に無視し得る程度しか発生せ
ず、本実施例に係る光電変換装置の大きな利点の
一つである。

また、蓄積動作状態において、エミツタおよび
コレクタの各電位を操作して、ブルーミング現象
を押えるという動作について前に記述したが、こ
れを利用してγ特性を制御することも可能であ
る。

すなわち、蓄積特作の途中において、一時的に
エミツタまたはコレクタの電位をある一定の負電
位にし、ベースに蓄積されたキヤリアのうち、こ
の負電位を与えるキヤリア数より多く蓄積されて
いるホールをエミツタまたはコレクタ側へ流して
しまうという動作をさせる。これにより、蓄積電
圧と入射光量に対する関係は、入射光量の小さい
ときはシリコン結晶のもつγ＝１の特性を示し、
入射光量の大きい所では、γが１より小さくなる
様な特性を示す。つまり、折線近似的に通常テレ
ビカメラで要求されるγ＝0.45の特性をもたせる
ことが可能である。蓄積動作の途中において上記
動作を一度やれば一折線近似となり、エミツタ又
はコレクタに印加する負電位を二度適宜変更して
行なえば、二折線タイプのγ特性を持たせること
も可能である。

また、以上の実施側においては、シリコン基板
を共通コレクタとしているが通常バイポーラトラ
ンジスタのごとく埋込n⁺領域を設け、各ライン
毎にコレクタを分割させる様な構造としてもよ
い。

なお、実際の動作には第８図に示したパルスタ
イミング以外に、垂直シフトレジスタ３２、水平
シフトレジスタ３９を駆動するためのクロツクパ
ルスが必要である。

第９図に出力信号に関係する等価回路を示す。
容量C_V８０は垂直ライン３８，３８′，３８″の
配線容量であり、容量C_H８１は出力ライン４１
の配線容量をそれぞれ示している。また第９図右
側の等価回路は、読出し状態におけるものであ
り、スイツチング用MOSトランジスタ４０，４
０′，４０″は導通状態であり、それの導通状態に
おける抵抗値を抵抗R_M８２で示している。また
増幅用トランジスタ４４を抵抗r_e８３および電流
源８４を用いた等価回路で示している。出力ライ
ン４１の配線容量に起因する電荷蓄積をリフレツ
シユするためのMOSトランジスタ４２は、読出
し状態では非導通状態であり、インピーダンスが
高いので、右側の等価回路では省略している。

等価回路の各パラメータは、実際に構成する光
電変換装置の大きさにより決定されるわけである
が、例えば、容量C_V８０は約4pF位、容量C_H８１
は約4pF位、MOSトランジスタの導通状態の抵
抗R_M８２は3KΩ程度、バイポーラトランジスタ
４４の電流増幅率βは約100程度として、出力端
子４７において観測される出力信号波形を計算し
た例を第１０図に示す。

第１０図において横軸はスイツチングMOSト
ランジスタ４０，４０′，４０″が導通した瞬間か
らの時間［μs］を、縦軸は垂直ライン３８，３
８′，３８″の配線容量C_V８０に、各光センサセ
ルから信号電荷が読出されて１ボルトの電圧がか
かつているときの出力端子４７に現われる出力電
圧［Ｖ］をそれぞれ示している。

出力信号波形８５は負荷抵抗R_E４５が10KΩ、
８６は負荷抵抗R_E４５が5KΩ、８７は負荷抵抗
R_E４５が2KΩのときのものであり、いずれにお
いてもピーク値は、C_V８０とC_H８１の容量分割
により0.5V程度になつている。当然のことなが
ら、負荷抵抗R_E４５が大きいほうが減衰量は小
さく、望ましい出力波形になつている。立ち上が
り時間は、上記のパラメータ値のとき、約20nsec
と高速である。スイツチングMOSトランジスタ
４０，４０′，４０″の導通状態における抵抗R_M
を小さくすることにより、および、配線容量C_V、
C_Hを小さくすることにより、さらに高速の読出
しも可能である。

上記構成に係る光センサセルを利用した光電変
換装置では、各光センサセルのもつ増幅機能によ
り、出力に現われる電圧が大きいため、最終段の
増幅アンプも、MOS型撮像装置に比較してかな
り簡単なものでよい。上記例ではバイポーラトラ
ンジスタ１段のタイプのものを使用した例につい
て説明したが、２段構成のもの等、他の方式を使
うことも当然のことながら可能である。この例の
様にバイポーラトランジスタを用いると、CCD
撮像装置における最終段のアンプのMOSトラン
ジスタから発生する画像上目につきやすい１／ｆ
雑音の問題が、本実施例の光電変換装置では発生
せず、きわめてＳ／Ｎ比の良い画質を得ることが
可能である。

上に述べた様に、上記構成に係る光センサセル
を利用した光電変換装置では、最終段の増幅アン
プがきわめて簡単なもので良いことから、最終段
の増幅アンプを一つだけ設ける第４図に示した実
施例のごときタイプではなく、増幅アンプを複数
個設置して、一つの画面を複数に分割して読出す
様な構成とすることも可能である。

第１１図に、分割読出し方式の一例を示す。第
１１図に示す実施例は、水平方向を３分割とし最
終段アンプを３つ設置した例である。基本的な動
作は第４図の実施例および第８図のタイミング図
を用いて説明したものとほとんど同じであるが、
この第１１図の実施例では、３つの等価な水平シ
フトレジスタ１００，１０１，１０２を設け、こ
れらの始動パルスを印加するための端子１０３に
始動パルスが入ると、１列目、（ｎ＋１）列目、
（2n＋１）列目（ｎは整数であり、この実施例で
は水平方向絵素数は3n個である。）に接続された
各センサセルの出力が同時に読出されることにな
る。次の時点では、２列目、（ｎ＋２）列目、
（2n＋２）列目が読出されることになる。

この実施例によれば、一本の水平ライン分を読
出す時間が固定されている時は、水平方向のスキ
ヤンニング周波数は、一つの最終段アンプをつけ
た方式に比較して1/3の周波数で良く、水平シフ
トレジスタが簡単になり、かつ光電変換装置から
の出力信号をアナログデイジタル変換して、信号
処理する様な用途には、高速のアナログデイジタ
ル変換器は不必要であり、分割読出し方式の大き
な利点である。

第１１図に示した実施例では、等価な水平シフ
トレジスタを３つ設けた方式であつたが、同様な
機能は、水平シフトレジスタ１つだけでももたせ
ることが可能である。。この場合の実施例を第１
２図に示す。

第１２図の実施例は、第１１図に示した実施例
のうちの水平スイツチングMOSトランジスタと、
最終段アンプの中間の部分だけを書いたものであ
り、他の部分は、第１１図の実施例と同じである
から省略している。

この実施例では、１つの水平シフトレジスタ１
０４からの出力をを１列目、（ｎ＋１）列目、
（2n＋１）列目のスイツチングMOSトランジスタ
のゲートに接続し、それらのラインを同時に読出
すようにしている。次の時点では、２列目、（ｎ
＋２）列目、（2n＋２）列目が読出されるわけで
ある。

この実施例によれば、各スイツチングMOSト
ランジスタのゲートへの配線は増加するものの、
水平シフトレジスタとしては１つだけで動作が可
能である。

第１１図、１２図の例では出力アンプを３個設
けた例を示したが、この数はその目的に応じてさ
らに多くしてもよいことはもちろんである。

第１１図、第１２図の実施例ではいずれも、水
平シフトレジスタ、垂直シフトレジスタの始動パ
ルスおよびクロツクパルスは省略しているが、こ
れらは、他のリフレツシユパルスと同様、同一チ
ツプ内に設けたクロツクパルス発生器あるいは、
他のチツプ上に設けられたクロツクパルス発生器
から供給される。

この分割読出し方式では、水平ライン一括又は
全画面一括リフレツシユを行なうと、ｎ列目と
（ｎ＋１）列目の光センサセル間では、わずか蓄
積時間が異なり、これにより暗電流成分および信
号成分に、わずかの不連続性が生じ、画像上目に
ついてくる可能性も考えられるが、これの量はわ
ずかであり、実用上問題はない。また、これが、
許容限度以上になつてきた場合でも、外部回路を
用いて、それを補正することは、キヨシ状波を発
生させ、これと暗電流成分との減算およびこれと
信号成分の乗除算により行なう従来の補正技術を
使用することにより容易に可能である。

この様な光電変換装置を用いて、カラー画像を
撮像する時は、光電変換装置の上に、ストライプ
フイルタあるいは、モザイクフイルタ等をオンチ
ツプ化したり、又は、別に作つたカラーフイルタ
を貼合わせることによりカラー信号を得ることが
可能である。

一例として、Ｒ、Ｇ、Ｂのストライプ・フイル
タを使用した時は、上記構成に係る光センサセル
を利用した光電変換装置ではそれぞれ別々の最終
段アンプよりＲ信号、Ｇ信号、Ｂ信号を得ること
が可能である。これの一実施例を第１３図に示
す。この第１３図も第１２図と同様、水平シフト
レジスタのまわりだけを示している。他は第４図
および第１１図と同じであり、ただ１列目はＲの
カラーフイルタ、２列目はＧのカラーフイルタ、
３列目はＢのカラーフイルタ、４列目はＲのカラ
ーフイルタという様にカラーフイルタがついてい
るものとする。第１３図に示すごとく、１列目、
４列目、７列目…の各垂直ラインは出力ライン１
１０に接続され、これはＲ信号をとりだす。又２
列目、５列目、８列目…の各垂直ラインは出力ラ
イン１１１に接続され、これはＧ信号をとりだ
す。又同様にして、３列目、６列目、９列目…の
各垂直ラインは出力ライン１１２に接続されたＢ
信号をとりだす。出力ライン１１０，１１１，１
１２はそれぞれオンチツプ化されたりリフレツシ
ユ用MOSトランジスタおよび最終段アンプ、例
えばエミツタフオロアタイプのバイポーラトラン
ジスタに接続され、各カラー信号が別々に出力さ
れるわけである。

本発明の他の実施例に係る光電変換装置を構成
する光センサセルの他の例の基本構造および動作
を説明するための図を第１４図に示す。またそれ
の等価回路および全体の回路構成図を第１５図ａ
に示す。

第１４図に示す光センサセルは、同一の水平ス
キヤンパルスにより読出し動作、およびラインリ
フレツシユを同時に行なうことを可能とした光セ
ンサセルである。第１４図において、すでに第１
図で示した構成と異なる点は、第１図の場合水平
ライン配線１０に接続されるMOSキヤパシタ電
極９が一つだけであつたものが上下に隣接する光
センサセルの側にもMOSキヤパシタ電極１２０
が接続され、１つの光センサセルからみた時に、
ダブルコンデンサタイプとなつていること、およ
び図において上下に隣接する光センサセルのエミ
ツタ７，７′は２層配線にされた配線８、およ
び配線１２１、（第１４図では、垂直ラインが
１本に見えるが、絶縁層を介して２本のラインが
配置されている）に交互に接続、すなわちエミツ
タ７はコンタクトマール１９を通して配線８
に、エミツタ７′はコンタクトホール１９′を通し
て配線１２１にそれぞれ接続されていることが
異なつている。

これは第１５図ａの等価回路をみるとより明ら
かとなる。すなわち、光センサセル１５２のベー
スに接続されたMOSキヤパシタ１５０は水平ラ
イン３１に接続され、MOSキヤパシタ１５１は
水平ライン３１′に接続されている。また光セン
サセル１５２の図において下に隣接する光センサ
セル１５２′のMOSキヤパシタ１５０′は共通す
る水平ライン３１′に接続されている。

光センサセル１５２のエミツタは垂直ライン３
８に、光センサセル１５２′のエミツタは垂直ラ
イン１３８に、光センサセル１５２″のエミツタ
は垂直ライン３８という様にそれぞれ交互に接続
されている。

第１５図ａの等価回路では、以上述べた基本の
光センサセル部以外で、第４図の撮像装置と異な
るのは、垂直ライン３８をリフレツシユするため
のスイツチングMOSトランジスタ４８のほかに
垂直ライン１３８をリフレツシユするためのスイ
ツチングMOSトランジスタ１４８、および垂直
ライン３８を選択するスイツチングMOSトラン
ジスタ４０のほか垂直ライン１３８を選択するた
めのスイツチングMOSトランジスタ１４０が追
加され、また出力アンプ系が一つ増設されてい
る。この出力系の構成は、各ラインをリフレツシ
ユするためのスイツチングMOSトランジスタ４
８、および１４８が接続されている様な構成と
し、さらに水平スキヤン用のスイツチングMOS
トランジスタを用いる第１５図ｂに示す様にして
出力アンプを一つだけにする構成もまた可能であ
る。第１５図ｂでは第１５図ａの垂直ライン選択
および出力アンプ系の部分だけを示している。

この第１４図の光センサセルおよび第１５図ａ
に示す実施例によれば、次の様な動作が可能であ
る。すなわち、今水平ライン３１に接続された各
光センサセルのの読出し動作が終了し、テレビ動
作における水平ブランキング期間にある時、垂直
シフトレジスタ３２からの出力パルスが水平ライ
ン３１′に出力されるMOSキヤパシタ１５１を通
して、読出しの終了した光センサセル１５２をリ
フレツシユする。このとき、スイツチングMOS
トランジスタ４８は導通状態にされ、垂直ライン
３８は接地されている。

また、水平ライン３１′に接続されたMOSキヤ
パシタ１５０′を通して光センサセル１５２′の出
力が垂直ライン１３８に読出される。このとき当
然のことながらスイツチングMOSトランジスタ
１４８は非導通状態になされ、垂直ライン１３８
は浮遊状態となつているわけである。この様に一
つの垂直スキヤンパルスにより、すでに読出しを
終了した光センサセルのリフレツシユと、次のラ
インの光センサセルの読出しが同一のパルスで同
時的に行なうことが可能である。このときすでに
説明した様にリフレツシユする時の電圧と読出し
の時の電圧は、読出し時には、高速読出しの必要
性からバイアス電圧をかけるので異なつてくる
が、これは第１４図に示すごとく、MOSキヤパ
シタ電極９およびMOSキヤパシタ電極１２０の
面積を変えることにより各電極に同一の電圧が印
加されても各光センサセルのベースには異なる電
圧がかかる様な構成をとることにより達成されて
いる。

すなわち、リフレツシユ用MOSキヤパシタの
面積は、読出し用MOSキヤパシタの面積にくら
べて小さくなつている。この例のように、センサ
セル全部を一括リフレツシユするのではなく、一
ラインずつリフレツシユしていく場合には、第１
図ｂに示される様にコレクタをｎ型あるいはｎ基
板で構成しておいてもよいが、水平ラインごとに
コレクタを分離して設けたほうが望ましいことが
ある。コレクタが基板になつている場合には、全
光センサセルのコレクタが共通領域となつている
ため、蓄積および受光読出し状態ではコレクタに
一定のバイアス電圧が加わつた状態になつてい
る。もちろん、すでに説明したようにコレクタに
バイアス電圧が加わつた状態でも浮遊ベースのリ
フレツシユは、エミツタの間で行なえる。ただ
し、この場合には、ベース領域のリフレツシユが
行なわれると同時に、リフレツシユパルスが印加
されたセルのエミツタコレクタ間に無駄な電流が
流れ、消費電力を大きくするという欠点が伴う。
こうした欠点を克服するためには、全センサセル
のコレクタを共通領域とせずに、各水平ラインに
並ぶセンサセルのコレクタは共通になるが、各水
平ラインごとのコレクタは互いに分離された構造
にする。すなわち、第１図の構造に関連させて説
明すれば、基板はｐ型にして、ｐ型基板中にコレ
クタ各水平ラインごとに互いに分離されたn⁺埋
込領域を設けた構造にする。隣り合う水平ライン
のn⁺埋込領域の分離は、ｐ領域を間に介在させ
る構造でもよい。水平ラインに沿つて埋込される
コレクタのキヤパシタを減少させるには、絶縁物
分離の方が優れている。第１図では、コレクタが
基板で構成されているから、センサセルを囲む分
離領域はすべてほとんど同じ深さまで設けられて
いる。一方、各水平ラインごとのコレクタを互い
に分離するには、水平ライン方向の分離領域を垂
直ライン方向の分離領域より必要な値だけ深くし
ておくことになる。

各水平ラインごとにコレクタが分離されていれ
ば、読出しが終つて、リフレツシユ動作が始まる
時に、その水平ラインのコレクタの電圧を接地す
れば、前述したようなエミツタコレクタ間電流は
流れず、消費電力の増加をもたらさない。リフレ
ツシユが終つて光信号による電荷蓄積動作に入る
時に、ふたたびコレクタ領域には所定のバイアス
電圧を印加する。

また第１５図ａの等価回路によれば、各水平ラ
インごとに出力は出力端子４７および１４７に交
互に出力されることになる。これは、すでに説明
したごとく、第１５図ｂの様な構成にすることに
より一つのアンプから出力をとりだすことも可能
である。

以上説明した様に本実施例によれば、比較的簡
単な構成で、ラインリフレツシユが可能となり、
通常のテレビカメラ等の応用分野にも適用するこ
とができる。

本発明の他の実施例としては、光センサセルに
複数のエミツタを設けた構成あるいは、一つのエ
ミツタに複数のコンタクトを設けた構成により、
一つの光センサセルから複数の出力をとりだすタ
イプが考えられる。

これは本発明による光電変換装置の各光センサ
セルが増幅機能をもつことから、一つの光センサ
セルから複数の出力をとりだすために、各光セン
サセルに複数の配線容量が接続されても、光セン
サセルの内部で発生した蓄積電圧Vpが、まつた
く減衰することなしに各出力に読出すことが可能
であることに起因している。

この様に、各光センサセルから複数の出力をと
りだすことができる構成により、各光センサセル
を多数配列してなる光電変換装置に対して信号処
理あるいは雑音対策等に対して多くの利点を付加
することが可能である。

次に本発明に係る光電変換装置の一製法例につ
いて説明する。第１６図に、選択エピタキシヤル
成長（N.Endo et al，“Novel device isolation
technology with selected epihaxial growth”
Tech.Dig.of 1982 IEDM，pp・241−244参照）
を用いたその製法の一例を示す。

１〜10×10¹⁶cm^-3程度の不純物濃度のｎ形Si基
板１の裏面側に、コンタクト用のn⁺領域１１を、
AsあるいはＰの拡散で設ける。n⁺領域からのオ
ートドーピングを防ぐために、図には示さないが
酸化膜及び窒化膜を裏面に通常は設けておく。

基板１は、不純物濃度及び酸素濃度が均一に制
御されたものを用いる。すなわち、キヤリアライ
ンタイムがウエハで十分に長くかつ均一な結晶ウ
エハを用いる。その様なものとしては例えば
MCZ法による結晶が適している。基板１の表面
に略々1μm程度の酸化膜をウエツト酸化により形
成する。すなわち、H₂O雰囲気かあるいは（H₂
＋O₂）雰囲気で酸化する。積層欠陥等を生じさ
せずに良好な酸化膜を得るには、900℃程度の温
度での高圧酸化が適している。

その上に、たとえば２〜4μm程度の厚さの
SiO₂膜をCVDで堆積する。（N₂＋SiH₄＋O₂）ガ
ス系で300〜500℃程度の温度で所望の厚さの
SiO₂膜を堆積する。O₂／SiH₄のモル比は温度に
もよるが４〜40程度に設定する。フオトリソグラ
フイ工程により、セル間の分離領域となる部分の
酸化膜を残して他の領域の酸化膜は、（CF₄＋
H₂）、C₂F₄，CH₂F₂等のガスを用いたリアクテイ
ブイオンエツチングで除去する（第１６図の工程
ａ）、例えば、10×10μm²に１画素を設ける場合
には、10μmピツチのメツシユ状にSiOB膜を残
す。SiO₂膜の幅はたとえば2μm程度に選ばれる。
リアクテイブイオンエツチングによる表面のダメ
ージ層及び汚染層を、Ar／Cl₂ガス系プラズマエ
ツチングからウエツトエツチングによつて除去し
た後、超高真空中における蒸着かもしくは、ロー
ドロツク形式で十分に雰囲気が清浄になされたス
パツタ、あるいは、SiH₄ガスにCO₂レーザ光線
を照射する減圧光CVDで、アモルフアスシリコ
ン３０１を堆積する（第１６図の工程ｂ）、
CBrF₃、CCl₂F₂、Cl₂等のガスを用いたリアクテ
イブイオンエツチングによる異方性エツチにより
SiO₂層側面に堆積している以外のアモルフアス
シリコンを除去する（第１６図の工程ｃ）、前と
同様に、ダメージ層と汚染層を十分除去した後、
シリコン基板表面を十分清浄に洗浄し、（H₂＋
SiH₂，Cl₂＋HCl）ガス系によりシリコン層の選
択成長を行なう。数10Torrの減圧状態で成長は
行ない、基板温度は900〜1000℃、HClのモル比
をある程度以上高い値に設定する。HClの量が少
なすぎると選択成長は起こらない。シリコン基板
上にはシリコン結晶層が成長するが、SiO₂層上
のシリコンはHClによつてエツチングされてしま
うため、SiO₂層上にはシリコンは堆積しない
（第１６図ｄ）。n^-層５の厚さは例えば３〜5μm程
度である。不純物濃度は好ましくは10¹²〜10¹⁶cm
^-3程度に設定する。もちろん、この範囲をずれて
もよいが、pn^-接合の拡散電位で完全に空乏化す
るかもしくはコレクタに動作電圧を印加した状態
では、少なくともn^-領域が完全に空乏化するよ
うな不純物濃度および厚さに選ぶのが望ましい。

通常入手できるHClガスには大量の水分が含ま
れているため、シリコン基板表面で常に酸化膜が
形成されるというようなことになつて、到底高品
質のエピタキシヤル成長は望めない。水分の多い
HClは、ボンベに入つている状態でボンベの材料
と反応し鉄分を中心とする重金属を大量に含むこ
とになつて、重金属汚染の多いエピタキシヤル層
になり易い。光センサセルに使用するエピタキシ
ヤル層は、暗電流成分が少ない程望ましいわけで
あるから、重金属による汚染は極限まで抑える必
要がある。SiH₂Cl₂に超高純度の材料を使用する
ことはもちろんであるが、HClには特に水分の少
ない、望ましくは少なくとも水分含有量が
0.5ppm以下のものを使用する。もちろん、水分
含有量は少ない程よい。エピタキシヤル成長層を
さらに高品質にするには、基板をまず1150〜1250
℃程度の高温処理で表面近傍から酸素を除去し
て、その後800℃程度の長時間熱処理により基板
内部にマイクロデイフエクトを多数発生させ、デ
ヌーデツトゾーンを有するイントリシツクゲツタ
リングの行える基板にしておくこともきわめて有
効である。分離領域としてのSiO₂層４が存在し
た状態でのエピタキシヤル成長を行なうわけであ
るから、SiO₂からの酸素のとり込みを少なくす
るため、成長温度は低いほど望ましい。通常よく
使われる高周波加熱法では、カーボンサセプタか
らの汚染が多くて、より一層の低温化は難しい。
反応室内にカーボンサセプタなど持込まないラン
プ加熱によるウエハ直接加熱法が成長雰囲気をも
つともクリーンにできて、高品質エピタキシヤル
層を低温で成長させられる。

反応室におけるウエハ支持具は、より蒸気圧の
低い超高純度溶融サフアイアが適している。原材
料ガスの予熱が容易に行え、かつ大流量のガスが
流れている状態でもウエハ面内温度を均一化し易
い、すなわちサーマルストレスがほとんど発生し
ないランプ加熱によるウエハ直接加熱法は、高品
質エピタキシヤル層を得るのに適している。成長
時にウエハ表面への紫外線照射は、エピタキシヤ
ル層の品質をさらに向上させる。

分離領域４となるSiO₂層の側壁にはアモルフ
アスシリコンが堆積している（第１６図の工程
ｃ）。アモルフアスシリコンは固相成長で単結晶
化し易いため、SiO₂分離領域４との界面近傍の
結晶が非常に優れたものになる。高抵抗n^-層５
を選択エピタキシヤル成長により形成した後（第
１６図の工程ｄ）、表面濃度１〜20×10¹⁶cm^-3程
度のＰ領域６を、ドープトオキサイドからの拡散
か、あるいは低ドーズのイオン注入層をソースと
した拡散により所定の深さまで形成する。ｐ領域
６の深さはたとえば0.6〜1μm程度である。

ｐ領域６の厚さと不純物濃度は以下のような考
えで決定する。感度を上げようとすれば、ｐ領域
６の不純物濃度を下げてCbeを小さくすることが
望ましい。Cbeは略々次のように与えられる。

Cbe＝Aeε（ｑ・N_A／2εVbi）^1/2 ただし、Vbiはエミツタ・ベース間拡散電位で
あり、 Vbi＝kT／ｑ1nN_DN_A／n_i ² で与えられる。ここで、εはシリコン結晶の誘電
率、N_Dはエミツタの不純物濃度、N_Aはベースの
エミツタに隣接する部分の不純物密度、n_iは真性
キヤリア濃度である。N_Aを小さくするほどCbe
は小さくなつて、感度は上昇するが、N_Aをあま
り小さくしすぎるとベース領域が動作状態で完全
に空乏化してパンチングスルー状態になつてしま
うため、あまり低くは出来ない。ベース領域が完
全に空乏化してパンチングスルー状態にならない
程度に設定する。

その後、シリコン基板表面に（H₂＋O₂）ガス
系スチーム酸化により数10Åから数100Å程度の
厚さの熱酸化膜３を、800〜900℃程度の温度で形
成する。その上に、（SiH₄＋NH₃）系ガスの
CVDで窒化膜（Si₃N₄）３０２を500〜1500Å程
度の厚さで形成する。形成温度は700〜900℃程度
である。NH₃ガスも、HClガスと並んで通常入
手できる製品は、大量に水分を含んでいる。水分
の多いNH₃ガスを原材料に使うと、酸素濃度の
多い窒化膜となり、再現性に乏しくなると同時
に、その後のSiO₂膜との選択エツチングで選択
比が取れないという結果を招く。NH₃ガスも、
少なくとも水分含有量が0.5ppm以下のものにす
る。水分含有量は少ない程望ましいことはいうま
でもない。窒化膜３０２の上にさらにPSG膜３
００をCVDにより堆積する。ガス系は、たとえ
ば、（N₂＋SiH₄＋O₂＋PH₃）を用いて、300〜
450℃程度の温度で2000〜3000Å程度の厚さの
PSG膜をCVDにより堆積する（第１６図の工程
ｅ）。２度のマスク合わせ工程を含むフオトリソ
グラフイー工程により、n⁺領域７上と、リフレ
ツシユ及び読出しパルス印加電極上に、Asドー
プのポリシリコン膜３０４を堆積する。この場合
ｐドープのポリシリコン膜を使つてもよい。たと
えば、２回のフオトリソグラフイー工程により、
エミツタ上は、PSG膜、Si₃N₄膜、SiO₂膜をすべ
て除去し、リフレツシユおよび読出しパルス印加
電極を設ける部分には下地のSiO₂膜を残して、
PSG膜とSi₃N₄膜のみエツチングする。その後、
Asドープのポリシリコンを、（N₂＋SiH₄＋
AsH₃）もしくは（H₂＋SiH₄＋AsH₃）ガスで
CVD法により堆積する。堆積温度は550℃〜700
℃程度、膜厚は1000〜2000Åである。ノンドープ
のポリシリコンをCVD法で堆積しておいて、そ
の後As又はＰを拡散してももちろんよい。エミ
ツタとリフレツシユ及び読出しパルス印加電極上
を除いた他の部分のポリシリコン膜をマスク合わ
せフオトリグラフイー工程の後エツチングで除去
する。さらにPSG膜をエツチングすると、リフ
トオフによりPSG膜に堆積していたポリシリコ
ンはセルフアライン的に除去されてしまう（第１
６図の工程ｆ）。ポリシリコン膜のエツチングは
C₂Cl₂F₄、（CBrF₃＋Cl₂）等のガス系でエツチン
グし、Si₃N₄膜はCH₂F₂等のガスでエツチングす
る。

次に、PSG膜３０５を、すでに述べたような
ガス系のCVD法で堆積した後、マスク合わせ工
程とエツチング工程とにより、リフレツシユパル
ス及び読出しパルス電極用ポリシリコン膜上にコ
ンタクトホールを開ける。こうした状態で、A1，
A1−Si，A1−Cu−Si等の金属を真空蒸着もしく
はスパツタによつて堆積するか、あるいは
（CH₃）₃AlやAlCl₃を原材料ガスとするプラズマ
CVD法、あるいはまた上記原材料ガスのAl−Ｃ
ボンドやAl−Clボンドを直接光照射により切断
する光照射CVD法によりAlを堆積する。
（CH₃）₃AlやAlCl₃を原材料ガスとして上記のよう
なCVD法を行なう場合には、大過剰に水素を流
しておく。細くてかつ急峻なコンタクトホールに
Alを堆積するには、水分や酸素混入のまつたく
ないクリーン雰囲気の中で300〜400℃膜厚に基板
温度を上げたCVD法が優れている。第１図に示
された金属配線１０のパターニングを終えた後、
層間絶縁膜３０６をCVD法で堆積する。３０６
は、前述したPSG膜、あるいはCVD法SiO₂膜、
あるいは耐水性等を考慮しする必要がある場合に
は、（SiH₄＋NH₃）ガス系のプラズマCVD法に
よつて形成したSi₃N₄膜である。Si₃N₄膜中の水
素の含有量を低く抑えるためには、（SiH₄＋N₂）
ガス系でのプラズマCVD法を使用する。

プラズマCVD法によるダメージを現象させ形
成されたSi₃N₄膜の電気的耐圧を大きくし、かつ
リーク電流を小さくするには光CVD法による
Si₃N₄膜がすぐれている。光CVD法には２通りの
方法がある。（SiH₄＋NH₃＋Hg）ガス系で外部
から水銀ランプの2537Åの紫外線を照射する方法
と、（SiH₄＋NH）₃ガス系に水銀ランプの1849Å
の紫外線を照射する方法である。いずれも基板温
度は150〜350℃程度である。

マスク合わせ工程及びエツチング工程により、
エミツタ７上のポリシリコンに、絶縁膜３０５，
３０６を貫通したコンタクトホールをリアクテイ
ブイオンエツチで開けた後、前述した方法でAl，
Al−Si，Al−Cu−Si等の金属を堆積する。この
場合には、コンタクトホールのアスペクト比が大
きいので、CVD法による堆積の方がすぐれてい
る。第１図における金属配線８のパターニングを
終えた後、最終パツシベーシヨン膜としての
Si₃N₄膜あるいはPSG膜２をCVD法により堆積す
る（第１６図ｇ）。

この場合も、光CVD法による膜がすぐれてい
る。１２は裏面のAl，Al−Si等による金属電極
である。

本発明の光電変換装置の製法には、実に多彩な
工程があり、第１６図はほんの一例を述べたに過
ぎない。

本発明の光電変換装置の重要な点は、ｐ領域６
とn^-領域５の間及びｐ領域６とn⁺領域７の間の
リーク電流を如何に小さく抑えるかにある。n^-
領域５の品質を良好にして暗電流を少なくするこ
とはもちろんであるが、酸化膜などよりなる分離
領域４とn^-領域５の界面こそが問題である。第
１６図では、そのために、あらかじめ分離領域４
の側壁にアモルフアスSiを堆積しておいてエピタ
キシヤル成長を行なう方法を説明した。この場合
には、エピタキシヤル成長中に基板Siからの固相
成長でアモルフアスSiは単結晶化されるわけであ
る。エピタキシヤル成長は、850℃〜1000℃程度
と比較的高い温度で行なわれる。そのため、基板
Siからの固相成長によりアモルフアスSiが単結晶
化される前に、アモルフアスSi中に微結晶が成長
し始めてしまうことが多く、結晶性を悪くする原
因になる。温度が低い方が、固相成長する速度が
アモルフアスSi中に微結晶が成長し始める速度よ
り相対的にずつと大きくなるから、選択エピタキ
シヤル成長を行なう前に、550℃〜700℃程度の低
温処理で、アモルフアスSiを単結晶しておくと、
界面の特性は改善される。この時、基板Siとアモ
ルフアスSiの間に酸化膜等の層があると固相成長
の開始が遅れるため、両者の境界にはそうした層
が含まれないような超高清浄プロセスが必要であ
る。

アモルフアスSiの固相成長には上述したフアー
ナス成長の他に、基板をある程度の温度に保つて
おいて、フツシユランプ加熱あるいは赤外線ラン
プによる、たとえば数秒から数10秒程度のラピツ
ドアニール技術も有効である。こうした技術を使
うときには、SiO₂層側壁に堆積するSiは、多結
晶でもよい。ただし、非常にクリーンなプロセス
で堆積し、多結晶体の結晶粒界に酸素、炭素等の
含まれない多結晶Siにしておく必要がある。

こうしたSiO₂側面のSiが単結晶化された後、Si
の選択成長を行うことになる。

SiO₂分離領域４と高抵抗n^-領域５界面のリー
ク電流がどうしても問題になる時は、高抵抗n^-
領域５のSiO₂分離領域４に隣接する部分だけ、
ｎ形の不純物濃度を高くしておくとこのリーク電
流の問題はさけられる。たとえば、分離SiO₂領
域４に接触するn^-領域５の0.3〜1μm程度の厚さ
の領域だけ、たとえば１〜10×10¹⁶cm^-3程度にｎ
形の不純物濃度を高くするのである。この構成は
比較的容易に形成できる。基板１上に略々1μm程
度熱酸化膜を形成した後、その上にCVD法で堆
積する。SiO₂膜をまず所要の厚さだけ、所定の
量のＰを含んだSiO₂膜にしておく。さらにその
上にSiO₂をCVD法で堆積するということで分離
領域４を作つておく。その後の高温プロセスで分
離領域４中にサンドイツチ状に存在する燐を含ん
だSiO₂膜から、燐が高抵抗n^-領域５中に拡散し
て、界面がもつとも不純物濃度が高いという良好
な不純物分布を作る。

すなわち、第１７図のような構造に構成するわ
けである。分離領域４が、３層構造に構成されて
いて、３０８は熱酸化膜SiO₂、３０９は燐を含
んだCVD法SiO₂膜、３０１はCVD法SiO₂膜であ
る。分離領域４に隣接して、n^-領域５中との間
に、ｎ領域３０７が、燐を含んだSiO₂膜３０９
からの拡散で形成される。３０７はセル周辺全部
に形成されている。この構造にすると、ベース・
コレクタ間容量Cbcは大きくなるが、ベース・コ
レクタ間リーク電流は激減する。

第１６図では、あらかじめ分離用絶縁領域４を
作つておいて、選択エピタキシヤル成長を行なう
例について説明したが、基板上に必要な高抵抗
n^-層のエピタキシヤル成長をしておいてから、
分離領域となるべき部分をリアクテイブイオンエ
ツチングによりメツシユ状に切り込んで分離領域
を形成する、Ｕグループ分離技術（A.Hayasaka
et al，“Ｕ−groove isolation technique for
high speed bipolar VLSI′S″，Tech.Dig.of
IEDM.P.62，1982，参照）を使つて行なうこと
も出来る。

本発明に係る光電変換装置は、絶縁物より構成
される分離領域に取り囲まれた領域に、その大部
分の領域が半導体ウエハ表面に隣接するベース領
域が浮遊状態になされたバイポーラトランジスタ
を形成し、浮遊状態になされたベース領域の電位
を薄い絶縁層を介して前記ベース領域の一部に設
けた電極により制御することによつて、光情報を
光電変換する装置である。高不純物濃度領域より
なるエミツタ領域が、ベース領域の一部に設けら
れており、このエミツタは水平スキヤンパルスに
より動作するMOSトランジスタに接続されてい
る。前述した、浮遊ベース領域の一部に薄い絶縁
層を介して設けられた電極は、水平ラインに接続
されている。ウエハ内部に、設けられるコレクタ
は、基板で構成されることもあるし、目的によつ
ては反対導電型高抵抗基板に、各水平ラインごと
に分離された高濃度不純物埋込み領域で構成され
る場合もある。絶縁層を介して設けられた電極
で、浮遊ベース領域のリフレツシユを行なう時の
パルス電圧に対して、信号を読出す時の印加パル
ス電圧は実質的に大きい。実際に、２種類の電圧
を持つパルス列を用いてもよいし、ダブルキヤパ
シタ構造で説明したように、リフレツシユ用
MOSキヤパシタ電極の容量C_pxにくらべて読出し
用MOSキヤパシタ電極の容量C_pxを大きくしてお
いてもよい。リフレツシユパルス印加により、逆
バイアス状態になされた浮遊ベース領域に光励起
されたキヤリアを蓄積して光信号に基づいた信号
を記憶させ、該信号読出し時には、ベース・エミ
ツタ間が順方向に深くバイアスされるように読出
し用パルス電圧を印加して、高速度で信号を読出
せるようにしたことが特徴である。こうした特徴
を備えていれば、本発明の光電変換装置はいかな
る構造で実現してもよく、前記の実施例に述べら
れた構造に限定されないことはもちろんである。

たとえば、前記の実施例で説明した構造と導電
型がまつたく反転した構造でも、もちろん同様で
ある。ただし、この時には印加電圧の極性を完全
に反転する必要がある。導電型がまつたく反転し
た構造では、領域はｎ型になる。すなわち、ベー
スを構成する不純物はAsやＰになる。AsやＰを
含む領域の表面を酸化すると、AsやＰはSi／
SiO₂界面のSi側にパイルアツプする。すなわち、
ベース内部に表面から内部に向う強いドリフト電
界が生じて、光励起されたホールはただちにベー
スからコレクタ側に抜け、ベースにはエレクトロ
ンが効率よく蓄積される。

ベースがｐ型の場合には、通常使われる不純物
はボロンである。ボロンを含むｐ領域表面を熱酸
化すると、ボロンは酸化膜中に取り込まれるた
め、Si／SiO₂界面近傍のSi中におけるボロン濃度
はやや内部のボロン濃度より低くなる。この深さ
は、酸化膜厚にもよるが、通常数100Åである。
この界面近傍には、エレクトロンに対する逆ドリ
フト電界が生じ、この領域に光励起されたエレク
トロンは、表面に集められる傾向にある。このま
まだと、この逆ドリフト電界を生じている領域は
不感領域になるが、表面に沿つた一部にn⁺領域
が、本発明の光電変換装置では存在しているた
め、ｐ領域のSi／SiO₂界面に集まつたエレクト
ロンは、このn⁺領域に再結合される前に流れ込
む。そのために、たとえばボロンがSi／SiO₂界
面近傍で減少していて、逆ドリフト電界が生じる
ような領域が存在しても、ほとんど不感領域には
ならない。むしろ、こうした領域がSi／SiO₂界
面に存在すると、蓄積されたホールをSi／SiO₂
界面から引き離して内部に存在させるようにする
ために、ホールが界面で消滅する効果が無くな
り、ｐ層のベースにおけるホール蓄積効果が良好
となり、きわめて望ましい。

以上説明してきたように本発明の光電変換装置
は、浮遊状態になされた制御電極領域であるベー
ス領域に光により励起されたキヤリアを蓄積する
ものである。すなわち、Base Store Image
Sensorと呼ばれるべき装置であり、BASISと略
称する。

なお、本発明に係る光電変換装置は以上述べた
固体撮像装置の外に、たとえば、画像入力装置、
フアクシミリ、ワークステイシヨン、デジタル複
写機、ワープロ等の画像入力装置、OCR、バー
コード読取り装置、カメラ、ビデオカメラ、８ミ
リカメラ等のオートフオーカス用の光電変換被写
体検出装置等にも応用できる。

［発明の効果］ 本発明によれば、第３半導体領域としての制御
電極領域の電位が、第１、第４半導体領域として
の主電極領域とは独立的に制御されるので、出力
電圧信号の良好な直線性を確保しつつ高速での読
み出しが可能となる。

又、蓄積時には、第３半導体領域を第４半導体
領域に対して逆バイアスする電圧により飽和電圧
を決定でき、リフレツシユ時には第３半導体領域
を第４半導体領域に対して順方向に深くバイアス
できるので、高速動作でダイナミツクレンジの広
い、残像、ノイズのない良好な出力信号を得るこ
とができる。更には青感度特性が向上する。

本発明の光電変換装置は、１個のトランジスタ
で１画素を構成できるため高密度化がきわめて容
易であり、同時にその構造からブルーミング、ス
ミアが少なく、かつ高感度である、そのダイナミ
ツクレンジは広く取れ、内部増幅機能を有するた
め配線容量によらず大きな信号電圧を発生するた
め低録音でかつ周辺回路が容易になるという特徴
を有している。例えば将来の高品質固体撮像装置
として、その工業的価値はきわめて高い。

【図面の簡単な説明】

第１図から第３図及び第５図から第７図まで
は、本発明の一実施例に係る光センサセルの主要
構造及び基本動作を説明するための図である。第
１図ａは平面図、ｂは断面図、ｃは等価回路図で
あり、第２図は読出し動作時の等価回路図、第３
図はリフレツシユ動作時の等価回路図、第５図は
読出し時間と読出し電圧との関係を示すグラフ、
第６図ａは蓄積電圧と読出し時間との関係を、第
６図ｂはバイアス電圧と読出し時間との関係をそ
れぞれ示すグラフ、第７図ａ〜ｃはリフレツシユ
時間とベース電位との関係を示すグラフである。
第４図は第１図に示す光センサにより構成した光
電変換装置の回路図である。第８図から第１０図
までは、第１図に示す光センサにより構成した第
４図の光電変換装置の説明図であり、第８図はパ
ルスタイミング図である。第９図は出力信号に関
係する等価回路図、第１０図は導通した瞬間から
の出力電圧を時間との関係で示すグラフである。
第１１，１２及び第１３図は他の光電変換装置を
示す回路図である。第１４図は本発明の変形例の
主要構造を説明するための平面図である。第１５
図は第１４図に示す光センサセルにより構成した
光電変換装置の回路構成図である。第１６図及び
第１７図は本発明の光電変換装置の一製造方法例
を示すための断面図である。 １…シリコン基板、２…PSG膜、３…絶縁酸
化膜、４…素子分離領域、５…n^-領域（コレク
タ領域）、６…ｐ領域（ベース領域）、７，７′…
n⁺領域（エミツタ領域）、８…配線、９…電極、
１０…配線、１１…n⁺領域、１２…電極、１３
…コンデンサ、１４…バイポーラトランジスタ、
１５，１７…接合容量、１６，１８…ダイオー
ド、１９，１９′…コンタクト部、２０…光、２
８…垂直ライン、３０…光センサセル、３１…水
平ライン、３２…垂直シフトレジスタ、３３，３
５…MOSトランジスタ、３６，３７…端子、３
８…垂直ライン、３９…水平シフトレジスタ、４
０…MOSトランジスタ、４１…出力ライン、４
２…MOSトランジスタ、４３…端子、４４…ト
ランジスタ、４５…負荷抵抗、４６…端子、４７
…端子、４８…MOSトランジスタ、４９…端子、
６１，６２，６３…区間、６４…コレクタ電位、
６７…波形、８０，８１…容量、８２，８３…抵
抗、８４…電流源、１００，１０１，１０２…水
平シフトレジスタ、１１１，１１２…出力ライ
ン、１３８…垂直ライン、１４０…MOSトラン
ジスタ、１４８…MOSトランジスタ、１５０，
１５０′…MOSコンデンサ、１５２，１５２′…
光センサセル、３００…アモルフアスシリコン、
３０２…窒化膜、３０３…PSG膜、３０４…ポ
リシリコン、３０５…PSG膜、３０６…層間絶
縁膜。

Claims (1)

1. 【特許請求の範囲】 １ 第１電極と電気的に接続されている第１導電
   型の第１半導体領域と、 前記第１半導体領域に隣接して配設され、該第
   １半導体領域よりも高い抵抗率の第２半導体領域
   と、 前記第２半導体領域に隣接して配設されるとと
   もに、第２電極に対して絶縁領域を介して配設さ
   れている第１導電型と異なる第２導電型の第３半
   導体領域と、 前記第３半導体領域に隣接して配設され、容量
   負荷を含む出力回路に接続された第３電極に電気
   的に接続された第１導電型の第４半導体領域と、 を有するトランジスタを含む光電変換装置を用い
   た光電変換方法であつて、 前記第４半導体領域を接地電位に保持または浮
   遊状態とし、前記第４半導体領域と前記第３半導
   体領域との接合部を逆方向にバイアスし、前記第
   ３半導体領域に光エネルギーを受けることにより
   生成されるキヤリアを蓄積する為に前記トランジ
   スタを光照射する蓄積工程と、 前記第４半導体領域を浮遊状態に保ち、前記第
   ３半導体領域と前記第４半導体領域との接合部を
   順方向にバイアスし蓄積されたキヤリアに対応す
   る出力信号を前記容量負荷における電圧として第
   ３電極から読み出すことを含む読み出し工程と、 前記第４半導体領域を接地電位に保持し、前記
   第３半導体領域と前記第４半導体領域との接合部
   を順方向にバイアスし蓄積されたキヤリアを除く
   ことを含むリフレツシユ工程と、 を順次行なうことを特徴とする光電変換方法。