JPH0340573A - 光電変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 未発明は光電変換装置に関する。

匠年光電変換装置殊に、固体ｔｉ像装置に関する研究が
、半導体技術の進展と共に積極的に行なわれ、一部では
実用化され始めている。

これらの固体撮像装置は、大きく分けるとＣＣＤ型とＭ
ＯＳ型の２つに分類される。ＣＣＤ型撮像装置は、ＭＯ
Ｓキャパシタ電極下にポテンシャルの序戸を形成し、光
の入射により発生した電荷をこの井戸に′ａｔ＆シ、読
出し時には、これらのポテンシャルの井戸を、電極にか
けるパルスにより順次動かして、蓄積された電荷を出力
アンプ部まで転送して読出すという原理を用いている。

またＣＣＤ型撮像装置の中には、受光部はｐｎ接合ダイ
オード構造を使い、転送部はＣＣＤ構造で行なうという
タイプのものもある。また一方、ＭＯＳを撮像装置は、
受光部を構成するｐｎ接合よりなるフォトダイオードの
失々に光の入射により発生した電荷を蓄積し、読出し時
には、それぞれのフォトダイオードに接続されたＭＯＳ
スイッチングトランジスタを順次オンすることにより蓄
積された？ｌ！荷を出力アンプ部に読出すという原理を
用いている。

ＣＣＤ型撮像装置は、比較的簡単な構造をもち、また２
発生し得る雑音からみても、最終段におけるフローティ
ング・デイフュージョンよりなる電荷検出器の容Ｊｌ値
だけがランダム雑音に寄与するので、比較的低雑音の撮
像装置であり、低照度撮影が可能である。ただし、ＣＣ
Ｄ型撮像装置を作るプロセス的制約から、出力アンプと
してＭＯ５型アンプがオンチップ化されるため、シリコ
ンと、ＳｉＯ２膜との界面から画像上、目につきゃすい
ｌ／ｆ雑音が発生する。従って、低雑音とはいいながら
、その性能に限界が存在している。また、高解像度化を
図るためにセル数を増加させて高密度化すると、一つの
ポテンシャル井戸に蓄積できる最大の電荷量が減少し、
ダイナミックレンジがとれなくなるので、今後、固体撮
像装置が高解像度化されていく上で大きな問題となる。

また、ＣＣＤ型の撮像装置は、ポテンシャルの井戸を順
次動かしながら蓄積電荷を転送していくわけであるから
、セルの一つに欠陥が存在してもそこで’＋１荷転送が
ストップしたり、あるいは、極端に悪くなってしまい、
！ｌｌ造歩留りが上がらないという欠点も膚している。

これに対してＭＯＳ型撮像装置は、構造的にはＣＣＤ型
機像装置、特にフレーム転送型の装置に比較して少し複
雑ではあるが、蓄積容量を大きくし得る様に構成でき、
ダイナミックレンジを広くとれるという優位性をもつ、
また、たとえセルの１つに欠陥が存在しても、Ｘ−Ｙア
ドレス方式のためその欠陥による他のセルへの影響がな
く、製造歩留り的には有利である。しかしながら、この
ＭＯＳ型機像装置では、＠号読出し時に各フォトダイオ
ードに配線容量が接続されるため、きわめて大きな信号
電圧ドロップが発生し、出力電圧が下がってしまうこと
、配線容量が大きく、これによるランダム雑音の発生が
大きいこと、また各フォトダイオードおよび水平スキャ
ン用のＭＯＳスイッチングトランジスタの寄生容量のば
らつきによる固定パターン雑音の混入等があり、ＣＣＤ
型撮像装置に比較して低照度撮影はむずかしいこと等の
欠点を有している。

また、将来の撮像＊置の高解像度化においては各セルの
サイズが縮小され、＃積電荷が減少していく、これに対
しチップサイズから決まってくる配線容量は、たとえ線
幅を細くしてもあまり下がらない、このため、ＭＯ３Ｉ
撮像装置は、ますますＳ／目的に不利になる。

ＣＣＤ型およびＭＯＳ型撮像装置は、塩１の様な一長一
短を有しながらも次第に実用化レベルに近ずいてきては
いる。しかし、さらに将来必要とされる高解像度化を進
めていくうえで本質的に大きな問題を有しているといえ
る。

それらの固体撮像装置に関し、特開昭５８−１５０８７
８　“半導体撮像装置”、特開昭５８−１５７０７３　
　“半導体撮像側「、特開昭５８−１８５４７３　　“
半導体撮像装置”に新しい方式が提案されている。ＣＣ
Ｄ型。

ＭＯＳ型の撮像装置が、光入射により発生した電荷を主
電槓（例えばＭＯＳ）ランジスタのソース）に蓄積する
のに対して、ここで提案されている方式は、光入射によ
り発生した電荷を、制御電極（例えばバイポーラ・トラ
ンジスタのベース。

ＳＩＴ　（静電誘導トランジスタ）あるいはＭＯＳトラ
ンジスタのゲート）に蓄積し、光により発生した電荷に
より、流れる電流をコントロールするという新しい考え
方にもとずくものである。すなわち、ＣＣＤ型、ＭＯＳ
型が２蓄積された電荷そのものを外部へ読出してくるの
に対して、ここで提案されている方式は、各セルの増幅
機能により電荷増幅してから蓄積された電荷を読出すわ
けであり、また見方を変えるとインピーダンス変換によ
り低インビダンス出力として読出すわけである。従って
５　ここで提案されている方式は、高出力、広ダイナミ
ツクレンジ、低雑音であり、かつ、光信号により励起さ
れたキャリア（電荷）は制御電極に蓄積することから、
非破壊読出しができる等のいくつかのメリットを有して
いる。さらに将来の高解像度化に対しても可能性を有す
る方式であるといえる。

しかしながら、この方式は、基本的にＸ−Ｙアドレス方
式であり、上記公報に記載されている素子構造は、従来
のＭＯ３型撮像装置の各セルにバイポーラトランジスタ
、ＳＩＴトランジスタ等の増幅素子を複合化したものを
基本構成としている。そのため、比較的複雑な構造をし
ており、高解像化の可能性を有しながらも、そのままで
は高解像化には限界が存在する。

本発明は、各セルに増幅機能を有するもきわめて簡噂な
構造であり、将来の高解像度化にも十分対処しうる新し
い光電変換装置を提供することを目的とする。

かかる目的は、同導電型領域よりなる２個の主電極領域
と該主電極領域と反対導電型の制御電極領域よりなる半
導体トランジスタの該制御電極領域を浮遊状態にし、該
浮遊状態にした制御電極領域の電位を、キャパシタを介
して制御することにより、該浮遊状態にした制御電極領
域に、光により発生したキャリアを蓄積する蓄積動作、
蓄積動作により該制御電極領域に発生した蓄積電圧を読
出す読出し動作、該制御電極領域に蓄積されたキャリア
を消滅させるリフレッシュ動作をそれぞれさせる構造の
光電変換装置において、該浮遊状態になされた制御電極
領域と同導電型の高不純物領域を設け、浮遊状態になさ
れた制御電極領域とトランジスタ構造をなしたことを特
徴とする光電変換装置によって連成される。

以下に本発明の実施例を図面を用いて詳細に説明する。

第１図は、本発明の−・実施例に係る光電変換装置を構
成する光センサセルの基本構造および動作を説明する図
である。

第１図（ａ）は、光センサセルの平面図を、第１図（ｂ
）は、第１図（ａ）平面図のＡＡ’部分の断面図を、ｆ
Ｊ４１図（Ｃ）は、それの等価回路をそれぞれ示す、な
お、各部位において第１図（ａ）、（ｂ）、（ｃ）に共
通するものについては同一の番号をつけている。

ＷＳｔ図では、！Ｉ！列配列配式方式面図を示したが、
水平方向解像度を高くするために、画素ずらし方式（補
間配置方式）にも配置できることはもちろんのことであ
る。

この光センサセルは、第１図（ａ）、（ｂ）に示すごと
く、 リン（Ｐ）、アンチモン（ｓｂ）　、ヒ素（Ａｓ）等の
不純物をドープしてｎ型又はｎ０型とされたシリコン基
板１のヒに、通常ＰＳＧ咬等で構成されるパシベーショ
ン膜２： シリコン酸化ＪＰＪ（ＳｉＯ２）より成る絶縁酸化膜３
： となり合う光センサセルとの間を電気的に絶縁するため
のＳ＋０２あるいはＳｉｌ　Ｎ　、等よりなる絶縁膜又
はポリシリコン膜等で構成される素子分離領域４； エピタキシャル技術等で形成される不純？ｊ！！濃度の
低いｎ−領域５： その上の例えば不純物拡散技術又はイオン注入技術を用
いてポロン（Ｂ）等の不純物をドープしたバイポーラト
ランジスタのベースとなるｐ領域６； 不純物拡散技術、イオン注入技術等で形成されるバイポ
ーラトランジスタのエミッタとなるｎ“領域７； 信号を外部へ読出すための、例えばアルミニウム（Ａｔ
）　、　Ａｔ−９ｉ、Ａｌ−Ｃｕ−３ｉ等の導電材料で
形成される配線８； 絶［１３を通して、浮遊状態になされたｐ＜ｆｌ域６に
パルスを印加するための？を極９；それの配線１０・ 基板１の裏面にオーミツクコンタクトをとるために不純
物拡散技術１で形成された不純物濃度の高いｎ＋領域ｔ
ｌ 基板の電位を与える。すなわちバイポーラトランジスタ
のコレクタ電位を与えるためのアルミニウム等の導電材
料で形成される“電極１２；より構成されている。

なお、第１図（ａ）の１９はｎゝ領域７と配線８の接続
をとるためのコンタクト部分である。又配線８および配
線１０の交互する部分はいわゆる２層配線となっており
、Ｓｉ０２等の絶縁材料で形成される絶縁領域で、それ
ぞれ互いに絶縁されている。すなわち、金属の２層配線
構造になっている。

７ＪＩＪ１図（ｃ）の等価回路のコンデンサＣｏｘ１３
は電極９、絶縁＠３、Ｐ領域６のＭＯ３構造より構成さ
れ、又バイポーラトランジスタ１４はエミッタとしての
ｎゝ領域７、ベースとしてのｐＷＷＢ２不純物濃度の小
さいｎ−領域５、コレクタどしてのｎ又はｎゝ領域ｌの
各部分より構成されている。これらの図面から明らかな
ように、Ｐ領域６は浮ｍ領域になされている。

第１図（Ｃ）の第２の等価回路は、バイポーラトランジ
スタ１４をベース・エミッタの接合容量Ｃｂｃ１７、ベ
ース・エミッタのｐｎ接合ダイオードＤｂｅ１６．ベー
ス・コレクタの接合容量Ｃｂｃ１７、ベース・コレクタ
のｐｎ接合ダイオードＤｂｃ１８を用いて表現したもの
である。

以下、光センサセルの基本動作を第１図を用いて説明す
る。

この光センサセルの基本動作は２先入射による電荷蓄積
動作、読出し動作およびリフレーアシュ動作より構成さ
れる。電荷蓄積動作においては、例えばエミッタは、配
線８を通して接地され、コ１／クターは配線１２を通し
て正電位にバイアスされている。またベースは、あらか
じめコンデンサー〇〇！１３に、配線１０を通して正の
パルス電圧を印加することにより負電位、すなわち、エ
ミッタ７に対して逆バイアス状態にされているものとす
る。このＣｏｘ１３にパルスを印加してベース６を負電
位にバイアスする動作については、後にリフレーアシュ
動作の説明のとき、くわしく説明する。

この状態において、第１図に示す様に光センサセルの表
側から光２０が入射してくると、半導体内においてエレ
クトロン・ホール対が発生する。

この内、エレクトロンは、ｎ領域１が正電位にバイアス
されているのでｎ領域１側に流れだしていってしまうが
、ホールはｐｍ領域にどんどん蓄積されていく、このホ
ールのｐ領域への蓄積によりｐ領域６の電位は次第に正
電位に向かって変化していく。

第１図（ａ）、（ｂ）でも各センサセルの受光面下面は
、はとんどｐ領域で占られており、一部ｎ◆領域７とな
っている。当然のことながら、光により励起されるエレ
クトロン・ホール対ａ度は表面に近い程大きい、このた
めＰ領域６中にも多くのエレクトロン・ホール対が光に
より励起される。ｐ領域中に光励起されたエレクトロン
が再結合することなくｐ＠域６からただちに流れ出て、
ｎｆｉ域に吸収されるような構造にしておけば、Ｐ領域
６で励起されたホールはそのまま蓄積されて、Ｐ領域６
を正電位方向に変化させる。ｐ領域６の不純物濃度が均
一になされている場合には、光で励起されたエレクトロ
ンは拡散で、ｐ領域６とｎ−領域５とのｐｎ″″接合部
まで流れ、その後はｎ−領域に加わっている強い電界に
よるドリフトでｎコレクタ領域１に吸収される。もちろ
ん、ｐ領域６内の電子の走行を拡散だけで行なってもよ
いわけであるが、表面から内部に行くほどｐベースの不
純物濃度が減少するように構成しておけば、この不純物
濃度差により、ベース内に内・部から表面に向う電界Ｅ
ｄ。

が発生する。ここで、Ｗ、はｐ領域６の光入射側表面か
らの深さ、ｋはポルツマン定数、Ｔは絶対温度、ｑは単
位型・荷、ＮＡｌはｐベース領域６の表１ｍ不純物濃度
、ＮＡＩはｐｆｆｌ域６のｎ−高抵抗領域５との界面に
おける不Ｎ！物濃度である。

ここで、Ｎ　Ａｓ　／　Ｎ　４　＞　３とすれば、ｐ領
域６内の電子の走行は、拡散よりはドリフトにより行な
われるようになる。すなわち、ｐ領域６内に光により励
起されるキャリアを信号として有効に動作させるために
は、ｐ領域６の不純物濃度は光入射側表面から内部に向
って減少しているようになっていることが望ましい、拡
散でｐ領域６を形成すれば、その不純物濃度は光入射側
表面にくらべ内部に行くほど減少している。

センサセルの受光面下の一部は、ｎ＋領域７により占ら
れている。ｎ９領域７の深さは、通常０．２〜０．３　
、増程度、あるいはそれ以下に設計されるから、ｎゝ領
域７で吸収される光の量は、もともとあまり多くはない
のでそれ程問題はない。

ただ、短波長側の光、特に青色光に対しては、ｎゝ領域
７の存在は感度低下の原因になる。ｎ＋領域７の不純物
濃度は通常Ｉ　Ｘ　１０！ｏｃｍ−３程度あるいはそれ
以上に設計される。こうした高濃度に不純物がドープさ
れたｎゝ領域７におけるホールの拡散距離は０．１５〜
０．２７Ａ１１程度であるゆしたがって、ｎ＋領域７内
で光励起されたホールを有効にｐ領域６に流し込むには
、ｎ　４”領域７も光入射表面から内部に向って不純物
濃度が減少する構造になっていることが望ましい、ｎ＋
領域７の不純物濃度分相が上記の様になっていれば、光
入射側表面から内部に向う強いドリフト電界が発生して
、ｎ“領域７に光励起されたホールはドリフトによりた
だちにｐ領域６に流れ込む、ｎゝ領域７、ｐ領域６の不
純物濃度がいずれも光入射側表面から内部に向って減少
するように構成されていれば、センサセルの光入射側表
面側に存在するｎゝ領域７、Ｐ領域６において光励起さ
れたキャリアはすべて光信号として有効に働くのである
。　Ａｓ又はＰを高濃度にドープしたシリコン酸化膜あ
るいはポリシリコン膜からの不純物拡散により、このｎ
ゝ領域７を形成すると、上記に述べたような望ましい不
純物傾斜をもつｎゝ領領域得ることが可能である。

岐終的には、ホールの蓄積によりベース電位はエミ・ン
タ電位まで変化し、この場合は接地電位まで変化して、
そこでクリシブされることになる。

よりＲ密に言うと、ベース・エミッタ間が順方向に深く
バイアスされて、ベースに蓄積されたホールがエミッタ
に流出し始める電圧でクリシブされる。つまり、この場
合の光センサセルの飽和電位は、最初にｐ領域６を負゛
屯位にバイアスしたときのバイアス電位と接地電位との
電位差で略々与えられるわけである。ｎゝ領域７が接地
されず、浮遊状態において光入力によって発生した電荷
の蓄積を行なう場合には、ｐ領域６はｎ領域ｌと略々同
電位まで電荷をＪ植することができる。

塩２ヒは電荷蓄積動作の定性的な概略説明であるが、以
下に少し具体的かつ定量的に説明する。

この光センサセルの分光感度分布は次式で与えられる。

Ｘ　　（１−ｅｘｐ（−αｙ））　　・Ｔ　　　［Ａ／
Ｗｌ但し、入は光の波長　［ｇｍ！、αはシリコン結晶
中での光の減衰係数　［ｇｓ−’］、ｘは半導体表面に
おける。１■結合損失を起こし感度に寄与しない”ｄｅ
ａｄ　１ａｔｅｒ　　（不感領域）の厚さ　ｒｇｍ］、
ｙはエビ層の厚さ　ｆＩＬ＊）、Ｔは透過率すなわち、
入射してくる光量に対して反射等を考慮して有効に半導
体中に入射する光量の割合をそれぞれ示している。この
光センサセルの分光感度　Ｓ（入）および放射照度　Ｅ
ｅ（入）を用いて光電流ＫＰは次式で計算され　る。

Ｉｐ＝ｆ−Ｓ（入）ｅＥａ（入）−ｄ入〔μＡ／ｃｍ”
ｌ イロし放射照度Ｅｅ（入）　　［ｇＷ　＊　ａｍ−”　
ｓ　ｎｍ−’　］　は次式で与えられる。

【←ｗ　ｅ　ａｍ−”　・ｎｍ−’　］但しＥマはセン
サの受光面の照度［Ｌｕｘ　］、Ｐ（入）はセンサの受
光面に入射している光ｐ分光分々２■　（入）は人間の
目の比視感度である。

これらの式を用いると、エビ厚のＩ’ｔ！　４　ｋ　ｒ
ｍをもつ光センサセルでは、Ａ光［（２８５４’Ｋ）　
で照射され、センサ受光面照度が１　［Ｌｕｘｌのとき
、約２８０　ｎＡ／ｃａ＋　−”　ｃｒ）光７１！ＦＱ
が流れ、入射してくるフォトンの数あるいは発生するエ
レクトロン・ホール対の数は１．８　ＸＩＯ”７７０ｍ
２・ｓｅｃ程度である。

又、この時、光により勃起されたホールがベースに蓄積
することにより発生する電位ＶｐはＶｐ＝Ｑ／Ｃで与え
られる。Ｑは蓄積されるホールのＩ４を荷量であり、Ｃ
はＣｂｃ１５とＣｂｃ１７を加算した接合容量である。

いま、ｎ◆領域７の不純物濃度を１０２０ａｍ−’ｐ領
域６の不純物濃度を５　Ｘ　１０”　ｃｍ−’　、　　
ｎ−領域５の不純物濃度を１０　ｃｍ−”　、　　ｎ＋
領域７の面積を！６ｇｍ”、ｐ領域６の面積を８４ｐｍ
２．ｎ−領域５の厚さを３枇園にしたときの接合容量は
、約０．０１４　ｐ　Ｆ位になり、一方、ｐ領域６に蓄
積されるホールの個数は、蓄積時間１／ｅＱｓｅｃ　、
有効受光面積、すなわちｐ領域６の面積から電極８およ
び９の面積を引いた面積を５８ＪＪ、ｌｌ”程度とする
と、１．７Ｘ１０’ケとなる。従って光入射により発生
する電位Ｖｐは　１９０ｍＶ位になる。

ここで注目すべきことは、高解像度化され、セルサイズ
が縮小化されていった時に、一つの光センサセルあたり
に入射する光量が減少し、蓄＋ｔａ電荷ＩＱが共に減少
していくが、セルの縮小化に伴ない接合容量もセルサイ
ズに比例してｉｔ少しでいくので、光入射により発生す
る電位Ｖｐはほぼ一定にたもたれるということである。

これは本発明における光センサセルが第１図に示すごと
く、きわめて簡単な構造をしており有効受光面がきわめ
て大きくとれる可能性を右しているからである。

インターラインタイプのＣＯＤの場合と比較して本発明
における光電変換装置が有利な理由の一つはここにあり
、高解像度化にともない、インターラインタイプのＣＣ
Ｄ型ｔｉ像装置では、転送する電荷量を確保しようとす
ると転送部の面積が相対的に大きくなり、このため有効
受光面が減少するので、感度、すなわち光入射による発
生電圧が減少してしまうことになる。また、インターラ
インタイプのＣＣＤｙＩＪ、撮像９置では、飽和電圧が
転送部の大きさにより制限され、どんどん低下していっ
てしまうのに対し１本発明における光センサセルでは、
先にも書いた様に、最初にｐ領域６を負電位にバイアス
した時のバイアス電圧により飽和電圧は決まるわけであ
り、大きな飽和電圧を確保することができる。

以、との様にしてｐ領域６に′Ｓ積された電荷により発
生した電圧を外部へ読出す動作について次に説明する。

読出し動作状態では、エミー、夕、配線８は浮遊状態に
、コレクターは正電位Ｖｃｃに保持される。

第２図に等価回路を示す、今、光を照射する前に、ベー
ス６を負電位にバイアスした時の電位を−ｖＩとし、光
照射により発生した蓄積電圧をＶｐとすると、ベース電
位は、−Ｖ＠　＋Ｖｐなる電位になっている。この状態
で配線ｌＯを通して電極９に読出し用の正の電圧■Ｑを
印加すると、この正の電位Ｖｌｌは酸化膜容量Ｃｏｘ１
３とベース・エミッタ間接合容ＪｉＣｂｅ１５、ベース
・コレクタ間接合容量Ｃｂｃ７により容駄分割され、ベ
ースには電圧 が加算される。

従ってベース電位は となる。ここで となる条件が成立するようにしておくと、ベース電位は
光照射により発生した蓄積電圧Ｖｐそのものとなる。こ
のようにしてエミｌり電位に対してベース電位が正方向
にバイアスされると、エレクトロンは、エミッタからベ
ースに注入され５コレクタ電位が正電位になっているの
で、ドリフト電界により加速されて、コレクタに到達す
る。この時に流れる電流は、次式で与えられる。

但しＡｊはベース・エミッタ間の接合面積。

は単位電荷量（ｔ、８Ｘ　１０引クーロン）、Ｄｎはベ
ース中におけるエレクトロンの拡散定数、ｎｌ、はｐベ
ースのエミッタ端における少数キャリヤとしてのエレク
トロン濃度、Ｗ・はベース幅、ＮＡｅはベースのエミッ
タ端におけるアクセプタ濃度、ＮＡｅはベースのコレク
タ端におけるアクセプタ濃度、ｋはポルツマン定数、Ｔ
は絶対温度、Ｖｅはエミッタ電位である。

この電流は、エミッタ電位Ｖｅがベース電位、すなわち
ここでは光照射により発生した蓄積電圧Ｖｐに等しくな
るまで流れることは上式から明らかである。この時エミ
ッタ電位Ｖｅの時間的変化は次式で計算される。

Ｘ　　（１１！Ｐ　　　　　　　（Ｖｐ　　−Ｖｅ）　
−１）Ｔ 但し、ここで配線＄　−ｌ　Ｃｓはエミッタに接続され
ている配線８のもつ容量２１である。

ｍ３図は、上式を用いて計算したエミッタ電位の時間変
化の一例を示している。

第３図によればエミッタ電位がベース電位に等しくなる
ためには、約１秒位を要することになる。これはエミッ
タ電位　ＷｅがＶｐに近くなるとあまり電流が流れなく
なることに起因しているわけである。したがって、これ
を解決する手段は、先に電極９に正電圧Ｖ、を印加する
ときに。

なる条件を設定したが、この条件の代わりになる条件を
入れ、ベース電位をＶｓｉａ＊だけ、余分に順方向にバ
イアスしてやる方法が考えられる。

この時に流れる電流は次式で与えられる。

Ｘ　　（ｅｘｐ　　−（Ｖｐ　　＋　Ｖｓ＋ａｓ　−Ｖ
　＠）　−１）Ｔ 第４図（ａ）に、　Ｖｍ＋ａｓｘＯ，８Ｖとした場合、
ある一定時間の後、電極９に印加していたｖＲをゼロボ
ルトにもどし、流れる電流を停止させたときの蓄積電圧
ｖＰに対する、読出し電圧、すなわちエミッタ電位の関
係を示す、但し、第４図（ａ）では、読出し電圧はバイ
アス電圧成分による読出し時間に依存する一定の電位が
必ず加算されてくるがそのゲタ分をさし引いた値をプロ
ットしている。ｍ極９に印加している正電圧ｖ宵をゼロ
ボルトにもどした時には、印加したときとは逆になる電
圧がベース電位に加算されるので、ベース電位は、正電
圧ｖ宵を印加する前の状態、すなわち−Ｖ、になり、エ
ミッタに対し逆バイアスされるので電流の流れが停止す
るわけである。第４図（ａ）によれば１００ｎｓ程度以
上の読出し時間（すなわち■冑を電極９に印加している
時間）をとれＩｆ　、蓄積電圧Ｖｐと読出し電圧は４桁
程度の範囲にわたって直線性は確保され、高速の読出し
が可能であることを示している。第４図（ａ）で、４５
’の線は読出しに十分の時間をかけた場合の結果での線
は読出しに十分の時間をかけた場合の結果であり、上記
の計算例では、配線８の容量　Ｃ８を４ｐＦとしている
が、これはＣｂｅ＋　Ｃｂｅの接合容醍の０．０１４ｐ
　Ｆと比較して約３００倍も大きいにもかかわらず、Ｐ
領域６に発生した蓄積電圧Ｖｐが何らの減衰も受けず、
かつ、バイアス電圧の効果により、きわめて高速に読出
されるていることを第４図（ａ）は示している。これは
上記Ｍ４ｔ＆に係る光センサセルのもつ増幅機能、すな
わち電荷増幅機能が有効に働らいているからである。

これに対して従来のＭＯ５型撮像装置では、蓄積電圧Ｖ
ｐは、このような読出し過程において配線容量Ｃ３の影
響テｃｊ　１１Ｖｐ　／　（Ｃｊ　＋Ｃｓ　）（但しＣ
ｊはＭＯ５型撮像装置の受光部のｐｎ接合容瞼）となり
°５２桁位読出し電圧値が下がってしまうという欠点を
有していた。このためＭＯ３型撮ｆ［置では、外部へ読
出すためのスイー２チングＭＯＳトランジスタの寄生容
量のばらつきにょる固淀パターン雑音、あるいは配線容
暖すなわち出力容量が大きいことにより発生するランダ
ム雑音が大きく、Ｓ／Ｎ比がとれないという問題があっ
たが、第１図（ａ）、（ｂ）、（Ｃ）で示す構成の光セ
ンサセルでは、ｐ領域６に発生した蓄＠電圧そのものが
外部に読出さり、るわけであり、この電圧はかなり大き
いため固定パターン雑音、出力容量に起因するランダム
雑音が相対的に小さくなり、きわめてＳ／Ｎ比の良い信
号を得ることが可能である。

先に、バイアス電圧Ｖ訃ａＳを０，６Ｖに設定したとき
、４行程度の直線性が１００ｎｓｅｃ程度の高速読出し
時間で得られることを示したが、この直線性および読出
し時間とバイアス電圧　Ｖｓ＋ａｓの関係を計算した結
果をさらにくわしく、第４図（１））に示す。

第４図（ｂ）において横軸はバイアス電圧Ｖｉｓａｓで
あり、また、縦軸は読出し時間をとっている。

またパラメータは、Ｍ積電圧がｌ　　ｍＶのときに、読
出し電圧が１　　ｍＶの８０％２９０％、９５％。

９８％になるまでの時間依存性を示している。第４図（
ａ）に示される様に、蓄積電圧１　　ｍＶにおいて、そ
れぞれ８０％、９０％、９５％、９８％になっている時
は、それ以上の蓄積電圧では、さらに良い値を示してい
ることは明らかである。

この第４図（ｂ）によれば、バイアス電圧Ｖｌｌｉａ３
がｏ、ｅｖでは、読出し電圧が蓄積電圧の８０％になる
のは読出し時間が０．１２ｇｇ　、　９０％になるのは
０．２７ａｓ　、　　９５％になるのは０．５４１Ｊ、
３　、　９８％になるのは　１．４μｓであるのがわか
る。また、バイアス電圧Ｖ　ａｉ　ａｓを　Ｏ，ＳＶよ
り大きくすれば、さらに高速の読出しが可能であること
を示している。この様に、撮像装置の全体の設計から読
出し時間および必要な直線性が決定されると、必要とさ
れるバイアス電圧Ｖ　ｓｉ　ａｓが第４図（ｂ）のグラ
フを用いることにより決定することができる。

上記構成に係る光センサセルのもう一つの利点は、ｐ領
域６に蓄積されたホールはｐ領域６におけるエレクトロ
ンとホールの再結合確率がきわめて小さいことから非破
壊的に読出し可能なことである。すなわち読出し時に電
極９に印加していた電圧Ｖｌｌをゼロボルトにもどした
時、ｐ領域６の電位は電圧ｖ脅を印加する前の逆バイア
ス状態になり、光照射により発生した蓄積電圧Ｖｐは、
新しく光が照射されない限り、そのまま保存されるわけ
である。このことは、上記構成に係る光センサセルを光
電変換装置として構成したときに５システム動作上、新
しいＩ能を提供することができることを意味する。

このＰ領域６にＭ積電圧Ｖｐを保持できる時間は、きわ
めて長く、最大の保持時間は、むしろ、接合の空乏層中
において熱的に発生する暗電流によって制限を受ける。

すなわち、この熱的に発生する暗電流により光センサセ
ルが飽和してしまうからである。しかしながら、−上記
構成に係る光センサセルでは、空乏層の広がっている領
域は、低不純物濃度領域であるｎ−領域５であり、この
ｎ”領域５は１０”　ａｍ−’　〜１０”　Ｃｓ−’程
度と、きわめて不純物濃度が低いため、その結晶性が良
好であり、ＭＯＳ型、ＣＣＤ５！１１ｆｉ！装置に比較
して熱的に発生するエレクトロン・ホール対は少ない。

このため、暗電流は、他の従来の装置に比較して小さい
、すなわち、上記構成に係る光センサセルは本質的に暗
電流雑音の小さい構造をしているわけである。

次いでｐ領域６に蓄積された電荷をリフ１／ツシユする
動作について説明する。

１−、２１　Ｅ＆に係る光センサセルでは、すでに述べ
たごとく、ｐ領域６に蓄積されたｆｃ！、荷は、読出し
動作では消滅しない、このため新しい光情報を入力する
ためには、前に蓄積されていた電荷を消滅させるための
リフレッシュ動作が必要である。また同時に、浮遊状態
になされているｐ領域６の電位を所定の負電圧にｍ電さ
せておく必要がある。

上記構成に係る光センサセルでは、リフ１／ッシュ動作
も読出し動作と同様、配線１０を通して電極９に正電圧
を印加することにより行なう。このとき、配線８を通し
てエミッタを接地する。コレクタは、電極１２を通して
接地又は正電位にしておく、第′５図にリフレッシュ動
作の等価回路を示す、但しコレクタ側を接地した状態の
例を示している。

この状態で正電圧ＶＩＩＨなる電圧が電極９に印加され
ると、ベース２２には、酸化膜容ＳＬＣｏｘ１３、ベー
ス◆エミー２夕１ｔＪ１ｍ合容１ｃｂｅｌ　５、ベース
・コレクタ間接合容量ｃｂｃ１７の容量分割により、 なる電圧が、前の読出し動作のときと同様瞬時的にかか
る。この電圧により、ベース・エミシタ間接合ダイオー
ドＤｂｅ１６およびベース◆コレクタ間接合ダイオード
Ｄｂｃ１８は順方向バイアスされて導通状態となり、電
流が流れ始め、ベース電位は次第に低下していく。

この時、浮遊状態にあるベースの電位Ｖの変化は近似的
に次式で表わされる。

但し、 １＞はダイオードＤｂｃを流れる電流、１２はダイオー
ドＤｂｅを流れる電流である。Ａ〜はベース面禎、Ａｅ
はエミッタ面積、ＤＰはコ１／クタ中におけるホールの
拡散定数、ｐい、はコレクタ中における熱平衡状態のホ
ール１１度、Ｌｐはコレクタ中におけるホールの平均自
由行程、ＤＰＩはベース中における熱平衡状態での工１
／クトロン濃度である。ｉ、で、ベース側からエミッタ
へのホール注入による電流は、エミッタの不純物濃度が
ベースの不純物濃度にくらべて充分高いので、無視でき
る。

ヒに示した式は、段階接合近似のものであり実際のデバ
イスでは段階接合からはずれており、又ベースの厚さが
薄く、かつ？１雑な濃度介在を有しているので厳密なも
のではないが、リフレーアシュ動作をかなりの′ｆＬＱ
１で説明可能である。

Ｌ＆中のベース・コレクタ間に流れる電流ｉの内、ｑ”
　ＤＰ　”　ＰＩｌｌ／ＬＰはホールによる電流、すな
わちベースからホールがコレクタ側へ流れだす成分を示
している。このホールによる電流が流れやすい様に上記
構成に係る光センサセルでは、コレクタの不純物濃度は
１通常のバイポーラトランジスタに比較して少し低めに
設計される。

この式を用いて計算した、ベース電位の時間依存性の一
例を第６図に示す、横軸は、リフレッシュ電圧Ｖ　１ｌ
１４が電極９に印加された瞬間からの時間経過すなわち
リフレッシュ時間を、縦軸は、ベース電位をそれぞれ示
す、また、ベースの初期電位をパラメータにしている。

ベースの初期電位とは、リフ１／−／シュ電圧Ｖｌｌｌ
が加わった瞬間に、浮遊状ｊ島にあるベースが示す電位
であり、Ｖ１１＠。

Ｃｏｘ、Ｃｂｓ、Ｃｂｃ及びベースにＩＭされている電
荷によってきまる。

この第６図をみれば、ベースの電位は初期電位によらず
、ある時間経過後には必ず、片対数グラフ上で一つのｖ
ｒ、線にしたがって下がっていく。

第６図（ｂ）に、リフレッシュ時間に対するベース電位
変化の実験値を示す、第６図（ａ）に示した計算例に比
較して、この実験で用いたテストデバイスは、ディメン
ションがかなり大きいため、計算例とはその絶対値は一
致しないが、リフレッシュ時間に対するベース電位変化
が片対数グラフ上で直線的に変化していることが実証さ
れている。この実験例ではコレクタおよびエミツタの両
者を接地したときの値を示している。

今、光照射による？Ｉ積電圧Ｖｐの最大値を０．４［Ｖ
ｌ　、　　リフレッシュ電圧ＶｉＩＨによりベースに印
加される電圧Ｖ　を０．４［Ｖｌ　　とすると、第６図
に示すごとく初期ベース電位の最大値は０．８［Ｖｌと
なり、リフレッシュ電圧印加後１０　　［５ｅｃｌ後に
はｊｌｌ￥線にのってベース電位が下がり始め、１０−
’［ｓｅｃ〕後には、光があたらなかった時、すなわち
初期ベース電位が０．４［Ｖｌのときの電位変化と一致
する。

ｐ領域６が、ＭＯＳキャパシタＣｏｘを通して正電圧を
ある時間印加し、その正電圧を除去すると負電位に帯電
する仕方には、２通りの仕方がある。一つは、ｐ領域６
から正電荷を持つホールが、主として積地状態にあるｎ
領域１に流れ出すことによって、負電荷が蓄積される動
作である。

ｐ領域６かもホールが、ｎｇＡ域１に一方的に流れ、ｎ
領域ｌの電子があまりｐｗｉ域６内に流れ込まないよう
にするためには、ｐ領域６の不純物密度をｎ領域ｌの不
純物密度より高くしておけばよい。一方５　ｎ７領域７
やｎ領域１からの電子が、ｐ領域６に流れ込み、ホール
と再結合することによって、ｐ領域６に負電荷が蓄積す
る動作も行なえる。この場合には、ｎ領域１の不純物密
度はｐ領域６より高くなされている。ｐ領域６からホー
ルが流出することによって、負電荷が蓄積する動作の方
が、ｐ領域６ベースに電子が流れ込んでホールと再結合
することにより負電荷が蓄積する動作よりはるかに速い
。しかし、これまでの実験によれば、電子をｐ領域６に
流し込むリフレッシュ動作でも、光電変換装置の動作に
対しては。

十分に速い時間応答を示すことが確認されている。

Ｌ記構成に係る光センサセルをｘＹ力方向多数ならべて
光電変換装置を構成したとき、画像により各センサセル
で、蓄＠電圧Ｖｐは、上記の例では　０−０．４　　［
Ｖ］の間でばらついているが、リフレッシュ電圧ＶＩＩ
Ｈ印加後１０−’　［５ｅｅｌには、全てのセンサセル
のベースには約０．３［Ｖ１程度の・−定電圧は残るも
のの、画像による蓄積電圧Ｖｐの変化分は全て消えてし
まうことがわかる。すなわち、上記構成に係る光センサ
セルによる光電変換装置では、リフレッシュ動作により
全てのセンサセルのベース電位をゼロボルトまで持って
いく完全リフレッシュモードと（このときは第６図（ａ
）の例では１０（ｓｅｃｌを要する）、ベース電位には
ある一定電圧は残るものの蓄積電圧Ｖｐによる変動成分
が消えてしまう過渡的リフレシュモードの二つが存在す
るわけである（このときは第６図（ａ）の例では、　１
０　［μ５ｅｃｌ〜ｌＯ［５ｅｃｌのり７Ｌ／ｙシユパ
ルス）０以上の例では、リフレー７シュ電圧ＶＲＨによ
りベースに印加される電圧Ｖ＾　を０．４［Ｖ］とした
が、この電圧Ｖ＾を０．８［Ｖ］とすれば、上記、過渡
的リフレッシュモードは、第６図によれば、ｌ　［ｎ５
ｅｃ］でおこり、きわめて高速にリフレッシュすること
ができる。完全リフレッシュモードで動作させるか、過
渡的リフレッシュモードで動作させるかの選択は光電変
換装置の使用目的によって決定される。

このＪ渡的リフレッシュモードにおいてベースに残る電
圧をｖｔとすると、リフレッシュ電圧ｖｌ１１．４を印
加後、■彎−をゼロボルトにもどす瞬間の過渡的状態に
おいて、 なる負電圧がベースに加算されるので、リフレッシュパ
ルスによるリフレッシュ動作後のベース電位は となり、ベースはエミッタに対して逆バイアス状態にな
る。

饗しψ′４Ｉ−σト（１励り七Ｍ　ｆ”　＃　ａ−ＩＪ
アか糞詰する票ａｇｈ作のとき、蓄積状態ではベースは
逆バイアス状態で行なわれるという説明をしたが、この
リフレッシュ動作により、リフレッシュおよびベースを
逆バイアス状態に持っていくことの２つの動作が同時に
行なわれるわけである。

！ｌＲ６図（Ｃ）にリフレッシュ電圧Ｖｌｌｌ＋に対す
るリフレッシュ動作後のベース電位 の変化の実験値を示す。パラメータとしてＣｏｗの値を
５ｐＦから１００ｐ　Ｆまでとっている。丸印は実験値
であり、実線は より計算される計算値を示している。このときＶ　Ｋ　
−０，５２Ｖであり、　また、Ｃｂｃ＋　Ｃｂｅ＝　４
ｐＦ　テある。但しｍ測用オシロスコープのプローグ容
量１３ｐＦがＣｂｃ＋　Ｃｂｅに並列に接続されている
。この様に、計算値と実験値は完全に一致しており、ノ
フレッシュ動作が実験的にも確認されていス 以上のリフレッシュ動作においては、第５図に示す様に
、コレクタを接地したときの例について説明したが、コ
レクタを正電位・にした状態で行なうことも可能である
。このときは、ベース・コレクタ間接合ダイオードＤｂ
ｃ１８が、リフレーアシュパルスが印加されても、この
リフレッシュパルスによりベースに印加される電位より
も、コレクタに印加されている正電位の方が大きいと非
導通状態のままなので、電流はベース・エミッタ間接合
ダイオードＤｂｅ１６だけを通して流れる。このため、
ベース電位の低下は、よりゆっくりしたものになるが、
基本的には、前に説明したのと、まったく同様な動作が
行なわれるわけである。

すなわち第６図（ａ）のリフレッシュ時間に対するベー
ス電位の関係は、第６図（ａ）のベース電位が低下する
時の斜めの直線が右側の方、つまり、より時間の要する
方向ヘシフトすることになる。

したがって、コレクタを接地した時と同じリフレッシュ
Ｔａ　ＥＥ　Ｖ　ａｘを用いると、リフレッシュに時間
を要することになるが、リフレッシュ電圧ｖＩＩＨをわ
ずか高めてやればコレクタを接地した時と同様、高速の
リフレッシュ動作が可能である。

以上が光入射による電荷蓄積動作、読出し動作、リフレ
ッシュ動作よりなる上記構成に係る光センサセルの基本
動作の説明である。

以上説明したごとく、上記構成に係る光センサセルの基
本構造は、すでにあげた特開昭５８−１５０８７８、特
開昭５８−１５７０７３　、特開昭５８−１１１５４７
３と比較してきわめてｍｔｓな構造であり、将来の高解
像度化に十分対応できるとともに、それらのもつ優れた
特徴である増幅機能からくる低雑音、高出力、広ダイナ
ミツクレンジ、非破壊読出し等のメリットをそのまま保
存している。

次に、以上説明した構成に係る光センサセルを二次元に
配列して構成した本発明の光電変換装置の一実施例につ
いて図面を用いて説明する。

す。

すでに説明した点線でかこまれた基本光センサセル３０
（この時バイポーラトランジスタのコレクタは基板およ
び基板電極に接続されることを示している。）、読出し
パルスおよびリフレッシュパルスを印加するための水平
ライン３１３１’、３１＃、読出しパルスを発生させる
ための垂直シフトレジスタ３２、垂直シフトレジスタ３
２と水平ライン３１．３１’、３１“の間のバッファＭ
Ｏ３）ランジメタ３３．３３ ３３“　　　　のゲートにパルスを印加するための端子
３４、リフレーアシュパルスを印加するためのバッファ
ＭＯＳトランジスタ３５．３５’、３５“、それのゲー
トにパルスを印加するための端子３６、リフレッシュパ
ルスを印加するための端子３７、基本光センサセル　３
０から蓄積電圧を読出すための垂直ライン３８．３８’
、３８″各垂直ラインを選択するためのパルスを発生す
る水平シフトレジスタ３９、各垂直ラインを開閉するた
めのゲート用ＭＯ５）ランンジスタ４０゜４０’、４０
″、蓄積電圧をアンプ部に読出すための出力ライン４１
．読出し後に、出力ラインにｉ　Ｊ＆した電荷をリフレ
ッシュするためのＭＯＳトランジスタ４２．ＭＯＳトラ
ンジスタ４２ヘリフレツシユパルスを印加するための端
子４３、出力信号を増幅するためのバイポーラ、ＭＯＳ
、ＦＥＴ、Ｊ−ＦＥＴ等のトランジスタ４４．負荷抵抗
４５、トランジスタと電源を接続するための端子４６、
トランジスタの出力端子４７、読出し動作において垂直
ライン４０．４０’、４０”に蓄積された電荷をリフレ
ッシュするためのＭＯＳ）ランジメタ４８．４８’、４
Ｂ”、およびＭＯ３Ｉ−ランジメタ４８．４８’　、４
８″のゲートにパルスを印加するための端子４９により
この光電変換装置は構成されている。

この光電変換装置の動作について第７図およびｐｆ！Ｊ
８図に示すパルスタイミング図を用いて説明する。

第８図において、区間６１はリフレー、シュ動作１区間
６２は蓄積動作、区間６３は読出し動作にそれぞれ対応
している。

時刻ｔｉにおいて、基板電位、すなわち光センサセル部
のコレクタ電位６４は、接地電位または正電位に保たれ
るが、第８図では接地電位に保たれているものを示して
いる。接地電位又は正電位のいずれにしても、すでに説
明した様に、リフレッシュに要する時間が異なってくる
だけであり、基本動作に変化はない、端子４９の電位６
５はｈｉｇｈ状態であり、ＭＯＳ）ランジメタ４８゜４
８’、４８Ｎは導通状態に保たれ、各光センサセルは、
垂直ライン３８．３８’、３８“を通して接地されてい
る。また端子３６には、波形６６のごとくバッファＭＯ
Ｓ）ランジスタが導通する電圧が印加されており、全画
面−括リフレッシュ用バッファＭＯＳトランジスタ３５
．３５’、３５″は導通状態となっている。この状態で
端子３７に波形　６７のごとくパルスが印加されると、
水平ライン３１．３１’、３１“を通して各党センサセ
ルのベースに電圧がかかり、すでに説明した様に、リフ
レッシュ動作に入り、それ以前に蓄積されていた電荷が
、完全リフレッシュモード又は過渡的リフツレシュモー
ドにしたがってリフレッシュされる。完全リプレー２シ
ユモードになるか又は過渡的リフレッシュモードになる
かは波形６７のパル欠輻により決定されるわけである。

ｔ２時刻において、すでに説明したごとく、各光センサ
セルのトランジスタのベースはエミッタに対して逆バイ
アス状態となり、次の蓄積区間６２へ移る。このリフレ
ッシュ区間６１においては、図に示すように、他の印加
パルスは全てｌｏｗ状態に保たれている。

蓄積動作区間６２においては、基板電圧、すなわちトラ
ンジスタのコレクタ電位波形　６４はＩＥ電位にする。

これにより光照射により発生したエレクトロン◆ホール
対のうちのエレクトロンを、コレクタ側へ早く流してし
まうことができる。しかし、このコレクタ電位を正電位
に保つことは、ベースをエミッタに対して逆方向バイア
ス状態、すなわち負電位にし・てｔｉ像しているので必
須条件ではなく、接＃！電位あるいは若干負電位状態に
しても甚大的な′ＩＩ積動作に変化はない。

ａ　ｙ１ａ作状態においては、ＭＯＳ）ランジメタ４８
．４８’、４８“のゲート端子４９の電位６５は、リフ
レーアシュ区間と同様、ｈｉｇｈに保たれ、各ＭＯＳト
ランジスタは導通状態に保たれる。このため、各光セン
サセルのエミッタは垂直ライン３８．３８’、３８″を
通して接地されている０強い光の照射により、ベースに
ホールが蓄積され、飽和してくると、すなわちベース電
位がエミッタ電位（接地電位）に対して願方向バイアス
状態になってくると、ホールは垂直ライン３８３８’、
３８″を通して流れ、そこでベース電位変化は停ｔヒし
、はクリ、ブされることになる。

したがって１重直方向にとなり合う光センサセルのエミ
ッタが垂直ライン３８．３８’、３８”により共通に接
続されていても、この様に垂直ライン３８．３８’、３
８″を接地しておくと、ブルーミング現象を生ずること
はない。

このブルーミング現象をさける方法は、ＭＯＳトランジ
スタ４８．４８’、４８”を非導通状態にして、垂直ラ
イン３８．３８’、３８“を浮遊状態にしていても、基
板電位、すなわちコレクタ電位６４を若干負電位にして
おき、ホールの蓄積によりベース電位が正電位方向に変
化してきたとき、エミッタより先にコレクタ側の方へ流
れだす様にすることにより達成することも可能である。

蓄積区間６２に次いで、時刻ｔ３より読出し区間６３に
なる。この時刻ｔ３において１Ｍ０Ｓ）ランジメタ４８
．４８’、４８”のゲート端子４９の電位６５をｌｏｗ
にし、かつ水平ライン３１．３１’、３１”のバー２フ
ア−ＭＯＳトランジスタ３３．３３’、３３“のゲート
端子の電位６８をｈｉｇｈにし、それぞれのＭＯＳ）ラ
ンジスタを導通状態とする。但し、このゲート端子３４
の電位６８をｈｉｇｈにするタイミングは、時刻ｔ３で
あることは必須条件ではなく、それより早い時刻であれ
ば良い。

時刻ｔ４では、垂直シフトレジスター３２の出力のうち
、水平ライン３１に接続されたものが波形６９のごと（
ｈｉｇｈとなり、このとき、ＭＯＳトランジスタ３３が
導通状態であるから、この水平ライン３１に接続された
３つの各光センサセルの読出しが行なわれる。この読出
し動作はすでに前に説明した通りであり、各光センサセ
ルのベース領域に蓄積された信号電荷により発生した信
号電圧は、そのまま、垂直ライン３８．３８’３８′′
に現われる。このときの垂直シフトレジスター３２から
のパルス電圧のパルス幅は、第４図に示した様に、蓄ｙ
１電圧に対する読出し電圧が、ｆ・分直線性を保つ関係
になるパルス幅に設定される。またパルス電圧は先に説
明した様に、ｖ＠ｉａｓ分だけエミツタに対して順方向
バイアスがかかる様調整される。

次いで、時刻ｔ、において、水平シフトレジスタ３９の
出力のうち、垂直ライン３８に接続されたＭｏＳトラン
・ジメタ４０のゲートへの出力だけが波形７０のごと（
ｈｉｇｈとなり、Ｍｏ３）ランジメタ４０が導通状態と
なり、出力信号は出力ライン４１を通して、出力トラン
ジスタ４４に入り、電流増幅されて出力端子４７から出
力される。この様に信号が読出された後、出力ライン４
１には配線容量に起因する信号電荷が残っているので。

時Ｍ　ｔ　ａにおいて、ＭＯＳトランジスタ４２のゲー
ト端子４３にパルス波形７１のごとくパルスを印加し、
Ｍｏ５）ランジメタ４２を導通状態にして出力ライン４
１を接地して、この残留した信号電荷をリフレッシュし
てやるわけである。以下同様にして、スイッチングＭＯ
Ｓトランジスタ４０’、４０″を順次導通させて垂直ラ
イン３８’、３８”の信号出力を読出す。この様にして
水平に並んだ−ライン分の各光センサセルからの信号を
読出した後、瘍直ライン３８．３８’３８″には、出力
ライン４１と同様、それの配線容量に起因する信号ｉｔ
荷が残留しているので、各垂直ライン３８．３８’、３
８″に接続されたＭＯＳトランジスタ４８．４８’、４
８．”を、それのケート端子４９に波形６５で示される
様にｈｉｇｈにして導通させ、この残留信号電荷をリフ
レッシュする。

次いで１時刻ｔ・において、垂直シフトレジスター３２
の出力のうち、水平ライン３１′に接続された出力が波
形６９′のこと（ｈｉｇｈとなり、水平ライン３１′に
接続された各党センサセルの蓄積電圧が、各垂直ライン
３８．３８’、３８“′に読出されるわけである。以下
、順次前と同様の動作により、出力端子４７から＠号が
読出される。

以上の説明においては、ａｍ区間６２と読出し区間６３
がＬ４確に区分される様な応用分野、例えば＠近研究開
発が積極的に行なわれているスチルビデオに適用される
動作状態について説明したが、テレビカメラの様に蓄積
区間６２における動作と読出し区間６３における動作が
同時に行なわれている様な応用分野に関しても、第８図
のパルスタイミングを変更することにより適用可能であ
る。但し、この時のリフレッシュは全画面−括リフレッ
シュではなく、−ライン毎のリフレッシュ機能が必要で
ある０例えば、水平ライン３ｉに接続された各光センサ
セルの信号が読出された後、時刻１．において各垂直ラ
インに残留した電荷を消去するためＭＯＳ）ランジスタ
４８　、４８　’４８″を導通にするが、このとき水平
ライン３１にリフレッシュパルスを印加する。すなわち
、波形６９において時刻ｔｌにおいても時ＩＡｔ　４　
と同様、パルス電圧。パルス幅、の異なる　パルスを発
生する様な構成の垂直シフトレジスタを使用することに
より達成することがでさる。この様にダブルパルス的動
作以外には、第７図の右側に設置した一括リフレッシュ
パルスを印加する機器の代りに、左側と同様の第２の垂
直シフトレジスタを右側にも設け、タイミングを左側に
設けられた垂直レジスタとずらせながら動作させること
により達成させることも可能である。

このときは、すでに説明した様なＩＩｍ状慝において、
各光センサセルのエミッタおよびコレクタの各電位を操
作してブルーミングを押さえるという動作の自由度が少
なくなる。しかし、基本動作の所で説明した様に、読出
し状態では、ベースにＶ　ｅｉ　ａｓなるバイアス電圧
を印加したときに始めて高速読出しができる様な構成と
しているので、第３図のグラフかられかる様に、Ｖｍｉ
ａｓを印加しない時に、各光センサセルの飽和により、
垂（αライン２８．２８’、２８″に流れだす信号型荷
分はきわめてわずかであり、ブルーミング現象は、まっ
た〈問題にはならない。

゛また２スミア現象に対しても、本実施例に係る光電変
換装置は、きわめて優れた特性を得ることができる。ス
ミア現象は、ＣＣＯ５撮像装置、特にフレーム転送型に
おいては、光の照射されている所を電荷転送されるとい
う、動作および構造上発生する問題であり、インクライ
ン型においては５、特に長波長の光により半導体の深部
で発生したキャリアが電荷転送部に蓄積されるために発
生する問題である。

また、ＭＯ３型撮像装置においては、各光センサセルに
接地されたスイッチングＭＯ３）ランジスタのドレイン
側に、やはり長波長の光により半導体深部で発生したキ
ャリアが蓄積されるために生じる問題である。

これに対して本実施例に係る光電変換装置では、動作お
よび構造上発生するスミア現象はまったくなく、また長
波長の光により半導体深部で発生したキャリアがＩａ積
されるという現象もまったく生じない、但し、光センサ
セルのエミッタにおいて比較的表面近傍で発生したエレ
クトロンとホールのうち、エレクトロンが蓄積されると
いう現象が心配されるが、これは、−括リフレッシュ動
作のときは蓄積動作状態において、エミー、夕が接地さ
れているため、エレクトロンは蓄積されず、スミア現象
が生じない、また通常のテレビカメラのとき応用される
ラインリフレッシュ動作のときは、水平ブランキングの
期間において、垂直ラインにｌｌＷＭｋ電圧を読出す前
に、垂直ラインを接地してリフレッシュするので、この
時同時にエミッタに一水平走査期間に蓄積されたエレク
トロンは流れ出してしまい、このため、スミ７現象はほ
とんど発生しない、この様に、本実施例に係る光電変換
装置では、その構造上および動作上、スミア現象はほと
ん本質的に無視し得る程度しか発生せず、本実施例に係
る光電変換装置の大きな利点の一つである。

また、蓄積動作状態において、エミッタおよびコレクタ
の各電位を操作して、ブルーミング現象を押さえるとい
う動作について前に記述したが、これを利用してγ特性
を制御することも可能である。

φ すなわち、蓄＠動作の途中おいて、−時的にエミッタま
たはコレクタの電位をある一定の負電位にし、ベースに
蓄積されたキャリアのうち、この負電位を与えるキャリ
ア数より多く蓄積されているホールをエミッタまたはコ
レクタ側へ流してしまうという動作をさせる。これによ
り、蓄積電圧と入射光量に対する関係は、入射光量の小
さいときはシリコン結晶のもつγ＝１の特性を示し、入
射光量の大きい所では、γが１より小さくなる様な特性
を示す、つまり、折線近似的に通常テレビカメラで要求
されるγ−０，４５の特性をもたせることが可能である
。蓄積動作の途中において上記動作を一度やれば一折線
近似となり、エミッタ又はコレクタに印加する負電位を
二度適宜変更して行なえば５二折線タイプのγ特性を持
たせることも可能である。

また１以上の実施例においては、シリコン基板を共通コ
レクタとしているが通常バイポーラＩ・ランジスタのご
と〈理込ｎ＋領域を設け、各ライン毎にコレクタを分割
させる様な構造としてもよい。

なお、実際の動作には第８図に示したパルスタイミング
以外に、垂直シフトレジスタ３２、水平シフト−ジス３
９を駆動するためのクロックパルスが必要である。

第９図に出力信号に関係する等価回路を示す。

容量Ｃマ８０は、垂直ライン３８．３８’３８″の配線
容量であり、ｖ量Ｃ１８１は出力ライン４１の配線容量
をそれぞれ示している。また第９図右側の等価回路は、
読出し状態におけるものであり、スイッチング用ＭＯＳ
）ランジメタ４０．４０’、４０″は導通状態であり、
それの導通状態における抵抗値を抵抗ＲＭ８２で示して
いる。また増幅用トランジスタ４４を抵抗ｒ、８３およ
び電流源８４を用いた等価回路で示している。出力ライ
ン４１の配線容量に起因する電荷蓄積をリフレッシュす
るためのＭＯＳ）ランジメタ４２は、読出し状態では非
導通状態であり、インピーダンスが高いので、右側の等
価回路では省絡している。

等価回路の各パラメータは、実際に構成する光電変換装
置の大きさにより決定されるわけであるが、例えば、容
量Ｃマ８０は約４　ｐＦ位、容量Ｃ，８１は約４　ｐＦ
位、ＭＯＳ）ランジスタの導通状態の抵抗Ｒ１８２は３
にΩ程度、バイポーラトランジスタ４４の電流増幅率β
は約１００程度として、出力端子４７において観測され
る出力信号波形を計算した例を第１Ｏ図に示す。

第１０図において横軸はスイッチングＭＯＳ）ランジメ
タ４０．４０’、４０”が導通した瞬間からの時間　！
ｇｓｌを、縦軸は垂直ライン３８゜３８’、３８″の配
線容量Ｃマ８０に、各党センサセルから信号電荷が読出
されて１ボルトの電圧がかかっているときの出力端子４
７に現われる出力電圧　（Ｖｌ　をそれぞれ示している
。

出力信号波形８５は負荷抵抗Ｒ，４５がＩＯＫΩ、８６
は負荷抵抗Ｒ７４５が５にΩ、８７は負荷抵抗Ｒ５４５
が２にΩのときのものであり、いずれにおいてもピーク
値は、Ｃマ８０とＣｔ＋８１の容量分割により０．５　
ｖｆｉｌｌｆになっている。当然のことながら、負荷抵
抗Ｒ１１４５が大きい方が減衰量は小さく、望ましい出
力波形になっている。

立上り時間は、上記のパラメータ値のとき、約２０　ｎ
５ｅｃと高速である。スイッチングＭＯＳ）ランジメタ
４０．４０′、４０”の導通状態における抵抗ＲＭを小
さくすることにより、および、配線容量Ｃマ　、ＣＨを
小さくすることにより、さらに高速の読出しも可能であ
る。

上記構成に係る光センサセルを利用した光電変換装置で
は、各光センサセルのもつ増幅ａｔＳにより、出力に現
れる電圧が大きいため、最終段の増幅アンプも、ＭＯＳ
型撮像装置に比較してかなり簡単なもので良い０．Ｅ犯
例ではバイポーラトランジスタ１段のタイプのものを使
用した例について説明したが、２段構成のもの等、他の
方式を使うことも当然のことながら可能である。この例
の様にバイポーラトランジスタを用いると、ＣＯＤ撮像
装置における最終段のアンプのＭＯＳ）ランジスタから
発生する画像上目につきゃすいｌ／ｆｆｉ音の問題が、
木実雄側の光電変換装置では発生せず、きわめてＳ／Ｎ
比の良い画質を得ることが可能である。

上に述べた様に、上記ＪＭｆｆｌに係る光センサセルを
利用した光電変換装置では、最終段の増幅アンプがきわ
めて簡単なもので良いことから、最終段の増幅アンプを
一つだけ設ける第７図に示した一実施例のごときタイプ
ではなく、増幅アンプを複数個設置して、一つの画面を
複数に分割して読出す様な構成とすることも可能である
。

第１１図に、分割読出し方式の一例を示す、第ｉｔ図に
示す実施例は、水平方向を３分割とし最終段アンプを３
つ設置した例である。基本的な動作は第７図の実施例お
よび第８図のタイミング図を用いて説明したものとほと
んど同じであるが。

この第ｔｉ図の実施例では、３つの等価な水平シフトレ
ジスタ１００゜１０１．１０２を設け、これらの始動パ
ルスを印加するための端子１０３に始動パルスが入ると
、１列目、（ｎ＋１）列目。

（２ｎ＋１）列目（ｎは整数であり、この実施例では水
平方向絵素数は３ｎ個である。）に接続された各センサ
セルの出力が同時に読出されることになる０次の時点で
は、２列ｆｔ、（ｎ＋２）列目。（２ｎ＋２）列目が読
出されることになる。

この実施例によれば、−本の水平ライン分を読出す時間
が固定されている時は、水平方向のスキャニング周波数
は、一つの最終段アンプをつけた方式に比較して１／３
の周波数で良く、水平シフトレジスターが簡単になり、
かつ光電変１１！！装置からの出力信号をアナログディ
ジタル変換して、信号処理する様な用途には、高速のア
ナログ・ディジタル変換器は不必要であり、分割読出し
方式の大きな利点である。

第１１図に示した実施例では、等価な水平シフトレジス
ターを３つ設けた方式であったが、同様な機能は、水平
レジスター１つだけでももたせることが可能である。こ
の場合の実施例を第１２図に示す。

第１２図の実施例は、第１１図に示した実施例のうちの
水平スイッチングＭＯＳ）ランシスターと、最終段アン
プの中間の部分だけをおいたものであり、他の部分は　
第１１図の実施例と同じであるから省略している。

この実施例では、１つの水平シフトレジスター１０４か
らの出力を１列目％　　（ｎ＋１）列目、（２ｎ＋　１
）列目のスイッチングＭＯＳトランジスターのゲートに
接続し、それらのラインを同時に読出す様にしている０
次の時点では、２列目、（ｎ＋２）列目、（２ｎ＋２）
列目が読出されるわけである。

この実施例によれば、各スイッチングＭＯ３）ランシス
ターのゲートへの配線は増加するものの、水平シフトレ
ジスターとしては１つだけで動作が可能である。

第１１図、１２図の例では出力アンプを３個設けた例を
示したが、この数はその目的に応じてさらに多くしても
よいことはもちろんである。

！１８１１図、第１２図の実施例ではいずれも、水平シ
フトレジスター、垂直シフトレジスターの始動パルスお
よびクロックパルスは省略しているが、これらは、他の
リフレッシュパルスと同様、同一・チップ内に設けたク
ロー、クバルス発生器あるいは、他のチップ上に設けら
れたクロックパルス発生器から供給される。

この分割読出し方式では、水平ラインー括又は全画面−
括リフレッシュを行なうと、ｎ列目と　（ｎｉｌ）列目
の光センサセル間では、わずか蓄積時間が異なり、これ
により４Ｂ＆電流成分および信号成分に、わずかの不連
続性が生じ、画像上目についてくる可能性も考えられる
が、これの薇はわずかであり、実用上問題はない、′ま
た、これが、許容限度以上になってきた場合でも、外部
回路を用いて、それを補正することは、キヨシ状波を発
生させ、これと暗′＠流成分との減算およびこれと信号
成分の乗除算により行なう従来の補正技術を使用するこ
とにより容易に可能である。

この様な光電変換装置を用いて、カラー画像を撮像する
時は、光電変換装置の上に５ストライプフイルターある
いは、モザイクフィルター等をオンチップ化したり、又
は、別に作ったカラーフィルターを貼合せることにより
カラー信号を得ることが可能である。

一例としてＲ，Ｇ、Ｂのストライプ◆フィルターを使用
した時は、上記構成に係る光センサセルを利用した光電
変換装置ではそれぞれ別々の最終段アンプよりＲ信号、
Ｇ＠号、Ｂ信号を得ることが可能である。これの一実施
例を第１３図に示す、この第１３図も第１２図と同様、
水平レジスターのまわりだけを示している。他は第７図
および第１１図と同じであり、ただ１列目はＲのカラー
フィルター、２列目はＧのカラーフィルター、３夕噌目
はＢのカラーフィルター、４列目はＲのカラーフィルタ
ーという様にカラーフィルターがついているものとする
。第１３図に示すごとく１列目、４列目、７列目−−−
−−−の各垂直ラインは出力ライン１１０に接続され、
これはＲ信号をとりだす、又２列目、５列目、８列目−
−−−−−の各県道ラインは出力ライン１１１に接続さ
れ、これはＧ信号をとりだす、又同様にして、３列目６
列目、９列目−−−−−−の各垂直ラインは出力ライン
１１２に接続されＢ信号をとりだす、出力ライン１１０
，１１１，１１２はそれぞれオンチップ化されたリフレ
ッシュ用ＭＯＳトランジスタおよび最終段アンプ、例え
ばエミッタフォロアタイプのバイポーラトランジスタに
接続され、各カラー信号が別々に出力されるわけである
。

本発明の他の実施例に係る光電変＃！装置を構成する光
センサセルの他の例の基本構造および動作を説明するた
めの図を第１４図に示す、またそれの等価回路および全
体の回路構成図を第１５図（ａ）に示す。

第１４図に示す光センサセルは、同一の水平スキャンパ
ルスにより読出し動作、およびラインリフ１／−／シュ
を同時に行なうことを可能とした光センサセルである。

第１４図において、すでにｗ４を図で示した構成と異な
る点は、第１図の場合水平ライン配線１０に８統される
ＭＯＳキャパシタ電極９が一つだけであったものが上下
に隣接する光センサ−セルの側にもＭＯＳキャノくシタ
電極１２０が接続され、１つの光センサセルからみた時
に、ダブルコンデンサータイプとなっていること、およ
び図において上下に隣接する光センサセルのエミッタ７
．７′は２層配線にされた配線■８、および配線■１２
１　　（第１４図では、垂直ラインが１本に見えるが、
絶縁層を介して２木のラインが配置されている）に交互
に接続、すなわちエミッタ７はコンタクトホール１９を
通して配線■８に、エミッタ７′はコンタクトホール１
９′を通して配線■１２１にそれぞれ接続されているこ
とが異なっている。

これは第１５図（ａ）の等価回路をみるとより明らかと
なる。すなわち、光センサセル１５２のベースに接続さ
れたＭＯＳキャパシタ１５０は水平ライン３１に接続さ
れ、ＭＯＳキャパシタ１５１は水平ライン３１′に接続
されている。また光センサセル１５２の図において下に
隣接する光センサセル１５２′のＭＯＳキャパシタ１５
０′は共通する水平ライン３１′に接続されている。

光センサセル１５２のエミッタは垂直ライン３８に、光
センサセル１５２のエミー、夕は垂直ライン１３Ｂに、
光センサセル１５２のエミッタは垂直ライン３８という
様にそれぞれ交互に接続されているゆ 第１５図（ａ）の等価回路では１以上述べた基本の光セ
ンサーセル部以外で、第７図の撮像装置と異なるのは、
垂直ライン３８をリフレッシュするためのスイー、チン
グＭＯ３）ランジメタ４８のほかに垂直ライン１３８を
リフレッシュするためのスイッチングＭＯ３）ランジメ
タ１４８、および＠直うイン３８を選択するスイッチン
グＭＯＳトランジスタ４０のほか垂１真ライン１３８を
選択するためのスイッチングＭＯ３）ランジメタ１４０
が逼加され、また出力アンプ系が一つ増設されている。

この出力系の構成は、各ラインをリフレッシュするため
のスイッチングＭＯ３）ランジメタ４８、および１４８
が接続されている様な構成とし、さらに水平スキャン用
のスイー、チングＭＯＳトランジスタを用いる第１５図
（ｂ）に示す様にして出力アンプを一つだけにする構成
もまた可能である。第１５図（’ｂ）では第１５図（ａ
）の垂直ライン選択および出力アンプ系の部分だけを示
してし）る。

この第１４図の光センサセル及び第１５図（ａ）に示す
実施例によれば、次の様な動作が可能である。すなわち
、全水平ライン３１に接続された各光センサセルの読出
し動作が終了し２テレビ動作における水平ブランキング
期間にある時、垂直シフトレジスター３２からの出力パ
ルスが水平ライン３１′に出力されるとＭＯＳキャパシ
タ１５１を通して、読出しの終了した光センサセル１５
２をリフレッシュする。このとき、スイッチングＭＯＳ
トランジスタ４８は導通状態にされ、垂直ライン３８は
接地されている。

また水平ライン３１′に接続されたＭＯＳキャパシタ１
５０′を通して光センサ　セル１５２′の出力が垂直ラ
イン１３８に読出される。このとき当然のことながらス
イッチングＭＯ３）ランジメタ１４８は非導通状態にな
され、垂直ライン１３８は浮遊状態となっているわけで
ある。この様に一つの垂直スキャンパルスにより、すで
に読出しを終了した光センサ　セルのリフレッシュと、
次のラインの光センサ　セルの読出しが同一・のパルス
で同時的に行なうことが可能である。このときすでに説
明した様にリフレッシュする時の電圧と読出しの時の電
圧は、読出し時には、高速読出しの必要性からバイアス
電圧をかけるので異なってくるが、これは第１４図に示
すごとく、ＭＯＳキャパシタ電極９およびＭＯＳキャパ
シタ電極１２０の面積を変えることにより各電極に同一
の電圧が印加されても各党センサ　セルのベースには異
なる電圧がかかる様な構成をとることにより遠戚されて
いる。

すなわち、リフレッシュ用ＭＯＳキャパシタの面積は、
読出し用ＭＯＳキャパシタの面積にくらべて小さくなっ
ている。この例のように、センサセル全部を一括リフレ
ッシュするのではなく、−ラインずつリフレッシュして
いく場合には、ｐＦ４を図（ｂ）に示されるようにコレ
クタをｎ型あるいはれ　基板で構成しておいてもよいが
、水平ラインごとにコレクタを分離して設けた方が望ま
しいことがある。コレクタが基板になっている場合には
、全光センサセルのコレクタが共通領域となっているた
め、蓄積および受光読出し状態ではコレクタに一定のバ
イアス電圧が加わった状態になっている。もちろん、す
でに説明したようにコレクタにバイアス電圧が加わった
状態でも浮遊ベースのリフレッシュは、エミッタの間で
行なえる。ただし、この場合には、ベース領域のリフレ
ッシュが行なわれると同時に、リフレッシュパルスが印
加されたセルのエミッタコレクタ間に無駄な電流が流れ
、消費電力を大きくするという欠点が伴なう、こうした
欠点を克服するためには、全センサセルのコレクタを共
通領域とせずに、各水平ラインに並ぶセンサセルのコレ
クタは共通になるが、各水平ラインごとのコレクタは互
いに分離された構造にする。すなわち２第１図の構造に
関連させて説明すれば、基板はｐ型にして、ｐ型基板中
にコレクタ　各水平ラインごとに互いに分離されたｎ０
？４込領域を設けた構造にする。隣り合う水平ラインの
ｎゝ　埋込領域の分離は、ｐ領域を間に介在させる構造
でもよい、水平ラインに沿って埋込まれるコレクタのキ
ャパシタを減少させるには絶縁物分離の方が優れている
。第１図では、コレクタが基板で構成されているから、
センサセルを囲む分離領域はすべてほとんど同じ深さま
で設けられている。一方、各水平ラインごとのコレクタ
を互いに分離するには、水平ライン方向の分離領域を垂
直ライン方向の分離領域より必要な値だけ深くしておく
ことになる。

各水平ラインごとにコレクタが分離されていれば、読出
しが終って、リフレッシュ動作が始まる時に、その水平
ラインのコレクタの電圧を接地すれば、前述したような
エミッタコレクタ間電流は流れず、消費電力の増加をも
たらさない、リフレッシュが終って光信号による電荷蓄
積動作に入る時に、ふたたびコレクタ領域には所定のバ
イアス′屯圧を印加する。

また第１５図（ａ）の等価回路によれば、各水平ライン
毎に出力は出力端子４７および１４７に交１１４に出力
されることになる。これは、すでに説明したごとく、第
１５図（ｂ）の様な構成にすることにより一つのアンプ
から出力をとりだすことも可能である。

以上説明した様に本実施例によれば、比較的簡単な構成
で、ラインリフレッシュが可能となり５通常のテレビカ
メラ等の応用分野にも適用することがデできる。

本発明の他の実施例としては、光センサセルに複数のエ
ミッタを設けた構成あるいは、一つのエミッタに複数の
コンタクトを設けた構成により。

一つの光センサセルから複数の出力をとりだすタイプが
考えられる。

これは本発明による光電変換装置の各党センサセルが増
幅機能をもつことから、一つの光センサセルから複数の
出力をとりだすために１．各光センサセルに複数の配線
容量が接続されても、光センサセルの内部で発生した蓄
積電圧Ｖｐが、まったくｇ衰することなしに各出力に読
出すことが可能であることに起因している。

この様に、各光センサセルから複数の出力をとりだすこ
とができる構成により、各光センサセルを多数配列して
なる光電変換装置に対して信号処理あるいは雑音対策等
に対して多くの利点を付加することが可能である。

次に本発明に係る光電変換装置の一製法例について説明
する。第１６図に、選択エピタキシャル成長（Ｎ、　　
Ｅ＋ｄｏ　ｅｔ　ａｔ、Ｎｏｖｅｌ　ｄｅｖｉｃｅ　１
ｓｏｌａｔｉｏｎｔｅｃｈｎｏ！ｏｇｙ　ｗｉｔｈ　５
ｅｌｅｃｔｅｄ　ｅｐｉｔａｘｉａｌ　ｇｒｏｗｔｈ”
〒ｅｃｈ、旧ｇ、　ｏｆ　１１ａ８２１　Ｅ　Ｄ　Ｍ　
、　ＰＰ、　２４！−２４４参照）を用いたその製法の
一例を示す。

１〜１０　Ｘ　１０　”　ｃｍ−３程度の不純物濃度の
ｎ形Ｓｉ基板ｌの裏面側に、コンタクト用のｎ＋領域１
１を、　ＡｓあるいはＰの拡散で設ける。ｎ＋領領域ら
のオートドーピングを防ぐために２図には示さないが酸
化膜及び窒化膜を裏面に通常は設けておく。

基板１は、不純物濃度及び酸素濃度が均一に制御された
ものを用いる。すなわち、キャリアラインタイムがウェ
ハで十分に長くかつ均一な結晶ウェハを用いる。その様
なものとしては例えばＭＣＺ法による結晶が適している
。基板１の表面に略々Ｉｇ１程度の酸化膜をウェー２ト
酸化により形成する。すなわち、Ｈ，Ｏ雰囲気かあるい
は（Ｈ。

＋Ｏｆ）雰囲気で酸化する。ＦＡ層欠陥等を生じさせず
に良好な酸化膜を得るには、９００℃程度の温度での高
圧酸化が適している。

その上に１．たとえば２〜４ル■程度の厚さの８１０、
膜をＣＶＤで堆積する＊　　（Ｎｔ　＋　　ＳｉＨ４＋
０２）ガス系で、３００〜５００℃程度の温度で所望の
厚さのＳｉｎ、咬を堆積するａ　Ｏｔ　／　ＳｉＨ４の
モル比は温度にもよるが４〜４０程度に設定する。フォ
トリングラフィ工程により、セル間の分離領域となる部
分の酸化膜を残して他の領域の酸化膜は、　（Ｃ層４　
＋　層２　）　、　ｃ、　Ｆ＠　　、　ＣＨ，Ｆ。

等のガスを用いたリアクティブイオンエツチングで除去
する（第１６図の工程（ａ））、例えば、　ＩＯＸ１０
Ｂｍ２に１画素を設ける場合には、ｉｏ＃Ｌ−ピッチの
メツシュ状にＳ＋０２膜を残すｅ　　５ｉＯｔ　膜の幅
はたとえば２坪−程度に選ばれる。リアクティブイオン
エツチングによる表面のダメージ層及び汚染層を、Ａｒ
／ＣＩ　、ガス系プラズマエツチングかウェットエツチ
ングによって除去した後、ａ高真空中における蒸着かも
しくは、ロードロック形式で十分に雰囲気が清浄になさ
れたスパッタ、あるいは、　５ｉ）ｌ　４ガスにＧＯ，
レーザ光線を照射する減圧光ＣｖＤで、アモルファスシ
リコン３０１を堆積する（第１６図の工程（ｂ））、　
ＣＢ　ｒ　層３　　、　ＣＣ１ｘＦｔ、　　ｃｉ、等の
ガスを用いたりアクティブイオンエツチングによる異方
性エッチにより、Ｓ＋Ｉ）、　９側面に堆積している以
外のアモルファスシリコンを除去する（第１６図の工程
（Ｃ））。前と同様に、ダメージと汚染層を十分除去し
た後、シリコン基板表面を十分清浄に洗浄し、（ｎ、＋
ＳｉＨ２、Ｃ交、＋ＨＣ見）ガス系によりシリコン層の
選択成長を行う、数１０７ｏｒ’ｒの減圧状態でｒ＆長
は行い、基板温度は８００〜１０００℃、Ｈｌのモル比
をある程度以上高い値に設定する。　ＨＣ交の量が少な
すぎると選択成長は起こらない。シリコン基板上にはシ
リコン結晶層が成長するが、　Ｓｉ０２屑ヒのシリコン
は）Ｉｆ、Ｑによってエツチングされてしまうため、　
５ｉ０２層しにはシリコンは堆積しない（第１６図（ｄ
））、　　ｎ−層５の厚さはたとえば３〜５角１程度で
ある。

不純物濃度は、好ましくは１０１″〜１０”　ａｍ−’
程度に設定する。もちろん、この範囲をずれてもよいが
、ｐｎ−接合の拡散電位で完全に空乏化するかもしくは
コレクタに動作電圧を印加した状態では、少なくともｎ
”領域が完全に空乏化するような不純物濃度および厚さ
に選ぶのが望ましい。

通常入手できるＩ’ＩＣ文ガスには大量の水分が含まれ
ているため、シリコン基板表面で常に酸化膜が形成され
るというようなことになって、到底高品質のエピタキシ
ャル成長は望めない、水分の多いＨＣｌは、ボンベに入
っている状態でボンベの材料と反応し鉄分を中心とする
重金城を大量に含むことになって、重金属汚染の多いエ
ビ層になり易い、光センサ−セルに使用するエビ層は２
暗電流成分が少ない程望ましいわけであるから、重金属
による汚染は極限まで抑える必要示ある。５ｉＪＣ１，
に超高純度の材料を使用することはもちろんであるが、
）ｌＣｆＬには特に水分の少ない１望ましくは少なくと
も水分含有竜が０．５ｐｐｍ以下のものを使用する。も
ちろん、水分含有員は少ない程よい。

エピタキシャル成長層をさらに高品質にするには、層板
をまず１１５０〜１２５０℃程度の高温処理で表面近傍
から酸素を除去して、その後８００℃程度の長時間熱処
理により基板内部にマイクロディフェクトを多数発生さ
せ、デヌーデットゾーンを有するインドリシックゲッタ
リングの行える基板にしておくこともきわめて有効であ
る０分離領域としての　５ｉ０２層４が存在した状態で
のエピタキシャル成長を行うわけであるから、　　５ｉ
０２からのＩｖ素のとり込みを少なくするため、成長温
度は低い程望ましい０通常よく使われる高周波加熱法で
は、カーボンサセプタからの汚染が多くて、より一層の
低温化は難しい０反応室内にカーボンサセプタなど持込
まないランプ加熱によるウェハ直接加熱法が成長雰囲気
をもっともクリーンにできて、高品質エビ層を低温で成
長させられる。

反応室におけるウェハ支持且は、より草気圧の低い超高
純度溶融サファイアが適している。原材料ガスの予熱が
容易に行え、かつ大流場のガスが波れている状態でもウ
ェハ面内温度を均一化し易い、すなわちサーマルスト１
／スがほとんど発生しないランプ加熱によるウェハ直接
加熱法は、高品質エビ層を得るのに適している。成長時
にウェハ表面への紫外線照射は、エビ層の品質をさらに
向上させる。

分離領域４となるＳｉｎ、層の側壁にはアモルファスシ
リコンが堆積している（第１６図の工程（Ｃ））、アモ
ルファスシリコンは固相成長で単結晶化し易いため、５
ｉ０２分離領域４との界面近傍の結晶が非常に優れたも
のになる。高抵抗ｎ−歴５を選択エピタキシャル成長に
より形成した後（第１６図の工程（ｄ））、表面濃度ｌ
〜２０Ｘ１０”Ｃ１’程度のＰ領域６を、ドープトオキ
サイドからの拡散か、あるいは低ドーズのイオン注入層
をソースとした拡散により所定の深さまで形成する。

ｐ領域６の深さはたとえばｏ、ｅ　−ｔ　ｇ鳳程度であ
る。

ｐ領域６の厚さと不純物濃度は以下のような考えで決定
する。感度を上げようとすれば、ｐ領域６の不純物濃度
を下げてＣｂｅを小さくすることが望ましい、Ｃｂｅは
略々次のように与えられる。

Ｃｂｅ　　＝　　Ａｅｅ　　（”ＮＡ”、　　） ２ｅＶｂ＋ ただし、Ｖｂｉはエミッタ・ベース間拡散電位であり、 で与えられる。ここで、（はシリコン結晶のＡｎｌ、Ｎ
Ｃ１はエミッタの不純物濃度、ＮＡ　　はベースのエミ
ッタに隣接する部分の不純物密度、ｎ＝は真性キャリア
濃度である。ＮＡ　を小さくする程Ｃｂｅは小さくなっ
て、感度は上昇するが、ＮＡ　　をあまり小さくしすぎ
るとベース領域が動作状幅で完全に空乏化してパンチン
グスルー状態になってしまうため、あまり低くはできな
い、ベース領域が完全に空乏化してパンチングスルー状
態にならない程度に設定する。

その後、シリコン基板表面に（Ｈ２＋　ｏ　２　）　ガ
ス系スチーム酸化により数１０Ａから数１００八程度の
厚さの熱酸化膜３を、８００〜９００℃程度の温度で形
成する。その上に、（ＳｉＨａ　＋　ＮＪ　）系ガスの
ＣｖＤで窒化咬（Ｓ　ｉｓ　ＮＡ　）　３０２ヲ５００
〜１５００　Ａ程度の厚さで形成する。形成温度は７０
０〜８００℃程度である。　ＮＨ，ガスも、）１０文ガ
スと並んで通常入手できる製品は、大量に水分を含んで
いる。水分の多いＮＨ，ガスを原材料に使うと、酸素濃
度の多い窒化膜となり、再現性に乏しくなると同時に、
その後のＳｉＯ□膜との選択エツチングで選択比が取れ
ないという結果を招く。

ＮＨ３ガスも、少なくとも水分含有量が０．５ｐｐｍ以
下のものにする。水分含有量は少ない程望ましいことは
いうまでもない、窒化膜３０２の上にさらにＰＳＧ膜３
００をＣＶＤにより堆積する。ガス系は、たとえば、　
（Ｎ、　＋　５ｉ）＋４＋　Ｏ，＋ＰＨ，）を用いて、
　３００−４５０℃程度の温度で２０００〜３０００Ａ
程度の厚さのｐｓｃｓをＣＶＤにより堆積する（第１ｓ
ｒＡの工程（ｅ））、　　２度のマスク合せ工程を含む
フォトリソグラフィー工程により、ｎ“領域７上と、リ
フレッシュ及び読み出しパルス印加電極上に、Ａｓドー
プのポリシリコン５３０４を堆積する。この場合ｐドー
プのポリシリコン膜を使ってもよい、たとえば、２回の
フォトリングラフイー工程により、エミッタ上は、ｐｓ
ｃ６゜Ｓｉ３　Ｎ　４　Ｍ　、　　５ｉｆｔ膜をすべて
除去し、リフレッシュおよび及び読み出しパルス印加電
極を設ける部分には下地の５ｉＯ１膜を残して、ｐｓａ
ｓとＳｉ３　Ｎ　４　ｆ！’！のみエツチングする。そ
の後、Ａｓドープのポリシリコンを、（Ｎ２　＋ＳｉＨ
４＋Ａｄ　３　）　もしくは（Ｎ２　＋　５ｔＨ４＋　
ＡｓＨ３）ガスでＣＶＤ法により堆積する。堆積温度は
５５０℃〜７００℃程度、膜厚は　１０００〜２００Ｏ
Ａである。ノンドープのポリシリコンをＣＶＤ法でｔｔ
ｍしておいて、その後Ａｓ又はＰを拡散してももちろん
よい、エミッタとリフレッシュ及び読み出しパルス印加
電極上を除いた他の部分のポリシリコン膜をマスク合わ
せフォトリソグラフィー工程の後エツチングで除去する
。さらに、ＰＳＧｇをエツチングすると、リフトオフに
よりＰＳＧ膜に堆積していたポリシリコンはセルファラ
イン的に除去されてしまう（第１６図の工程（ｆ））、
ポリシリコン膜のエツチングはＣＢ　Ｃ１！　Ｆａ　、
（ＣＢ　ｔ　Ｆ、＋ｃ　Ｉｔ　）等のガス系でエツチン
グし、Ｓｉ３Ｎ″４膜はＣＨ。

Ｆ？等のガスでエツチングする。

次に、ＰＳＧｌｌＱ３０５を、すでに述べたようなガス
系のＣＶＤ法で堆積した後、マスク合わせ工程とエツチ
ング工程とにより、リフレッシユパルス及び読み出しパ
ルス電極用ポリシリコン膜−ヒにコンタクトホールを開
ける。こうした状態で、ＡＩ　、　ＡＩ　−Ｓｒ、ＡＭ
　−Ｃｕ　−Ｓｉ等の金属を真空蒸着もしくはスパッタ
によってｉ′ｌ！積するか、あるいは（ＣＨ３）　ｓ　
ＡＭやＡｆＬＣＩ、を原材料ガスとするプラズマＣＶＤ
法、あるいはまた上記原材料ガスのへ文−ＣボンドやＡ
文−Ｃ１ボンドを直接光照射により切断する光照射ＣＶ
Ｄ法により　ＡｆＬを堆積する。　　（Ｃ）［コ）３Ａ
見やＡｉ　ｃ＋、を原材料ガスとして上記のようなＣＶ
Ｄ法を行う場合には、大過剰に水素を流しておく、細く
てかつ急峻なコンタクトホールにＡ文を堆積するには、
水分や酸素混入のまったくないクリーン雰囲気の中で３
００〜４００℃膜厚に基板温度を上げたＣＶＤ法が優れ
ている。第１図に示された金属配線ｌＯのバターニング
を終えた後、居間絶縁膜３０６をＣＶＤ法で堆積する。

３０６は、前述したＰＳＧ膜、あるいはＣＶＤ法Ｓ　ｉ
０２膜、あるいは耐水性等を考慮しする必要がある場合
には、（ＳｉＨ４＋ＮＪ　）ガス系のプラズマＣＶＤ法
によて形成したＳｉ３８４　Ｎである。　Ｓｉｌ　Ｎ　
４　ｆｔ５［中の水素の含有値を低く抑えるためには、
　（Ｓｉ）＋４＋　Ｎ２　）ガス系でのプラズマＣＶＤ
法を使用する。

プラズマＣＶＤ法によるダメージを現象させ形成された
Ｓｉ３　Ｎ　、膜の電気的耐圧を大きくし、かつリーク
電流を小さくするには光ＣＶＤ法によるＳｉ３　Ｎ　４
膜がすぐれている。光ＣＶＤ法には２通りの方法がある
。（ＳｉＨ４＋ＮＨ３＋８ｇ）ガス系で外部から水銀ラ
ンプの２５３７Ａの紫外線を照射する方法と、　　（Ｓ
ｔＨ４＋ＮＨ）　３ガス系に水銀ランプの１８４９人の
紫外線を照射する方法である。いずれも基板温度は１５
０〜３５０℃程度である。

マスク合わせ工程及びエツチング工程により、エミッタ
７上のポリシリコンに、絶縁１１５１３０５．３Ｏｆ３
を貫通したコンタクトホールをリアクティブイオンエッ
チで開けた後、前述した方法でＡｉ。Ａｎ−Ｓ　ｉ、Ａ
交−Ｃｕ−９ｉ等の金属を堆積する。この場合には、コ
ンタクトホールの７スベクト比が大きいので、ＣＶＤ法
による堆積の方がすぐれている。第１図における金属配
線８のバターニングを終えた後、最終パッシベーション
咬としてのＳｉ３Ｎ４膜あるいはＰＳＧＩ８ｉ２をＣＶ
Ｄ法により地積する（第１６図（ｇ））。

この場合も２光ＣＶＤ法による膜がすぐれている。１２
は裏面のＡＩ　、Ａｌ−５ｒ等による金属電極である。

本発明の光電変換装置の製法には、実に多彩な工程があ
り、第１６図はほんの一例を述べたに過ぎない。

本発明の光電変換装置の重要な点は、ｐ領域６とｎ−領
域５の間及びｐ領域６とｎ＋領域７の間のリーク電流を
如何に小さく抑えるかにある。

ｎ′″領域５の品質を良好にして暗電流を少なくするこ
とはもちろんであるが、酸化膜などよりなる分離領域４
とｎ−領域５の界面こそが問題である。第１６図では、
そのために、あらかじめ分離領域４の側壁にアモルファ
スＳｉを堆積しておいてエビ成長を行う方法を説明した
。この場合には、エビ成長中に基板Ｓｉからの固相成長
でアモルファスＳｉは単結晶化されるわけである。エビ
成長は、８５００〜１０００℃程度と比較的高い温度で
行われる。そのため、Ｘ板Ｓｉからの固相成長によりア
モルファスＳｉが単結晶化される前に５アモルファスＳ
ｉ中に微結晶が成長し始めてしまうことが多く、結晶性
を悪くする原因になる。温度が低い方が、固相成長する
速度がアモルファスＳｉ中に微結晶が戊長し始める速度
より相対的にずっと大きくなるから、選択エピタキシャ
ル成長を行う前に、５５０℃〜７００℃程度の低温処理
で５アモルファスＳｉを単結晶しておくと、界面の特性
は改善され゛る。この時、基板ＳｉとアモルファスＳｉ
の間に酸化膜等の層があると固相成長の開始が遅れるた
め、両溝の境界にはそうした層が含まれないような超高
清浄プロセスが必要である。

アモルファスＳｉの固相成長には上述したファーナス成
長の他に、基板をある程度の温度に保っておいて　フッ
シュランプ加熱あるいは赤外線ランプによる。たとえば
数秒から数１０秒程度のラピッドアニール技術も有効で
ある。こうした技術を使う時には、　　Ｓｉｎ、層側壁
に堆積するＳｉは、多結晶でもよい、ただし、非常にク
リーンなプロセスで堆積し、多結晶体の結晶粒界に酸素
、炭素等の含まれない多結晶Ｓｉにしておく必要がある
。

こうしたＳｉＯ２側面のＳｉが単結晶化された後、Ｓｉ
の選択成長を行うことになる。

ＳｉＯ２分ａｍ域４と高抵抗ｎ−領域５界面のリーク電
流がどうしても問題になる時は、高抵抗ｎ″′領域５の
Ｓｉｎ、分離領域４に隣接する部分だけ、ｎ形の不純物
濃度を高くしておくとこのリーク電流の問題はさけられ
る。たとえば、分離！９ｉ０．領域４に接触するｎ−領
域５の０．３〜ＩＩＬｓ程度の厚さの領域だけ、たとえ
ば五〜ＩＯＸ　１０”　Ｃｌ−３８度にｎ形の不純物濃
度を高くするのである。この構造は比較的容易に形成で
きる。基板１上に略々１−一程度熱酸化晴を形成した後
、そのヒにＣＶＤ法でＳＵａする５ｉｆｔ　ｆｌｌをま
ず所要の厚さだけ、所定の量のＰを含んだＳ＋０２膜に
しておく、さらにその上に５１０２をＣＶＤ法で１ｔｉ
ｆｆｌするということで分離領域４を作っておく、その
後の高温プロセスで分離領域４中にサンドイッチ状に存
在する燐を含んだ５ｉＯｙ　Ｍから、燐が高抵抗ｎ−領
域５中に拡散して、界面がもっとも不純物濃度が高いと
いう良好な不純物分布を作る。

すなわち、第１７図のような構造に構成するわけである
０分離領域４が、３層構造に構成されてイテ、３０８は
熱酸化＠ｓｉｏ　ｔ　、３０９　ｊｆ燐ヲ含んだＣｖＤ
法５ｔ（ｌ　ｆｆ　膜、３０１はＣＶＤ法ＳｉＯ２膜で
ある。分離領域４に隣接して、ｎ−領域Ｓ中との間に、
ｎ領域３０７が、燐を含んだＳｉＯ２膜３０９からの拡
散で形成される。３０７はセル周辺全部に形成されてい
る。この構造にすると、ベース・コレクタ間容量Ｃｂｃ
は大きくなるが。

ベース・コレクタ間リーク？ｔｉ流は激減する。

第１６図では、あらかじめ分離用絶縁領域４を作ってお
いて１選択エピタキシャル成長を行なう例について説明
したが、基板Ｅに必要な高低抗ｎ−Ｂ？のエピタキシャ
ル成長をしておいてから、分離領域となるべき部分をリ
アクティブイオンエツチングによりメツシュ状に切り込
んで分離領域を形成する、Ｕグループ分離技術（Ａ、Ｈ
ａ２ａｓａｋａｅｔ　ａｌ、　　”Ｕ　−ｇｒｏｏｖｅ
　１ｓｏｌａｔｉｏｎ　ｔｅｃｈｎｉｑｕｅ　ｆｏｒｈ
ｉｇｈ　５ｐｅｅｄ　ｂｉｐｏｌａｒ　ＶＬＳＩ’Ｓ　
”　、↑ｅｃｈ、　Ｄｉｇ、　ｏｆＩＥＤＭ、　Ｐ、ｆ
ｌ２．１９８２．参照）を使って行うこともできる。

本発明に係る光電変換装置は、絶縁物よりｍ或される分
離領域に取り囲まれた領域に、その大部分の領域が半導
体ウェハ表面に隣接するベース領域が浮遊状態になされ
たバイポーラトランジスタを形成し、浮遊状態になされ
たベース領域の電位を薄い絶縁層を介して前記ベース領
域の一部に設けた１！極により制御することによって、
光情報を光電変換する装置である。高不純物濃度領域よ
りなるエミッタ領域が、ベース領域の一部に設けられて
おり、このエミνりは水平スキャンパルスにより動作す
るＭＯＳ）ランジスタにｆｌを統されている。前述した
。浮遊ベース領域の一部に薄い絶縁層を介して設けられ
た電極は、水平ラインに接続されている。ウェハ内部に
設けられるコレクタは、基板で構成されることもあるし
、目的によっては反対導電型高抵抗基板に、各水平ライ
ンごとに分離された高濃度不純物理込み領域で構成され
る場合もある。絶縁層を介して設けられた電極で、浮遊
ベース領域のリフッレッシュを行なう時のパルス電圧に
対して、信号を読出す時の印加パルス電圧は実質的に大
きい、実際に、２Ｍ類の電圧を持つパルス列を用いても
よいし、ダブルキャパシタ構造で説明したように、リフ
レッシュ用ＭＯＳキャパシタ電極の容量Ｃｏｔにくらべ
て読出し用ＭＯＳキャパシタ電極の容量ＣＯ寛を大きく
しておいてもよい、リフレッシュパルス印加により、逆
バイアス状態になされた浮遊ベース領域に光励起された
キャリアを蓄積して光信号に基ずいた信号を記憶させ、
該信号読出し時には、ベース・エミッタ間が順方向に深
くバイアスされるように読出し用パルス電圧を印加して
、高速度で信号を読出せるようにしたことが特徴である
。こうした特徴を備えていれば、本発明の光電変換装置
はいかなる構造で実現してもよく、前記の実施例に述べ
られた構造に限定されないことはもちろんである。

たとえば、前記の実施例で説明した構造と導電型がまっ
たく反転した構造でも、もちろん同様である。ただし、
この時には印加電圧の極性を完全に反転する必要がある
。：４電型がまったく反転した構造では、領域はｎ型に
なる。すなわち、ベースを構成する不純物はＡｓやＰに
なる。ＡｓｅＰを含む領域の表面を酸化すると、Ａｓｅ
ＰはＳｉ／Ｓｉｎ。

界面のＳｉ側にパイルアップする。すなわち５ベ一ス内
部に表面から内部に向う強いドリフト電界が生じて、光
励起されたホールはただちにベースからコレクタ側に抜
け、ベースにはエレクトロンが効率よく蓄積される。

ベースがｐ型の場合には、通常使われる不純物はポロン
である。ポロンを含むｐ領域表面を熱酸化すると、ポロ
ンは酸化膜中に取り込まれるため、　Ｓｉ／Ｓｉ　Ｏｚ
界面近傍のＳｉ中におけるポロン濃度はやや内部のポロ
ン濃度より低くなる。この深さは、酸化膜厚にもよるが
、通常数１００八である。この界面近傍には、エレクト
ロンに対する逆ドリフト電界が生じ、この領域に光励起
されたエレクトロンは、表面に集められる傾向にある。

このままだと、この逆ドリフト電界を生じている領域は
不感領域になるが１表面に沿った一部にｎ＋領領域、本
発明の光電変換装置では存在しているため、Ｐ領域のＳ
ｉ／５ｉＯｚ界面に集まったエレクトロンハ、このｎ＋
領領域再結合される前に流れ込む、そのために、たとえ
ポロンがＳｉ／５ｉ０２界面近傍で減少していて、逆ド
リフト電界が生じるような領域が存在しても、はとんど
不感領域にはならない、むしろ、こうした領域がＳ　ｉ
／Ｓ　ｉ０２界面に存在すると、蓄積されたホールをＳ
ｉ／Ｓｉｎ、界面から引きはして内部に存在させるよう
にするために、ホールが界面で消滅する効果が無くなり
、ｐ層のベースにおけるホール蓄積効果が良好となり、
きわめて望ましい。

以上説明してきたように１本発明の光電変換装置は、浮
遊状態になされた制御電極領域であるベース領域に光に
より励起されたキャリアを蓄積するものである。すなわ
ち、Ｂａ５ｅ　　５ｔｏｒｅ　　ＩｍａｇｅＳｅｎｓｏ
ｒ　と呼ばれるべき装置であり、　ＢＡＳ［Ｓ　と略称
する。

本発明の光電変換装置は、１個のトランジスタでＬ画素
を構成できるため高密度化がきわめて容易であり、同時
にその構造からブルーミング、スミアが少なく、かつ高
感度である、そのダイナミックレンジは広く取れ、内部
増幅機能を有するため配線容量によらず大きな信号電圧
を発生するため低雑音でかつ周辺回路が容易になるとい
う特徴を有している０例えば将来の高品質固体撮像装置
として、その工業的価値はきわめて高い。

なお、本発明に係る光電変換装置は以上述べた固体撮像
装置の外に、たとえば、画像入力装置、ファクシミリ、
７−クステイシヨン、デジタル複写機、ワープロ等の画
像入力装置、ＯＣＲ、バーコード読取り装置、カメラ。

ビデオカメラ、８ミリカメラ等のオートフォーカス用の
光電変換被写体検出装置等にも応用できる。

第８図（ｂ）に、過渡的リフレッシュ動作、蓄積動作、
読出し動作、そして過渡的リフレッシュ動作と巡回する
ときの、エミッタ１ベース、コレクタ各部における電位
レベルを表したものを示す。

各部位の電圧レベルは外部的に見た電位であり。

内部のポテンシャルレベルとは一部一致していない所も
ある。

説明を簡単にするためにエミッタ・ベース間の拡散電位
は除いである。したがって、第８図（ｂ）でエミッタと
ベースが同一レベルで表される時には、実際にはエミッ
タ・ベース間に で与えられる拡散電位が存在するわけである。

第８図（ｂ）において、状態■、■はリフレッシュ動作
を、状態■は蓄積動作を、状態■、■は読出し動作を、
状態■はエミッタを接地したときの動作状態をそれぞれ
示す。また電位レベルはＯポルトを境にして上側が負、
下側が正電位をそれぞれ示す・状態■になる前のベース
電位ζよゼロボルトであったとし、またコレクタ電位は
状態■から信）まで全て１ＥＴＴｔ位にバイアスされて
いるものとする。

上記の一連の動作を第８図（ａ）のタイミング図と共に
説明する。

第８図（ａ）の波形６７のごとく、時刻ｔ、において、
端子３７に正電圧、すなわちリフレッシュ′屯圧■Ｉｉ
いが印加されると、第８図（ｂ）の状態Φに電位２００
のごとくベースには、すでに説明した様に、 なる分圧がかかる。この電位は時刻１．からｔ２の間に
１次第にゼロ電位に向かって減少していき１時刻ｔ、で
は、第８図（ｂ）の点線で示した電位２０１となる。こ
の電位は前に説明した様に、過渡的なリフレッシュモー
ドにおいて、ベースに残る電位ｖＫである０時刻ｔ、に
おいて、波形６７のごとく、リフレッシュ電圧ＶＲ１４
がゼロ電圧にもどる瞬間に、ベースには、 なる電圧が商と同様、容量分割により発生するので、ベ
ースは残っていた電圧ＶＫと新しく発生した電圧との加
算された電位となる。すなわち、状態■において示され
るベース電位２０２であり、これは。

ｏｗ ”　”−Ｃｏｘ＋Ｃｂｅ＋Ｃｂｃ　　”’で与えられる
。

この様なエミッタに対して逆バイアス状態において光が
入射してくると、この光により発生したホー」しがベー
ス領域に蓄積されるので、状態ｔ）のごとく、入射して
くる光の強さに応じて、ベース電位２０２はベース電位
２０３．２０３　’２０３“のごと〈次第に正電位に向
って変化する。この光により発生する電圧をＶｐとする
。

次いで波形６９のごとく５水平ラインに垂直シフトレジ
スタより電圧、すなわち読出し′電圧Ｖｌが印加される
と、ベースには Ｃ０富 Ｃｏｘ＋Ｃｂｅ＋Ｃｂｃ　　” なる電圧が加算されるので、光がまったく照射されない
ときのベース電位２０４は となる。このときの電位２０４は前に説明したごとく、
エミツタに対して０．５〜ｏ、ｅ　ｖ程度閉方向にバイ
アス状態になる様に、設定される。また。

ベース電位２０５１，２０５’　、２０５″はソレぞれ で事えられる。

ベース電位が、この様に、エミッタに対して；順方向バ
イアスされると、二ミッタ側からエレクトロンの注入が
おこり、エミッタ電位は次第に正電位方向に動いていく
ことになる。光が照射されなかったときのベース屯位２
０４に対するエミッタ電位２０７は、順方向バイアスを
０．５〜０．６ｖに設）Ｒした時読出しパルス幅が１〜
２ｇｓ位のとき、約５０〜１００ＯＩＶ程度であり、こ
の電圧をＶＲとすると、エミッタ電位２０７．２０７’
２０７″は前の例の様に０．１　ｇｓ以上のパルス幅で
あれば直線性は十分確保されるので、それぞれＶｐ　＋
ＶＢ、ｖｐ　’−ｔ−Ｖ、　、ｖｐ　−＋　　ｖ、　ト
なる。

ある一定の読出し時間の後、波形６９のごとく読出し電
圧ＶＲがゼロ屯位になった時点モ、ベースには なる電圧が加算されるので、状態■のごとくへ一ス電（
よＬは、続出しパルスが印加される前の状ヂ８゜すなわ
ち逆バイアス状態になり、エミッタの電位変化は伴出す
る。すなわち、このときのベース電イ＆、２０８は、 ヘース゛屯位２０９．２０９’　、２０９“はそれぞれ
、 ＯＸ ”　＋ｖｐ−’　　Ｃｏｘ＋Ｃｂｅ＋Ｃｂ。＠　Ｖ　ａ
ｓｏｔ ｖ、＋ｖρ　−Ｃｏｘ＋　Ｃｂｅ＋　Ｃｂｃ″ＶＱＨａ
ｔ ”　”　ｖｐＣｏｌ＋　Ｃｂｅ＋　Ｃｂｃ”　””で事
えられる。これは読出しが始まる１１力の状態・′１）
とまったく同じである。

この状態（５）において、エミッタ側の光情報信号が外
部へ読出されるわけである。この読出しが終った後、各
スイッチングＭＯＳトランジスタ４８．４８’、４８”
が導通状態となり、エミッタが接地されて状態くΦのご
と〈、エミッタはゼロ屯位となる。これで、リフレッシ
ュ動作、蓄積動作、読出し動作と一巡し、次に状態■に
もどるわけであるが、この時、最初にリフレッシュ動作
に入る前は、ベース酸位がゼロ電位からスタートシたの
に対して、−巡してさた後は、ベース屯位が ｏｗ ■に−Ｃｏｘ＋Ｃｂｅ＋Ｃｂｃ　　’　”’およびそれ
に、それぞれＶＰ、ＶＰ’、ＶＰ　“が加算されたＷ１
位に変化していることになる。したがって、この状態で
、リフレッシュ電圧Ｖ１１１４が印加されたとしてもベ
ース電位はそれぞれＶ。

Ｖ＜　＋Ｖｐ　、Ｖｌ　＋Ｖｐ　’　、ＶＫ＋Ｖｐ　”
になるだけであり、これでは、ベースに、十分な舶方向
バイアスがかからず、光の強くあたった所はｊ順方向バ
イアス着が大きいので光情報は消えるものの、光の弱い
部分の情報は消えずに残るということが／ｌ、すること
は第６図に示したリフレッシュ動作の計算例から見ても
あきらかである。

この様な現象はｉｌ！５ｆｉＩｔ的リフレ５・シユリフ
レ５特のものであり、完全リフレッシュモードでは、ベ
ース電位が必ずゼロ電位になるまで長いリフレッシュ時
間をとるために、この様な問題は生じない− 高速リフレッシュが可能な過渡的リフレッシュモードを
使い、かつこの様な不都合の生じない方法について以下
に述べる。

これを解決する一つの方法は、第８図（ｂ）の状態■に
おいて発生したベース電位２１０をゼロ電位までもって
きてしまうことである。この様にすると状態■において
、リフレッシュパルスが印加するとき最、初の状態と同
じくベース電位がゼロ電位なので確実な過渡的リフレッ
シュモード動作が可能となる。

第１８図にそれを達成するための一実施例を示す、ｆｉ
ＩＪｔｓ図（ａ）は光センサセルの断面構造図を、第１
８図（ｂ）には、それの等価回路を示す。

第１８図に射＼Ｘズ、第１図に示した基本光センサセル
のエミッタ領域７とｎ４″領域２７０はそれぞ′れＭＯ
Ｓトランジスタのドレイン、ソースを形成し、ポリシリ
コン等で作られたゲート２７１により制御される構造に
なっている。また、ｎ”ｍａ２７０は、配線２７２によ
り基本光センサセルのベース領域６と撞統されている。

他の部分は第り図で示した基本光センサセルと同じであ
る。

第１８図（ｂ）は（ａ）の構造図の等価回路であり、光
センサセルのエミッタ領域と共通のドレイン領域７、ゲ
ート２７１、ソース領域２７０よりなるＭＯＳトランジ
スタ２７３が、光センサセルのベース領域６と配線２７
２により接続され、ドレイン領域はエミッタ領域と共通
であり、またゲート２７１は配線２７４に接続され、外
部よりパルスが印加できる様な４１１１戊になっている
。

リフレッシユ動作、蓄積動作および読出し動作において
は、このＭＯＳ）ランジスタのゲート２７１には配線２
７４を通して、ＭＯＳ）ランジスタのチャンネルが十分
非導通になる様な負電圧がかけられているものとする。

ＷＩＪ８図（ｂ）の状態Ｉ動においてベース領域の電位
２１０が負の時、エミタは接地されており、この状態で
ゲート２７１をゼロ電位または正電位にしてやるとＭＯ
Ｓ）ランジスタのチャンネルが導通状態となり、電流が
流れてベース電位はゼロ電位になることは明らかである
。

この様にして、状態■においてベース社位がゼロ電位と
なるので、次のリフレッシュ動作においては第８図（ｂ
）で説明したごとく、過渡的リフレッシュモード動作が
確実に行なわれ、高速のリフレッシュが可能となる。

以上説明したごとく、本実施例によれば、配線が一木増
加するものの、簡単なＭＯＳトランジスタを１ケ追加す
るだけで、高速動作が可能な撮像素子をｔｔ、すること
ができる。

第１８図に示す実施例においては、ＭＯＳキャパシタ電
極９、ＭＯＳトランジスタのソース領域２７０と光セン
サセルのベース領域６を接続するための配線、ＭＯＳ）
ランジスタのゲート２７１、光センサセルのエミッタ領
域７のための配線８が、説明の都合上、全て同一の断面
内に書かれており、光の入射する窓がきわめて少ない様
に書かれているが、実際のデバイスにおては、１Ｔｊｊ
−の光センサセルの中の他の部分へ、それぞれを、入射
する窓の形状、配線の都合等を考慮して配置することが
可能である。

以上の説明は、リフレッシュ、読出しをいずれもＣｏｗ
を通してＰベース上のＴｒＬ極９により行なうモードに
ついての説明であるが、リフレッシュをｎ　Ｍ　ＯＳで
行なってしまう動作が可能である。すなわち、この場合
には１！極９には読出し用パルスだけが加わる。読出し
が終ったー水平ラインに泊うセンサセルのリフレッシュ
は１次の段の水平ラインに沿う、センサセルの読出しを
行なう前のブランキング期間に、２７１に正電圧を印加
してｎＭＯ３を導通させ、その時垂直ライン３８．３８
’、・・・・・・・・・の負電圧　−Ｖｐを印加する。

Ｐベース領域は、−（Ｖｐ−Ｖｔｓ’）に帯電し、リフ
レッシュが完了する。■↑輔は、ｎ　Ｍ　ＯＳのしきい
値電圧である。このｎ　Ｍ　ＯＳは、いわばチャンネル
とｎ”ｆＩ域２７０が同電位になされた動作である。

Ｐベースリフレッシュ用に完全に独立にｎ　Ｍ　Ｏ３を
作ってもよい、この時にはｎ４″エミツタはまったく独
立しており、ｐベース中にさらに２つのｎ４″領域２７
０と２７５が設けられてｎ　Ｍ　ＯＳを構成する。

第１８図（ａ）に示されるものと同様に、ｎ”ｆｆｉ城
２７０は電極配線によりＰベース６と道結されており、
もう一方のｎ”電極２７５は、電極配線によりゲート２
７１に電圧が加えられたときに所定の負電圧−Ｖｐが加
わるようになされている。

第１９図にその回路構成図を示す、水平ラインに沿って
、負電圧印加用のライン２８１．２８２　。

・・・・・・・・・が設けられている。

水平ライン２７５に読出しパルスを加えて、この水平ラ
インに沿うセンサセルの読出しを終えた後、その下の段
の水平ラインの読出しを行なうために、２７６に読出し
パルスを加えた時、その読出し用パルスは、水平ライン
２７５に沿うセンサセルのリフレッシュ用ｎＭＯｓトラ
ンジスタのゲートに加わり、その時ライン２８１に負電
圧−Ｖｐが加わるから、２７５に沿うセンサセルの読出
しを行なっている間に完了する。

【図面の簡単な説明】

ｔ５１図から第６図までは、本発明の一実施例に係る光
センサセルの主要構造及び基本動作を説明するための図
である。第１図（ａ）は平面図、（ｂ）は断面図、（Ｃ
）は等価回路図であり５第２図は読出し動作時の等価回
路図、第３図は読出し時間と読出し電圧との関係を示す
グラフ、第４図（ａ）は蓄１ＩＩＴＬ圧と、読出し時間
との関係を、第４図（ｂ）はバイアス電圧と読出し時間
との関係をそれぞれ示すグラフ、ｇＦＳｓ図はリフレッ
シュ動作時の等価回路図、第６図（ａ）〜（ｃ）はリフ
レッシュ時間とベース電位との関係を示すグラフである
。第７図−ｂ）ら第１Ｏ図までは、第１図に示す光セン
サセルを用いた光電変換装置の説明図であり、ｒｓ７歯
は回路図、第８図（ａ）はパルスタイミング図、第８図
（ｂ）は各動作時の電位分布を示すグラフである。ＭＳ
９図は出力信号に関係する等価回路図、第１Ｏ図は導通
した瞬間からの出力電圧を時間との関係で示すグラフで
ある。第１１．１２及び１３図は他の光電変換装置を示
す回路図である。第１４図は本発明の実施例に係る他の
光センサセルの主要構造を説明するための平面図である
。第１５図は、ｆｆ１１４図に示す光センサセルを用い
た光電変換装置の回路図である。第１６回及び１７図は
本発明の光電変換装置の一製造方法例を示すための断面
図である。第１８図は本発明の実施例に保る光センサセ
ルを示し、（ａ）は断面図、（ｂ）はその等価回路図で
ある。第１９図は第１８図に示した光センサセルを用い
た回路構成図である。 １・・・シリコン基板、２・・・ｐｓａｇ、３・・・絶
縁酸化膜、４・・・素子分＃領域、５・・・ｎ−領域（
コレクタ領域）、６・・・ｐ領域（ペース領域）、７．
７’・・・ｎ′″領域（エミッタ領域）、８・・・配線
、９・・・電極、１０・・・配線、１１・・・ｎゝ領領
域１２・・・電極、１３・・・コンデンサ、１４・・・
バイポーラトランジスタ、１５．１７・・・接合容量、
１６．１８・・・ダイオード、１９．１９’・・・コン
タクト部、２０・・・光。 ２８・・・垂直ライン、３０・・・光センサセル、３１
・・・水平ライン、３２・・・垂直シフトレジスタ、３
３．３５・・・ＭＯＳ）ランジスタ、３６．３７・・・
端子３８・・・垂直ライン、３９・・・水平シフトレジ
スタ４０・・・ＭＯＳトランジスタ、４１・・・出力ラ
イン４２・・・ＭＯＳ）ランジスタ、４３・・・端子、
４４・・・トランジスタ、４４．４５・・・負荷抵抗　
、４６・・・端子、４７・・・端子、４８・・・ＭＯＳ
）ランジスタル９・・・端子、６１，６２．６３・・・
区間、　　６４・・・コレクタ電位、６７・・・波形、
８０．８１・・・８峻８２．８３・・・抵抗、８４・・
・電流源、　　　　ＬＯＯ，１０１，１０２・・・水平
シフトレジスタ、１１１゜１１２・・・出力ライン、１
３８・・・垂直ライン１４０・・・ＭＯＳタランジスタ
、１４８・・・ＭＯＳトランジスタ、１５０．１５０’
・・・ＭＯＳコンデンサ、１５２，１５２’・・・光セ
ンサセル、２０２゜２０３．２０５・・・ベース電位、
２２０・・・ｐ０領域。 ２２２゜２２５・・・配線、２５１・・・ｐ＋領領域２
５２・・・ｎ４Ｐ領域、２５３・・・配線、３００・・
・アモルファスシリコン、３０２・・・窒化１１，３０
３・・・ｐｓｃ膜、３０４・・・ポリシルコン、３０５
・・・ｐｓｃ　ｓ、３０６・・・層間絶縁膜。

Claims (1)

【特許請求の範囲】
1. １同導電型領域よりなる２個の主電極領域と該主電極領
   域と反対導電型の制御電極領域よりなる半導体トランジ
   スタの該制御電極領域を浮遊状態にし、該浮遊状態にし
   た制御電極領域の電位を、キヤパシタを介して制御する
   ことにより、該浮遊状態にした制御電極領域に、光によ
   り発生したキャリアを蓄積する蓄積動作、蓄積動作によ
   り該制御電極領域に発生した蓄積電圧を読出す読出し動
   作、該制御電極領域に蓄積されたキャリアを消滅させる
   リフレッシュ動作をそれぞれさせ得る構造を有する光変
   換装置において、該浮遊状態になされた制御電極領域内
   の一部に、該制御電極領域とは反対導電型高濃度領域な
   領域を、表面に隣接して該主電極領域以外に少なくとも
   １個設け、該反対導電型高濃度を該制御電極領域の電位
   を制御するための絶縁ゲート型トランジスタの主電極領
   域となしたことを特徴とする光電変換装置。