JPH0447983B2 - - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、光電変換装置に係り、特に光入射に
より発生したキヤリアを蓄積し、蓄積されたキヤ
リアに基づいて信号を読み出す光電変換装置に関
する。

［従来の技術］ 近年、光電変換装置殊に、固体撮像装置に関す
る研究が、半導体技術の進展と共に積極的に行わ
れ、一部では実用化され始めている。

これらの固体撮像装置は、大きく分けると
CCD型とMOS型の２つに分類される。CCD型撮
像装置は、MOSキヤパシタ電極下にポテンシヤ
ルの井戸を形成し、光の入射により発生した電荷
をこの井戸に蓄積し、読出し時には、これらのポ
テンシヤルの井戸を、電極にかけるパルスにより
順次動かして、蓄積された電荷を出力アンプ部ま
で転送し読出すという原理を用いている。また
CCD型撮像装置の中には、受光部はpn接合ダイ
オード構造を使い、転送部はCCD構造で行うと
いうタイプのものもある。また一方、MOS型撮
像装置は、受光部を構成するpn接合よりなるフ
オトダイオードの夫々の光の入射により発生した
電荷を蓄積し、読出し時には、それぞれのフオト
ダイオードに接続されたMOSスイツチングトラ
ンジスタを順次オンすることにより蓄積された電
荷を出力アンプ部に読出すという原理を用いてい
る。

CCD型撮像装置は、比較的簡単な構造をもち、
また、発生し得る雑音からみても、最終段におけ
るフローテイング・デイフユージヨンよりなる電
荷検出器の容量値だけがランダム雑音に寄与する
ので、比較的低雑音の撮像装置であり、低照度撮
影が可能である。ただし、CCD型撮像装置を作
るプロセス的制約から、出力アンプとしてMOS
型アンプがオンチツプ化されるため、シリコン
と、SiO₂膜との界面から画像上、目につきやす
い、１／ｆ雑音が発生する。従つて、低雑音とは
いいながら、その性能に限界が存在している。ま
た、高解像度化を図るためにセル数を増加させて
高密度化すると、一つのポテンシヤル井戸に蓄積
できる最大の電荷量が減少し、ダイナミツクレン
ジがとれなくなるので、今後、固体撮像装置が高
解像度化されていく上で大きな問題となる。ま
た、CCD型の撮像装置は、ポテンシヤルの井戸
を順次動かしながら蓄積電荷を転送していくわけ
であるから、セルの一つに欠陥が存在してもそこ
で電荷転送がストツプしたり、あるいは、極端に
悪くなつてしまい、製造歩留りが上がらないとい
う欠点も有している。

これに対してMOS型撮像装置は、構造的には
CCD型撮像装置、特にフレーム転送型の装置に
比較して少し複雑ではあるが、蓄積容量を大きく
し得る様に構成でき、ダイナミツクレンジを広く
とれるという優位性をもつ。また、たとえセルの
１つに欠陥が存在しても、Ｘ−Ｙアドレス方式の
ためその欠陥による他のセルへの影響がなく、製
造歩留り的には有利である。しかしながら、この
MOS型撮像装置では、信号読出し時に各フオト
ダイオードに配線容量が接続されるため、きわめ
て大きな信号電圧ドロツプが発生し、出力電圧が
下がつてしまうこと、配線容量が大きく、これに
よるランダム雑音の発生が大きいこと、また各フ
オトダイオードおよび水平スキヤン用のMOSス
イツチングトランジスタの寄生容量のばらつきに
よる固定パターン雑音の混入等があり、CCD型
撮像装置に比較して低照度撮影はむずかしいこと
等の欠点を有している。

また、将来の撮像装置の高解像度化においては
各セルのサイズが縮小され、蓄積電荷が減少して
いく。これに対しチツプサイズから決まつてくる
配線容量は、たとえ線幅を細くしてもあまり下が
らない。このため、MOS型撮像装置は、ますま
すＳ／Ｎ的に不利になる。

CCD型およびMOS型撮像装置は、以上の様な
一長一短を有しながらも次第に実用化レベルに近
ずいてきてはいる。しかし、さらに将来必要とさ
れる高解像度化を進めていくうえで本質的に大き
な問題を有しているといえる。

これに対して、固体撮像装置に関し、特開昭56
−150878号公報“半導体撮像装置”、特開昭56−
157073号公報“半導体撮像装置”、特開昭56−
165473号公報“半導体撮像装置”に新しい方式が
提案されている。CCD型、MOS型の撮像装置が、
光入射により発生した電荷を主電極（例えば
MOSトランジスタのソース）に蓄積するのに対
して、ここで提案されている方式は、光入射によ
り発生した電荷を、制御電極（例えばバイポー
ラ・トランジスタのベース、SIT（静電誘導トラ
ンジスタ）あるいはMOSトランジスタのゲート）
に蓄積し、光により発生した電荷により、流れる
電流をコントロールするという新しい考え方にも
とずくものである。すなわち、CCD型、MOS型、
蓄積された電荷そのものを外部へ読出してくるの
に対して、ここで提案されている方式は、各セル
の増幅機能により電荷増幅してから蓄積された電
荷を読出すわけであり、また見方を変えるとイン
ピーダンス変換により低インピーダンス出力とし
て読出すわけである。従つて、ここで提案されて
いる方式は、高出力、広ダイナミツクレンジ、低
雑音であり、かつ、光信号により励起されたキヤ
リア（電荷）は制御電極に蓄積することから、非
破壊読出しができる等のいくつかのメリツトを有
している。さらに将来の高解像度化に対しても可
能性を有する方式であるといえる。

［発明が解決しようとする技術課題］ しかしながら、この方式は、基本的にＸ−Ｙア
ドレス方式であり、上記公報に記載されている素
子構造は、従来のMOS型撮像装置の各セルにバ
イポーラトランジスタ、SITトランジスタ等の増
幅素子を複合化したものを基本構成としている。
そのため、比較的複雑な構造をしており、高解像
化の可能性を有しながらも、そのままでは高解像
化には限界が存在する。

また以下に述べる点においても限界が存在して
いる。上記特開昭56−150878号公報、特開昭56−
157073号公報、特開昭56−165473号公報及び
「SIT（Static Injection Transistor）イメージセ
ンサへの応用、テレビジヨン学会技術報告（以下
TV学会誌と称する）」は、本願発明の発明者の
内一人が係つた従来技術の一代表例を示すもので
ある。

特開昭56−150878号公報、特開昭56−157073号
公報には、N⁺、P⁺、Ｉ（又はP^-、N^-）、N⁺領域
からなるフツク構造のP⁺領域に電荷を蓄積し、
接地電位との間でキヤパシタを形成しているN⁺
領域の電位をスイツチングトランジスタで読み出
す方式の構成が記載されている。

しかしながら、この構成では、高速で直線性の
良い読み出しができず、感度にも限界がある。

一方、特開昭56−165473号公報には、N⁺領域、
浮遊状態のP⁺領域、高抵抗領域及びパルス電圧
が印加される透明電極に接続されたN⁺領域とで
構成される、N⁺、P⁺、Ｉ（又はP^-、N^-）、N⁺領
域のフツク構造が示されている。そして浮遊状態
のN⁺領域は同時に読み出し用トランジスタの主
電極領域の一つとなつており、読み出し動作時に
はトランジスタがオンして正に帯電したN⁺領域
へ電子が流入してその電圧変化を信号として読み
出しを行う。しかしながら、これも高速で直線性
の良い読み出しができず、感度にも限界がある。

そして、TV学会誌には、ゲート蓄積型ホトセ
ルとベース蓄積型ホトセルとが示されている。こ
のうちゲート蓄積型ホトセルは、ゲートを浮遊状
態として絶縁膜を介したリフレツシユ線を介して
ゲート領域を予め所定の電圧に逆バイアスし、ソ
ース接地抵抗負荷の出力回路に読み出す構成であ
る。

一方、ベース蓄積型ホトセルは、N⁺、P⁺、
N^-、N⁺ホトトランジスタ構造を有しており、浮
遊状態とされたベース（P⁺）、パルス的に電圧が
印加されるコレクタ（N⁺）と、容量とスイツチ
ングMOSFETとを含むエミツタホロアの出力回
路が接続されたエミツタ（N⁺）と、で構成され
ている。これらは、いずれにしても高速で直線性
の良い読み出しを行うことができず、感度にも限
界がある。

また、以上の従来技術とは別に、米国特許第
3624428号明細書や特公昭50−38531号公報にはベ
ースに絶縁層を介して電極を設けたトランジスタ
にエミツタ接地抵抗負荷の出力回路を接続し、ベ
ースに逆バイアスにして蓄積動作を行い、該エミ
ツタ接地抵抗負荷の出力回路で電流読み出しを行
う構成が示されている。しかし所詮、破壊型セン
サの電流読み出しである為に直線性、残像特性が
悪い。又、感度もよくない。

［発明の目的］ 本発明の目的は、各セルに増幅機能を有するも
きわめて簡単な構造であり、将来の高解像度化に
も十分対処しうるキヤリア蓄積方式の改良された
光電変換装置を提供することにある。

本発明の別の目的は、照射された光に対して直
線性の良好な出力信号を極短時間で得ることが可
能で非常に高感度な高速性に優れた光電変換装置
を提供することにある。

かかる目的は、第１導電型の第１半導体領域
と、前記第１導電型とは異なる第２導電型の第２
半導体領域と、高抵抗半導体領域と、第１導電型
の第３半導体領域と、第２導電型の第４半導体領
域と、を有し、 前記第１半導体領域と前記第２半導体領域とは
隣接して配置されており、前記第３半導体領域と
前記第４半導体領域とは隣接して配設されてお
り、前記高抵抗半導体領域は前記第２半導体領域
と前記第３半導体領域との間に配設されており、 前記第１半導体領域と前記第２半導体領域と前
記第３半導体領域と前記高抵抗半導体領域とで第
１トランジスタを構成し、前記第２半導体領域と
前記第３半導体領域と前記第４半導体領域と前記
高抵抗半導体領域とで第２トランジスタを構成
し、 光励起により発生したエレクトロンとホールと
で構成されるキヤリアのうち前記第２半導体領域
と前記第３半導体領域のうちどちらか一方がホー
ルを蓄積し、他方がエレクトロンを蓄積する光電
変換装置であつて、 前記第２半導体領域と容量結合された第１の電
極と、前記第３半導体領域と容量結合された第２
の電極と、を有し、該第２及び第３の半導体領域
にそれぞれ蓄積されたエレクトロンとホールとに
基づいて信号を読み出す為の読み出し手段を具備
し、 前記読み出し手段は、前記第２半導体領域と前
記第３半導体領域とのそれぞれに、前記第１及び
第２の電極により、前記第１及び第４半導体領域
に対して独立的に電位を与え、前記第２半導体領
域と前記第１半導体領域との接合部と、前記第３
半導体領域と前記第４半導体領域との接合部とを
それぞれ順方向にバイアスし、前記信号を読み出
す手段であることを特徴とする光電変換装置によ
り達成される。

［作用］ 本発明によれば、光励起によつて発生するキヤ
リアとしてのエレクトロンとホールとの両方を蓄
積し、ゲインを増加させながら、読出すことがで
きるので極めて高感度な光電変換を行うことがで
きる。

［実施例］ 本発明による好適な実施態様例の概略を以下に
説明する。

その最も特徴的な構成は第１図乃至第１３図に
示す実施例、特に第１０図乃至第１３図に示す実
施例に表現されている。その詳細については後述
するものとして、まずその一例として第１図を取
り上げながらその概略を説明する。

第１図ｃの符号３６０で示される第１トランジ
スタとしてのNPNトランジスタは、第１図ｂに
おける第１半導体領域としてのn⁺領域７と、第
２半導体領域としてのｐ領域６と、第３半導体領
域としてのn⁺領域３５１と、高抵抗半導体領域
としてのn^-領域５とで構成される。

第２トランジスタとしてのPNPトランジスタ
３６１は、第２半導体領域としてのｐ領域６と、
第３半導体領域としてのn⁺領域３５１と、第４
半導体領域としてのp⁺領域３５０と、高抵抗半
導体領域としてのn^-領域５とで構成される。

ここで、ｐ領域６は光励起により発生したエレ
クトロンとホールとで構成されるキヤリアのうち
ホールを蓄積し、n⁺領域３５１はエレクトロン
を蓄積する。

以下本発明による光電変換装置についての理解
を容易にするために、始めにエレクトロンとホー
ルとで構成されるキヤリアのうちホールのみを蓄
積するタイプのものについて周辺回路を含めて説
明する。

まず、第１４図及び第１５図を参照すると、第
１４図の符号３０で示されるようなトランジスタ
を含む光電変換セルの主電極領域の一方（エミツ
タ）には出力回路が接続されている。この出力回
路は垂直ライン３８，３８′，３８″、水平シフト
レジスタ３９、MOSトランジスタ４０，４０′，
４０″、出力ライン４１、MOSトランジスタ４
２、出力トランジスタ４４、負荷抵抗４５等で構
成され、垂直ライン３８，３８′，３８″は各々容
量負荷としての第１５図の符号２１で示すCsの
ように配線容量を有している。

また蓄積された電荷に基づき光電変換された信
号を読み出す為の読み出し手段として垂直シフト
レジスタ３２、バツフアMOSトランジスタ３３，
３３′，３３″、端子３４、水平ライン３１，３
１′，３１″が設けられた回路構成を採つている。

蓄積動作時には、エミツタは接地され、もう一
方の主電極領域（コレクタ）は正電位にバイアス
される。また制御電極領域（ベース）はエミツタ
に対して逆バイアス状態にされるが、この時のベ
ース電位を制御することにより飽和電圧を決定で
きる。こうしてバイアス電圧を適宜設定すればセ
ル自体にスイツチング作用を持たせることができ
る。

読み出し動作時には、エミツタは浮遊状態にさ
れ、コレクタは正電位にバイアスされる。制御電
極領域は主電極領域とは独立的に読み出し手段に
よつてその電位が制御される。ここでベースをエ
ミツタに対して順方向にバイアスすると良好な直
線性を確保しつつ高速読み出しができる。この時
の動作を第１５図を参照して説明する。読み出し
時には浮遊状態にあるエミツタ及び正の電位に保
持されているコレクタに対して、独立的には配線
１０より正の電圧V_Rを印加することでエミツタ
電位に対してベース電位を順方向にバイアスする
ことにより、エミツタベース接合部が順方向に深
くバイアスされる。このようにして、エミツタ電
位がベース電位、即ち光照射により発生した蓄積
電圧に等しくなるまで、電流が流れるのである
が、このときに要する時間は、電圧V_Rの作用に
より一層短縮され高速読み出しにおいても、優れ
た直線性が確保できるのである。

リフレツシユ動作は、以下のとおりである。

エミツタはスイツチ手段としてのMOSトラン
ジスタ４８，４８′，４８″によりアース記号をも
つて示される第１の基準電圧源に接続され接地さ
れる。このときコレクタは第２の基準電圧源に接
続、即ち正電位または接地電位にされる。ここで
コレクタが接地される場合を第１６図に示してあ
る。このような状態において正電位V_RHなる電圧
を印加して制御電極領域としてのベースの電位を
制御することにより少がなくともベース・エミツ
タ間が順方向バイアスされてベース領域に蓄積さ
れたホール流れ出したり、ベース領域内に電子が
流入したりして蓄積された電荷が消滅する。この
ような順バイアスを与える為の順バイアス手段と
してはMOSトランジスタ４８，４８′，４８″や
バツフアMOSトランジスタ３５，３５′，３５″、
端子３６，３７等を設けることで構成される。

以下に本発明の実施例を図面を用いて詳細に説
明する。

先ず、本発明の光電変換装置の説明に先立つ
て、本発明の光電変換装置を構成する光センサセ
ルの基本構造および動作について説明する。

第１７図は、本発明に係る光電変換装置を構成
する光センサセルの基本構造および動作を説明す
る図である。

第１７図ａは、光センサセルの平面図を、第１
７図ｂは、第１７図ａ平面図のAA′部分の断面図
を、第１７図ｃは、それの等価回路をそれぞれ示
す。なお、各部位において第１７図ａ，ｂ，ｃに
共通するものについては同一の番号をつけてい
る。

第１７図では、整列配置方式の平面図を示した
が、水平方向解像度を高くするために、画素ずら
し方式（補間配置方式）にも配置できることはも
ちろんのことである。

この光センサセルは、第１７図ａ，ｂに示すご
とく、 リン（Ｐ）、アンチモン（Sb）、ヒ素（As）等
の不純物をドープしてｎ型又はn⁺型とされたシ
リコン基板１の上に、通常PSG膜等で構成され
るパシベーシヨン膜２； シリコン酸化膜（SiO₂）より成る絶縁酸化膜
３； となり合う光センサセルとの間を電気的に絶縁す
るためのSiO₂あるいはSi₃N₄等よりなる絶縁膜又
はポリシリコン膜等で構成される素子分離領域
４； エピタキシヤル技術等で形成される不純物濃度
の低いn^-領域５； その上の例えば不純物拡散技術又はイオン注入
技術を用いてボロン(B)等の不純物をドープしたバ
イポーラトランジスタのベースとなるｐ領域６； 不純物拡散技術、イオン注入技術等で形成され
るバイポーラトランジスタのエミツタとなるn⁺
領域７； 信号を外部へ読出すための、例えばアルミニウ
ム（Al）、Al−Si、Al−Cu−Si等の導電材料で
形成される配線８； 絶縁膜３を通して、浮遊状態になされたｐ領域
６にパルスを印加するための電極９； それの配線１０； 基板１の裏面にオーミツクコンタクトをとるた
めに不純物拡散技術等で形成された不純物濃度の
高いn⁺領域１１； 基板の電位を与える、すなわちバイポーラトラ
ンジスタのコレクタ電位を与えるためのアルミニ
ウム等の導電材料で形成される電極１２； より構成されている。

なお、第１７図ａの１９はn⁺領域７と配線８
の接続をとるためのコンタクト部分である。又配
線８および配線１０の交互する部分はいわゆる２
層配線となつており、SiO₂等の絶縁材料で形成
される絶縁領域で、それぞれ互いに絶縁されてい
る。すなわち、金属の２層配線構造になつてい
る。

第１７図ｃの等価回路のコンデンサCox１３は
電極９、絶縁膜３、ｐ領域６のMOS構造より構
成され、又バイポーラトランジスタ１４はエミツ
タとしてのn⁺領域７、ベースとしてのｐ領域６、
不純物濃度の小さいn^-領域５、コレクタとして
のｎ又はn⁺領域１の各部分より構成されている。
これらの図面から明らかなように、ｐ領域６は浮
遊領域になされている。

第１７図ｃの第２の等価回路は、バイポーラト
ランジスタ１４をベース・エミツタの接合容量
Cbe１５、ベース・エミツタのpn接合ダイオード
Dbe１６、ベース・コレクタの接合容量Cbc１
７、ベース・コレクタのpn接合ダイオードDbc１
８を用いて表現したものである。

ここでは、本来等価回路図として、pn接合ダ
イオードDbe１６及びpn接合ダイオードDbc１８
と並列に記されるべき２つの異なる向きの電流源
を示す記号は省略してある。

以下、光センサセルの基本動作を第１７図を用
いて説明する。

この光センサセルの基本動作は、光入射による
電荷蓄積動作、読出し動作およびリフレツシユ動
作より構成される。

まず、電荷蓄積動作について説明する。

電荷蓄積動作においては、例えばエミツタは、
配線８を通して接地され、コレクタは配線１２を
通して正電位にバイアスされている。またベース
は、あらかじめコンデンサCox１３に、配線１０
を通して正のパルス電圧を印加することにより負
電位、すなわち、エミツタ７に対して逆バイアス
状態にされているものとする。このCox１３にパ
ルスを印加してベース６を負電位にバイアスする
動作については、後にリフレツシユ動作の説明の
とき、くわしく説明する。

この状態において、第１７図に示す様に光セン
サセルの表側から光２０が入射してくると、半導
体内においてレテクトロン・ホール対が発生す
る。この内、エレクトロンは、ｎ領域１が正電位
にバイアスされているのでｎ領域１側に流れだし
ていつてしまうが、ホールはｐ領域６にどんどん
蓄積されていく。このホールのｐ領域への蓄積に
よりｐ領域６の電位は次第に正電位に向かつて変
化していく。

第１７図ａ，ｂでも各センサセルの受光面下面
は、ほとんどｐ領域で占められており、一部n⁺
領域７となつている。当然のことながら、光によ
り励起されるエレクトロン・ホール対濃度は表面
に近い程大きい。このためｐ領域６中にも多くの
エレクトロン・ホール対が光により励起される。
ｐ領域中に光励起されたエレクトロンが再結合す
ることなくｐ領域６からただちに流れ出て、ｎ領
域に吸収されるような構造にしておけば、ｐ領域
６で励起されたホールはそのまま蓄積されて、ｐ
領域６を正電位方向に変化させる。ｐ領域６の不
純物濃度が均一になされている場合には、光で励
起されたエレクトロンは拡散で、ｐ領域６とn^-
領域５とのpn^-接合部まで流れ、その後はn^-領域
に加わつている強い電界によるドリフトでｎコレ
クタ領域１に吸収される。もちろん、ｐ領域６内
の電子の走行を拡散だけで行つてもよいわけであ
るが、表面から内部に行くほどｐベースの不純物
濃度が減少するように構成しておけば、この不純
物濃度差により、ベース内に内部から表面に向う
電界Ed、 Ed＝１／W_B・kT／ｑ・lnN_AS／N_Ai が発生する。ここで、W_Bはｐ領域６の光入射側
表面からの深さ、ｋはボルツマン定数、Ｔは絶対
温度、ｑは単位電荷、N_ASはｐベース領域６の表
面不純物濃度、N_Aiはｐ領域６のn^-高抵抗領域５
との界面における不純物濃度である。

ここで、N_AS／N_Ai＞３とすれば、ｐ領域６内
の電子の走行は、拡散よりはドリフトにより行わ
れるようになる。すなわち、ｐ領域６内に光によ
り励起されるキヤリアを信号として有効に動作さ
せるためには、ｐ領域６の不純物濃度は光入射側
表面から内部に向つて減少しているようになつて
いることが望ましい。拡散でｐ領域６を形成すれ
ば、その不純物濃度は光入射側表面にくらべ内部
に行くほど減少している。

センサセルの受光面下の一部は、n⁺領域７に
より占られている。n⁺領域７の深さは、通常0.2
〜0.3μｍ程度、あるいはそれ以下に設計されるか
ら、n⁺領域７で吸収される光の量は、もともと
あまり多くはないのでそれ程問題はない。ただ、
短波長側の光、特に青色光に対しては、n⁺領域
７の存在は感度低下の原因になる。n⁺領域７の
不純物濃度は通常１×10²⁰cm^-3程度あるいはそれ
以上に設計される。こうした高濃度に不純物がド
ープされたn⁺領域７におけるホールの拡散距離
は0.15〜0.2μｍ程度である。したがつて、n⁺領域
７内で光励起されたホールを有効にｐ領域６に流
し込むには、n⁺領域７も光入射表面から内部に
向つて不純物濃度が減少する構造になつているこ
とが望ましい。n⁺領域７の不純物濃度分布が上
記の様になつていれば、光入射側表面から内部に
向う強いドリフト電界が発生して、n⁺領域７に
光励起されたホールはドリフトによりただちにｐ
領域６に流れ込む。n⁺領域７、ｐ領域６の不純
物濃度がいずれも光入射側表面から内部に向つて
減少するように構成されていれば、センサセルの
光入射側表面側に存在するn⁺領域７、ｐ領域６
において光励起されたキヤリアはすべて光信号と
して有効に働くのである。As又はＰを高濃度に
ドープしたシリコン酸化膜あるいはポリシリコン
膜からの不純物拡散により、このn⁺領域７を形
成すると、上記に述べたように望ましい不純物傾
斜をもつn⁺領域を得ることが可能である。

最終的には、ホールの蓄積によりベース電位は
エミツタ電位まで変化し、この場合は接地電位ま
で変化して、そこでクリツプされることになる。
より厳密に言うと、ベース・エミツタ間が順方向
に深くバイアスされて、ベースに蓄積されたホー
ルがエミツタに流出し始める電圧でクリツプされ
る。つまり、この場合の光センサセルの飽和電位
は、最初にｐ領域６を負電位にバイアスしたとき
のバイアス電位と接地電位との電位差で略々与え
られるわけである。n⁺領域７が接地されず、浮
遊状態において光入力によつて発生した電荷の蓄
積を行う場合には、ｐ領域６はｎ領域１と略々同
電位まで電荷を蓄積することができる。

以上は電荷蓄積動作の定性的な概略説明である
が、以下に少し具体的かつ定量的に説明する。

この光センサセルの分光感度分布は次式で与え
られる。

Ｓ（λ）＝λ／1.24・exp（−αx） ×｛１−exp（−αy）｝・Ｔ〔Ａ／Ｗ〕 但し、λは光の波長〔μｍ〕、αはシリコン結
晶中での光の減衰係数〔μｍ^-1〕、ｘは半導体表
面における、再結合損失を起こし感度に寄与しな
い“deed layer”（不感領域）の厚さ〔μｍ〕、ｙ
はエピタキシヤル層の厚さ〔μｍ〕、Ｔは透過率
すなわち、入射してくる光量に対して反射等を考
慮して有効に半導体中に入射する光量の割合をそ
れぞれ示している。この光センサセルの分光感度
Ｓ（λ）および放射照度Ee（λ）を用いて光電流
Ipは次式で計算される。

Ip＝∫^∞ ₀Ｓ（λ）・Ee（λ）・dλ〔μA／cm²〕 但し、放射照度Ee（λ）〔μW・cm^-2・ｎｍ^-1〕
は次式で与えられる。

Ee（λ）＝E_V・Ｐ（λ）／6.80∫^∞／₀Ｖ（λ）Ｐ（
λ）・dλ 〔μW・cm^-2・ｎｍ^-1〕 但しE_Vはセンサの受光面の照度〔Lux〕、Ｐ
（λ）はセンサの受光面に入射している光の分光
分布、Ｖ（λ）は人間の目の比視感度である。

これらの式を用いると、エピ厚の層4μｍをも
つ光センサセルでは、Ａ光源（2854°K）で照射
され、センサ受光面照度が１〔Lux〕のとき、約
280nA／cm^-2の光電流が流れ、入射してくるフオ
トンの数あるいは発生するエレクトロン・ホール
体の数は1.8×10¹²ケ／cm²・sec程度である。

又、この時、光により励起されたホールがベー
スに蓄積することにより発生する電位VpはVp＝
Ｑ／Ｃで与えられる。Ｑは蓄積されるホールの電
荷量であり、ＣはCbe１５とCbc１７を加算した
接合容量である。

今、n⁺領域７の不純物濃度を10²⁰cm^-3、ｐ領域
６の不純物濃度を５×10¹⁶cm^-3、n^-領域５の不純
物濃度を10¹³cm^-3、n⁺領域７の面積を16μm²、ｐ
領域６の面積を64μm²、n^-領域５の厚さを3μｍに
したときの接合容量は、約0.014pF位になり、一
方、ｐ領域６に蓄積されるホールの個数は、蓄積
時間1/60sec、有効受光面積、すなわちｐ領域６
の面積から電極８および９の面積を引いた面積を
56μm²程度とすると、1.7×10⁴ケとなる。従つて
光入射により発生する電位Vpは190ｍＶ位にな
る。

ここで注目すべきことは、高解像度化され、セ
ルサイズが縮小化されていつた時に、一つの光セ
ンサセルあたりに入射する光量が減少し、蓄積電
荷量Ｑが共に減少していくが、セルの縮小化に伴
ない接合容量もセルサイズに比例して減少してい
くので、光入射により発生する電位Vpはほぼ一
定に保たれるということである。これは本発明に
おける光サンサセルが第１７図に示すごとく、き
わめて簡単な構造をしており有効受光面がきわめ
て大きくとれる可能性を有しているからである。

インターラインタイプのCCDの場合と比較し
て本発明における光電変換装置が有利な理由の一
つはここにあり、光解像度化にともない、インタ
ーラインタイプのCCD型撮像装置では、転送す
る電荷量を確保しようとすると転送部の面積が相
対的に大きくなり、このため有効受光面が減少す
るので、感度、すなわち光入射による発生電圧が
減少してしまうことになる。また、インターライ
ンタイプCCD型撮像装置では、飽和電圧が転送
部の大きさにより制限され、どんどん低下してい
つてしまうのに対し、本発明における光センサセ
ルでは、先にも書いた様に、最初にｐ領域６を負
電位にバイアスした時のバイアス電圧により飽和
電圧は決まるわけであり、大きな飽和電圧を確保
することができる。

以上の様にしてｐ領域６に蓄積された電荷によ
り発生した電圧を外部へ読出す動作について次に
説明する。

読出し動作状態では、エミツタ、配線８は浮遊
状態に、コレクタ正電位Vccに保持される。

第１５図に等価回路を示す。

ここでも、本来等価回路として、pn接合ダイ
オードDbe１６及びpn接合ダイオードDbc１８と
並列に記されるべき２つの異なる向きの電流源を
示す記号は省略してある。

今、光を照射する前に、ベース６を負電位にバ
イアスした時の電位を−V_Bとし、光照射により
発生した蓄積電圧をV_Pとすると、ベース電位は、
−V_B＋V_Pなる電位になつている。この状態で配
線１０を通して電極９に読出し用の正の電圧V_R
を印加すると、この正の電位V_Rは酸化膜Cox１
３とベース・エミツタ間接合容量Cbe１５、ベー
ス・コレクタ間接合容量Cbc７により容量分割さ
れ、ベースには電圧 Cox／Cox＋Cbe＋Cbc・V_R が加算される。従つてベース電位は −V_B−V_P＋Cox／Cox＋Cbe＋Cbc・V_R となる。ここで、 −V_B＋Cox／Cox＋Cbe＋Cbc・V_R＝０ となる条件が成立するようにしておくと、ベース
電位は光照射により発生した蓄積電圧V_Pそのも
のとなる。このようにしてエミツタ電位に対して
ベース電位が正方向にバイアスされると、エレク
トロンは、エミツタからベースに注入され、コレ
クタ電位が正電位になつているので、ドリフト電
界により加速されて、コレクタに到達する。この
時に流れる電流は、次式で与えられる。

ｉ＝A_j・ｑ・Dn・n_pe／W_B（１＋lnN_Ae／N_Ac
）×｛expｑ／kT（V_P−V_e）−１｝ 但しA_jはベース・エミツタ間の接合面積、ｑ
は単位電荷量（1.6×10^-19クーロン）、D_oはベー
ス中におけるエレクトロンの拡散定数、n_peはｐ
ベースのエミツタ端における少数キヤリヤとして
のエレクトロン濃度、W_Bはベース幅、N_Aeはベ
ースのエミツタ単におけるアクセプタ濃度、N_Ac
はベースのコレクタ端におけるアクセプタ濃度、
ｋはボルツマン定数、Ｔは絶対温度、V_eはエミ
ツタ電位である。

この電流は、エミツタ電位V_eがベース電位、
すなわちここでは光照射により発生した蓄積電圧
V_Pに等しくなるまで流れることは上式から明ら
かである。この時エミツタ電位V_eの時間的変化
は次式で計算される。

Cs・dV_e／dt＝ｉ＝A_j・ｑ・Dn・n_pe／W_B （１＋lnN_Ae／N_AC）×｛expｑ／kT（V_P−V_e）−１｝ 但し、ここで配線容量Csはエミツタに接続さ
れている配線８のもつ容量２１である。

第１８図は、上式を用いて計算したエミツタ電
位の時間変化の一例を示している。

第１８図によればエミツタ電位がベース電位に
等しくなるためには、約１秒位を要することにな
る。これはエミツタ電位V_eがV_Pに近くなるとあ
まり電流が流れなくなることに起因しているわけ
である。したがつて、これを解決する手段は、先
に電極９に正電圧V_Rを印加するときに、 −V_B＋Cox／Cox＋Cbe＋Cbc・V_R＝０ なる条件を設定したが、この条件の代りに −V_B＋Cox／Cox＋Cbe＋Cbc・V_R＝V_Bias なる条件を入れ、ベース電位をV_Biasだけ、余分
に順方向にバイアスしてやる方法が考えられる。
この時に流れる電流は次式で与えられる。

ｉ＝A_j・ｑ・Dn・n_pe／W_B（１＋lnN_Ae／A_AC
）×｛expｑ／kT（V_P＋V_Bias−V_e）−１｝ 第１９図ａに、V_Bias＝0.6Vとした場合、ある
一定時間の後、電極９に印加していたV_Rをゼロ
ボルトにもどし、流れる電流を停止させたときの
蓄積電圧V_Pに対する、読出し電圧すなわちエミ
ツタ電位の関係を示す。但し、第１９図ａでは、
読出し電圧はバイアス電圧成分による読出し時間
に依存する一定の電位が必ず加算されてくるがそ
のゲタ分をさし引いた値をプロツトしている。電
極９に印加している正電圧V_Rをゼロボルトにも
どした時には、印加したときとは逆に −Cox／Cox＋Cbe＋Cbc・V_R なる電圧がベース電位に加算されるので、ベース
電位は、正電位V_Rを印加する前の状態、すなわ
ち、−V_Bになり、エミツタに対し逆バイアスされ
るので電流の流れが停止するわけである。第１９
図ａによれば100ns程度以上の読出し時間（すな
わちV_Rを電極９に印加している時間）をとれば、
蓄積電圧V_Pと読出し電圧は４桁程度の範囲にわ
たつて直線性は確保され、高速の読出しが可能で
あることを示している。第１９図ａで、45°の線
は読出しに十分の時間をかけた場合の結果であ
り、上記の計算例では、配線８の容量Csを4pFと
しているが、これはCbe＋Cbcの接合容量の
0.014pFと比較して約300倍も大きいにもかかわら
ず、ｐ領域６に発生した蓄積電圧V_Pが何らの減
衰も受けず、かつ、バイアス電圧の効果により、
きわめて高速に読出されていることを第１９図ａ
は示している。これは上記構成に係る光センサセ
ルのもつ増幅機能、すなわち電荷増幅機能が有効
に働らいているからである。

これに対して従来のMOS型撮像装置では、蓄
積電圧V_Pは、このような読出し過程において配
線容量Csの影響でCj・V_P／（Cj＋Cs）（但しCjは
MOS型撮像装置の受光部のpn接合容量）となり、
２桁位読出し電圧値が下がつてしまうという欠点
を有していた。このためMOS型撮像装置では、
外部へ読出すためのスイツチングMOSトランジ
スタの寄生容量のばらつきによる固定パターン雑
音、あるいは配線容量すなわち出力容量が大きい
ことにより発生するランダム雑音が大きく、Ｓ／
Ｎ比がとれないという問題があつたが、第１７図
ａ，ｂ，ｃで示す構成の光センサセルでは、ｐ領
域６に発生した蓄積電圧そのものが外部に読出さ
れるわけであり、この電圧はかなり大きいため固
定パターン雑音、出力容量に起因するランダム雑
音が相対的に小さくなり、きわめてＳ／Ｎ比の良
い信号を得ることが可能である。

先に、バイアス電圧V_Biasを0.6Vに設定したと
き、４桁程度の直線性が100nsec程度の高速読出
し時間で得られることを示したが、この直線性お
よび読出し時間とバイアス電圧V_Biasの関係を計
算した結果をさらにくわしく、第１９図ｂに示
す。

第１９図ｂにおいて、横軸はバイアス電圧
V_Biasであり、また、縦軸は読出し時間をとつて
いる。またパラメータは、蓄積電圧が１ｍＶのと
きに、読出し電圧が１ｍＶの80％、90％、95％、
98％になるまでの時間依存性を示している。第１
９図ａに示される様に、蓄積電圧１ｍＶにおい
て、それぞれ80％、90％、95％、98％になつてい
る時は、それ以上の蓄積電圧では、さらに良い値
を示していることは明らかである。

この第１９図ｂによれば、バイアス電圧V_Bias
が0.6Vでは、読出し電圧が蓄積電圧の80％にな
るのは読出し時間が0.12μs、90％になるのは
0.27μs、95％になるのは0.54μs、98％になるのは
1.4μsであるのがわかる。また、バイアス電圧
V_Biasを0.6Vより大きくすれば、さらに高速の読
出しが可能であることを示している。この様に、
撮像装置の全体の設計から読出し時間および必要
な直線性が決定されると、必要とされるバイアス
電圧V_Biasが第１９図ｂのグラフを用いることに
より決定することができる。

上記構成に係る光センサセルのもう一つの利点
は、ｐ領域６に蓄積されたホールはｐ領域６にお
けるエレクトロンとホールの再結合確立がきわめ
て小さいことから非破壊的に読出し可能なことで
ある。すなわち読出し時に電極９に印加していた
電圧V_Rをゼロボルトにもどした時、ｐ領域６の
電位は電圧V_Rを印加する前の逆バイアス状態に
なり、光照射により発生した蓄積電圧V_Pは、新
しく光が照射されない限り、そのまま保存される
わけである。このことは、上記構成に係る光セン
サセルを光電変換装置として構成したときに、シ
ステム動作上、新しい機能を提供することができ
ることを意味する。

このｐ領域６に蓄積電圧V_Pを保持できる時間
は、きわめて長く、最大の保存時間は、むしろ、
接合の空乏層中において熱的に発生する暗電流に
よつて制限を受ける。すなわち、この熱的に発生
する暗電流により光センサセルが飽和してしまう
からである。しかしながら、上記構成に係る光セ
ンサセルは、空乏層の広がつている領域は、低不
純物濃度領域であるn^-領域５であり、このn^-領
域５は10¹²cm^-3〜10¹⁴cm^-3程度と、きわめて不純
物濃度が低いため、その結晶性が良好であり、
MOS型、CCD型撮像装置に比較して熱的に発生
するエレクトロン・ホール対は少ない。このた
め、暗電流は、他の従来の装置に比較して小さ
い。すなわち、上記構成に係る光センサセルは本
質的に暗電流雑音の小さい構造をしているわけで
ある。

次いでｐ領域６に蓄積された電荷をリフレツシ
ユする動作について説明する。

上記構成に係る光センサセルでは、すでに述べ
たごとく、ｐ領域６に蓄積された電荷は、読出し
動作では消滅はしない。このため新しい光情報を
入力するためには、前に蓄積されていた電荷を消
滅させるためのリフレツシユ動作が必要である。
また同時に、浮遊状態になされているｐ領域６の
電位を所定の負電圧に帯電させておく必要があ
る。

上記構成に係る光センサセルでは、リフレツシ
ユ動作も読出し動作と同様、配線１０を通して電
極９に正電圧を印加することにより行う。このと
き、配線８を通してエミツタを接地する。コレク
タは、電極１２を通して接地又は正電位にしてお
く。第１６図にリフレツシユ動作の等価回路を示
す。但しコレクタ側を接地した状態の例を示して
いる。

この状態で正電圧V_RHなる電圧が電極９に印加
されると、ベース２２には、酸化膜容量Cox１
３、ベース・エミツタ間接合容量Cbe１５、ベー
ス・コレクタ間接合容量Cbc１７の容量分割によ
り、 Cox／Cox＋Cbe＋Cbc・V_RH なる電圧が、前の読出し動作のときと同様瞬時的
にかかる。この電圧により、ベース・エミツタ間
接合ダイオードDbe１６およびベース・コレクタ
間接合ダイオードDbc１８は順方向バイアスされ
て導通状態となり、電流が流れ始め、ベース電位
は次第に低下していく。

この時、浮遊状態にあるベースの電位Ｖの変化
は近似的に次式で表わされる。

（Cbe＋Cbc）dV／dt＝−（i₁＋i₂） 但し、 i₁＝Ab（qD_Pp_oe／Lp＋qD_on_pe／W_B） ×｛exp（ｑ／kTＶ）−１｝ i₂＝AeqD_on_pe／W_B×｛exp（ｑ／kTＶ）−１｝ i₁はダイオードDbcを流れる電流、i₂はダイオ
ードDbeを流れる電流である。A_bはベース面積、
Aeはエミツタ面積、Dpはコレクタ中におけるホ
ールの拡散定数、p_oeはコレクタ中における熱平
衡状態のホール濃度、Lpはコレクタ中における
ホールの平均自由行程、n_peはベース中における
熱平衡状態でのエレクトロン濃度である。i₂で、
ベース側からエミツタへのホール注入による電流
は、エミツタの不純物濃度がベースの不純物濃度
にくらべて充分高いので、無視できる。

上に示した式は、段階接合近似のものであり実
際のデイバスでは段階接合からはずれており、又
ベースの厚さが薄く、かつ複雑な濃度分布を有し
ているので厳密なものではないが、リフレツシユ
動作をかなりの近似で説明可能である。

上式中のベース・コレクタ間に流れる電流i₁の
内、ｑ・Dp・p_oe／Lpはホールによる電流、すな
わちベースからホールがコレクタ側へ流れだす成
分を示している。このホールによる電流が流れや
すい様に上記構成に係る光センサセルでは、コレ
クタの不純物濃度は、通常のバイポーラトランジ
スタに比較して少し低めに設計される。

この式を用いて計算した、ベース電位の時間依
存性の一例を第２０図に示す。横軸は、リフレツ
シユ電圧V_RHが電極９に印加された瞬間からの時
間経過すなわちリフレツシユ時間を、縦軸は、ベ
ース電位をそれぞれ示す。また、ベースの初期電
位をパラメータにしている。ベースの初期電位と
はリフレツシユ電圧V_RHが加わつた瞬間に、浮遊
状態にあるベースが示す電位であり、V_RH、Cox、
Cbe、Cbc及びベースに蓄積されている電荷によ
つてきまる。

この第２０図をみれば、ベースの電位は初期電
位によらず、ある時間経過後に必ず、片対数グラ
フ上で一つの直線にしたがつて下がつていく。

第２０図ｂに、リフレツシユ時間に対するベー
ス電位変化の実験値を示す。第２０図ａに示した
計算例に比較して、この実験で用いたテストデバ
イスは、デイメンシヨンがかなり大きいため、計
算例とはその絶対値は一致しないが、リフレツシ
ユ時間に対するベース電位変化が片対数グラフ上
で直線的に変化していることが実証されている。
この実験例ではコレクタおよびエミツタの両者を
接地したときの値を示している。

今、光照射による蓄積電圧V_Pの最大値を0.4
〔Ｖ〕、リフレツシユ電圧V_RHによりベースに印加
される電圧Ｖを0.4〔Ｖ〕とすると、第２０図に示
すごとく初期ベース電位の最大値は0.8〔Ｖ〕とな
り、リフレツシユ電圧印加後10^-15〔sec〕後には
直線にのつてベース電位が下がり始め、10^-5
〔sec〕後には、光があたらなかつた時、すなわち
初期ベース電位が0.4〔Ｖ〕のときの電位変化と一
致する。

ｐ領域６が、MOSキヤパシタCoxを通して正
電圧をある時間印加し、その正電圧を除去すると
負電位に帯電する仕方には、２通りの仕方があ
る。一つは、ｐ領域６から正電荷を持つホール
が、主として接地状態にあるｎ領域１に流れ出す
ことによつて、負電荷が蓄積される動作である。
ｐ領域６からホールが、ｎ領域１に一方的に流
れ、ｎ領域１の電子があまりｐ領域６内に流れ込
まないようにするためには、ｐ領域６の不純物密
度をｎ領域１の不純物密度より高くしておけばよ
い。一方、n⁺領域７やｎ領域１からの電子が、
ｐ領域６に流れ込み、ホールと再結合することに
よつて、ｐ領域６に負電荷が蓄積する動作も行え
る。この場合には、ｎ領域１の不純物密度はｐ領
域６より高くなされている。ｐ領域６からホール
が流出することによつて、負電荷が蓄積する動作
の方が、ｐ領域６ベースに電子が流れ込んでホー
ルと再結合することにより負電荷が蓄積する動作
よりはるかに速い。しかし、これまでの実験によ
れば、電子をｐ領域６に流し込むリフレツシユ動
作でも、光電変換装置の動作に対しては、十分に
速い時間応答を示すことが確認されている。

上記構成に成る光センサセルをXY方向に多数
ならべて光電変換装置を構成したとき、画像によ
り各センサセルで、蓄積電圧V_Pは、上記の例で
は０〜0.4〔Ｖ〕の間でばらついているが、リフレ
ツシユ電圧V_RH印加後10^-5〔sec〕には、全てのセ
ンサセルのベースには約0.3〔Ｖ〕程度の一定電圧
は残るものの、画像による蓄積電圧V_Pの変化分
は全て消えてしまうことがわかる。すなわち、上
記構成に係る光センサセルによる光電変換装置で
は、リフレツシユ動作により全てのセンサセルの
ベース電位をゼロボルトまで持つていく完全リフ
レツシユモードと（このときは第２０図ａの例で
は10〔sec〕を要する）、ベース電位にはある一定
電圧は残るものの蓄積電圧V_Pによる変動成分が
消えてしまう過渡的リフレツシユモードの二つが
存在するわけである（このときは第２０図ａの例
では、10〔μsec〕〜10〔sec〕のリフレツシユパル
ス）。以上の例では、リフレツシユ電圧V_RHによ
りベースに印加される電圧V_Aを0.4〔Ｖ〕とした
が、この電圧V_Aを0.6〔Ｖ〕とすれば、上記、過
渡的リフレツシユモードは、第２０図によれば、
１〔nsec〕でおこり、きわめて高速にリフレツシ
ユすることができる。完全リフレツシユモードで
動作させるか、過渡的リフレツシユモードで動作
させるかの選択は光電変換装置の使用目的によつ
て決定される。

この過渡的リフレツシユモードにおいてベース
に残る電圧をV_Kとすると、リフレツシユ電圧V_RH
を印加後、V_RHをゼロボルトにもどす瞬間の過渡
的状態において、 −Cox／Cox＋Cbe＋Cbc・V_RH なる負電圧がベースに加算されるので、リフレツ
シユパルスによるリフレツシユ動作後のベース電
位は V_K−Cox／Cox＋Cbe＋Cbc・V_RH となり、ベースはエミツタに対して逆バイアス状
態になる。

先に光により励起されたキヤリアを蓄積する蓄
積動作のとき、蓄積状態ではベースは逆バイアス
状態で行われるという説明をしたが、このリフレ
ツシユ動作により、リフレツシユおよびベースを
逆バイアス状態に持つていくことの２つの動作が
同時に行われるわけである。

第２０図ｃにリフレツシユ電圧V_RHに対するリ
フレツシユ動作後のベース電位 V_K−Cox／Cox＋Cbe＋Cbc・V_RH の変化の実験値を示す。パラメータとしてCoxの
値を5pFから100pFまでとつている。丸印は実験
値であり、実線は V_K−Cox／Cox＋Cbe＋Cbc・V_RH より計算される計算値を示している。このとき
V_K＝0.52Vであり、また、Cbc＋Cbe＝4pFであ
る。但し観測用オシロスコープのプローグ容量
13pFがCbc＋Cbeに並列に接続されている。この
様に、計算値と実験値は完全に一致しており、リ
フレツシユ動作が実験的にも確認されている。

以上のリフレツシユ動作においては、第１６図
に示す様に、コレクタを接地したときの例につい
て説明したが、コレクタを正電位にした状態で行
うことも可能である。このときは、ベース・コレ
クタ間接合ダイオードDbc１８が、リフレツシユ
パルスに印加されても、このリフレツシユパルス
によりベースに印加される電位よりも、コレクタ
に印加されている正電位の方が大きいと非導通状
態のままなので、電流はベース・エミツタ間接合
ダイオードDbe１６だけを通して流れる。このた
め、ベース電位の低下は、コレクタを接地した時
より相対的にゆつくりしたものになるが、基本的
には、前に説明したのと、まつたく同様な高速リ
フレツシユ動作が行われるわけである。

すなわち第２０図ａのリフレツシユ時間に対す
るベース電位の関係は、第２０図ａのベース電位
が低下する時の斜めの直線が右側の方、つまり、
より時間の要する方向へシフトすることになる。
したがつて、コレクタを接地した時と同じリフレ
ツシユ電圧V_RHを用いると、リフレツシユに時間
を要することになるが、リフレツシユ電圧V_RHを
わずか高めてやればコレクタを接地した時と同
様、高速のリフレツシユ動作が可能である。

以上が光入射による電荷蓄積動作、読出し動
作、リフレツシユ動作よりなる上記構成に係る光
センサセルの基本動作の説明である。

以上説明したごとく、上記構成に係る光センサ
セルの基本構造は、すでにあげた特開昭56−
150878号公報、特開昭56−157073号公報、特開昭
56−165473号公報と比較してきわめて簡単な構造
であり、将来の高解像度化に十分対応できるとと
もに、それらのもつ優れた特徴である増幅機能か
らくる低雑音、高出力、広ダイナミツクレンジ、
非破壊読出し等のメリツトをそのまま保存してい
る。

次に、以上説明した構成に係る光センサセルを
二次元に配列して構成した本発明の光電変換装置
の一構成例について図面を用いて説明する。基本
光センサセル構造を二次元的に３×３に配列した
光電変換装置の回路構成図を第１４図に示す。

すでに説明した点線で囲まれた基本光センサセ
ル３０（この時バイポーラトランジスタのコレク
タは基板及び基板電極に接続されることを示して
いる。）、読出しパルスおよびリフレツシユパルス
を印加するための水平ライン３１，３１′，３
１″、読出しパルスを発生させるための垂直シフ
トレジスタ３２、垂直シフトレジスタ３２と水平
ライン３１，３１′，３１″の間のバツフアMOS
トランジスタ３３，３３′，３３″のゲートにパル
スを印加するための端子３４、リフレツシユパル
スを印加するためのバツフアMOSトランジスタ
３５，３５′，３５″、それのゲートにパルスを印
加するための端子３６、リフレツシユパルスを印
加するための端子３７、基本光センサセル３０か
ら蓄積電圧を読出すための垂直ライン３８，３
８′，３８″、各垂直ラインを選択するためのパル
スを発生する水平シフトレジスタ３９、各垂直ラ
インを開閉するためのゲート用MOSトランジス
タ４０，４０′，４０″、蓄積電圧をアンプ部に読
出すための出力ライン４１、読出し後に、出力ラ
インに蓄積した電荷をリフレツシユするための
MOSトランジスタ４２、MOSトランジスタ４２
へリフレツシユパルスを印加するための端子４
３、出力信号を増幅するためのバイポーラ、
MOS、FET、Ｊ−FET等のトランジスタ４４、
負荷抵抗４５、トランジスタと電源を接続するた
めの端子４６、トランジスタの出力端子４７、読
出し動作において垂直ライン４０，４０′，４
０″に蓄積された電荷をリフレツシユするための
MOSトランジスタ４８，４８′，４８″、および
MOSトランジスタ４８，４８′，４８″のゲート
にパルスを印加するための端子４９によりこの光
電変換装置は構成されている。

この光電変換装置の動作について第１４図およ
び第２１図ａに示すパルスタイミング図を用いて
説明する。第２１図ａにおいて、区間６１はリフ
レツシユ動作、区間６２は蓄積動作、区間６３は
読出し動作にそれぞれ対応している。

時刻t₁において、基板電位、すなわち光センサ
セル部のコレクタ電位６４は、接地電位または正
電位に保たれるが、第２１図ａでは接地電位に保
たれているものを示している。接地電位または正
電位のいずれにしても、すでに説明した様に、リ
フレツシユに要する時間が異なつてくるだけであ
り、基本動作に変化はない。端子４９の電位６５
はhigh状態であり、MOSトランジスタ４８，４
８′，４８″は導通状態に保たれ、各光センサセル
は、垂直ライン３８，３８′，３８″を通して接地
されている。また端子３６には、波形６６のごと
くバツフアMOSトランジスタが導通する電圧が
印加されており、全画面一括リフレツシユ用バツ
フアMOSトランジスタ３５，３５′，３５″は導
通状態となつている。この状態で端子３７に波形
６７のごとくパルスが印加されると、水平ライン
３１，３１′，３１″を通して各光センサセルのベ
ースに電圧がかかり、すでに説明した様に、リフ
レツシユ動作に入り、それ以前に蓄積されていた
電荷が、完全リフレツシユモード又は過渡的リフ
レツシユモードにしたがつてリフレツシユされ
る。完全リフレツシユモードになるか又は過渡的
リフレツシユモードになるかは波形６７のパルス
幅により決定されるわけである。

t₂時刻において、すでに説明したごとく、各光
センサセルのトランジスタのベースはエミツタに
対して逆バイアス状態となり、次の蓄積区間６２
へ移る。このリフレツシユ区間６１においては、
図に示すように、他の印加パルスは全てlow状態
に保たれている。

蓄積動作区間６２においては、基板電圧、すな
わちトランジスタのコレクタ電位波形６４は正電
位にする。これにより光照射により発生したエレ
クトロン・ホール対のうちエレクトロンを、コレ
クタ側へ早く流してしまうことができる。しか
し、このコレクタ電位を正電位に保つことは、ベ
ースをエミツタに対して逆方向バイアス状態、す
なわち負電位にして撮像しているので必須条件で
はなく、接地電位あるいは若干負電位状態にして
も基本的な蓄積動作に変化はない。

蓄積動作状態においては、MOSトランジスタ
４８，４８′，４８″のゲート端子４９の電位６５
は、リフレツシユ区間と同様、highに保たれ、各
MOSトランジスタは導通状態に保たれる。この
ため、各光センサセルのエミツタは垂直ライン３
８，３８′，３８″を通して接地されている。強い
光の照射により、ベースにホールが蓄積され、飽
和してくると、すなわちベース電位がエミツタ電
位（接地電位）に対して順方向バイアス状態にな
つてくると、ホールは垂直ライン３８，３８′，
３８″を通して流れ、そこでベース電位変化は停
止し、クリツプされることになる。したがつて、
垂直方向にとなり合う光センサセルのエミツタ垂
直ライン３８，３８′，３８″により共通に接続さ
れていても、この様に垂直ライン３８，３８′，
３８″を接地しておくと、ブルーミング現象を生
ずることはない。

このブルーミング現象をさける方法は、MOS
トランジスタ４８，４８′，４８″を非導通状態に
して、垂直ライン３８，３８′，３８″を浮遊状態
にしていても、基板電位、すなわちコレクタ電位
６４を若干質電位にしておき、ホールの蓄積によ
りベース電位が正電位方向に変化してきたとき、
エミツタより先にコレクタ側の方へ流れ出す様に
することにより達成することも可能である。

蓄積区間６２に次いで、時刻t₃より読出し区間
６３になる。この時刻t₃において、MOSトラン
ジスタ４８，４８′，４８″のゲート端子４９の電
位６５をlowにし、かつ水平ライン３１，３１′，
３１″のバツフアMOSトランジスタ３３，３３′，
３３″のゲート端子の電位６８をhighにし、それ
ぞれのMOSトランジスタを導通状態とする。但
し、このゲート端子３４の電位６８をhighにする
タイミングは、時刻t₃であることは必須条件では
なく、それより早い時刻であれば良い。

時刻t₄では、垂直シフトレジスタ３２の出力の
うち、水平ライン３１に接続されたものが波形６
９のごとくhighとなり、このとき、MOSトラン
ジスタ３３が導通状態であるから、この水平ライ
ン３１に接続された３つの各光センサセルの読出
しが行なわれる。この読出し動作はすでに前に説
明した通りであり、各光センサセルのベース領域
に蓄積された信号電荷により発生した信号電圧
は、そのまま、垂直ライン３８，３８′，３８″に
現われる。このときの垂直シフトレジスタ３２か
らのパルス電圧のパルス幅は、第１９図に示した
様に、蓄積電圧に対する読出し電圧が、十分直線
性を保つ関係になるパルス幅に設定される。また
パルス電圧は先に説明した様に、V_Bias分だけエ
ミツタに対して順方向バイアスがかかる様調整さ
れる。

次いで、時刻t₅において、水平シフトレジスタ
３９の出力のうち、垂直ライン３８に接続された
MOSトランジスタ４０のゲートへの出力だけが
波形７０のごとくhighとなり、MOSトランジス
タ４０が導通状態となり、出力信号は出力ライン
４１を通して、出力トランジスタ４４に入り、電
流増幅されて出力端子４７から出力される。この
様に信号が読出された後、出力ライン４１には配
線容量に起因する信号電荷が残つているので、時
刻t₆において、MOSトランジスタ４２のゲート
端子４３にパルス波形７１のごとくパルスを印加
し、MOSトランジスタ４２を導通状態にして出
力ライン４１を接地して、この残留した信号電荷
をリフレツシユしてやるわけである。以下同様に
して、スイツチングMOSトランジスタ４０，４
０′，４０″を順次導通させて垂直ライン３８，３
８′，３８″の信号出力を読出す。この様にして水
平に並んだ一ライン分の各光センサセルからの信
号を読出した後、垂直ライン３８，３８′，３
８″には、出力ライン４１と同様、それの配線容
量に起因する信号電荷が残留しているので、各垂
直ライン３８，３８′，３８″に接続されたMOS
トランジスタ４８，４８′，４８″を、それのゲー
ト端子４９に波形６５で示される様にhighにして
導通させ、この残留信号電荷をリフレツシユす
る。

次いで、時刻t₈において、垂直シフトレジスタ
３２の出力のうち、水平ライン３１′に接続され
た出力が波形６９′のごとくhighとなり、水平ラ
イン３１′に接続された各光センサセルの蓄積電
圧が、各垂直ライン３８，３８′，３８″に読出さ
れるわけである。以下、順次前と同様の動作によ
り、出力端子４７から信号が読出される。

以上の説明においては、蓄積区間６２と読出し
区間６３が明確に区分される様な応用分野、例え
ば最近研究開発が積極的に行なわれているスチル
ビデオに適用される動作状態について説明した
が、テレビカメラの様に蓄積区間６２における動
作と読出し区間６３における動作が同時に行なわ
れている様な応用分野に関しても、第２１図のパ
ルスタイミングを変更することにより適用可能で
ある。但し、この時のリフレツシユは全画面一括
リフレツシユではなく、一ライン毎のリフレツシ
ユ機能が必要である。例えば、水平ライン３１に
接続された各光センサセルの信号が読出された
後、時刻t₇において各垂直ラインに残留した電荷
を消去するためMOSトランジスタ４８，４８′，
４８″を導通にするが、このとき水平ライン３１
にリフレツシユパルスを印加する。すなわち、波
形６９において時刻t₇においても時刻t₄と同様、
パルス電圧、パルス幅の異なるパルスを発生する
様な構成の垂直シフトレジスタを使用することに
より達成することができる。この様にダブルパル
ス的動作以外には、第１４図の右側に設置した一
括リフレツシユパルスを印加する機器の代わり
に、左側と同様の第２の垂直シフドレジスタを右
側にも設け、タイミングを左側に設けられた垂直
レジスタとずらせながら動作させることにより達
成させることも可能である。

この時は、すでに説明したような蓄積状態にお
いて、各光センサセルのエミツタおよびコレクタ
の各電位を操作してブルーミングを押えるという
動作の自由度が少なくなる。しかし、基本動作の
所で説明した様に、読出し状態では、ベースに
V_Biasなるバイアス電圧を印加したときに高速読
出しができる様な構成としているので、第１８図
のグラフからわかる様に、V_Biasを印加しない時
に、各光センサセルの飽和により、垂直ライン２
８，２８′，２８″に流れ出す信号電荷分はきわめ
てわずかであり、ブルーミング現象は、まつたく
問題にはならない。

また、スミア現象に対しても、本構成例に係る
光電変換装置は、きわめて優れた特性を得ること
ができる。スミア現象は、CCD型撮像装置、特
にフレーム転送型においては、光の照射されてい
る所を電荷転送されるという、動作および構造上
発生する問題であり、インタライン型において
は、特に長波長の光により半導体の深部で発生し
たキヤリアが電荷転送部に蓄積されるために発生
する問題である。

また、MOS型撮像装置においては、各光セン
サセルに接地されたスイツチングMOSトランジ
スタのドレイン側に、やはり長波長の光により半
導体深部で発生したキヤリアが蓄積されるために
生じる問題である。

これに対して本構成例に係る光電変換装置で
は、動作および構造上発生するスミア現象はまつ
たくなく、また長波長の光により半導体深部で発
生したキヤリアが蓄積されるという現象もまつた
く生じない。但し、光センサセルのエミツタにお
いて比較的表面近傍で発生したエレクトロンとホ
ールのうち、エレクトロンが蓄積されるという現
像が心配されるが、これは、一括リフレツシユ動
作のときは蓄積動作状態において、エミツタが接
地されているため、エレクトロンは蓄積されず、
スミア現象が生じない。また通常のテレビカメラ
のとき応用されるラインリフレツシユ動作のとき
は、水平ブランキングの期間において、垂直ライ
ンに蓄積電圧を読出す前に、垂直ラインを接地し
てリフレツシユするので、この時同時にエミツタ
に一水平走査期間に蓄積されたエレクトロンは流
れ出てしまい、このため、スミア現象はほとんど
発生しない。この様に、本実施例に係る光電変換
装置では、その構造上および動作上、スミア現象
はほとんど本質的に無視し得る程度しか発生せ
ず、光構成例に係る光電変換装置の大きな利点の
一つである。

また、蓄積動作状態において、エミツタおよび
コレクタの各電位を操作して、ブルーミング現象
を押えるという動作について前に前述したが、こ
れを利用してγ特性を制御することも可能であ
る。

すなわち、蓄積動作の途中において、一時的に
エミツタまたはコレクタの電位をある一定の負電
位にし、ベースに蓄積されたキヤリアのうち、こ
の負電位を与えるキヤリア数より多く蓄積されて
いるホールをエミツタまたはコレクタ側へ流して
しまうという動作をさせる。これにより、蓄積電
圧と入射光量に対する関係は、入射光量の小さい
ときはシリコン結晶のもつγ＝１の特性を示し、
入射光量の大きい所では、γが１より小さくなる
様な特性を示す。つまり、折線近似的に通常テレ
ビカメラで要求されるγ＝0.45の特性をもたせる
ことが可能である。蓄積動作の途中において上記
動作を一度やれば一折線近似となり、エミツタ又
はコレクタに印加する負電位を二度適宜変更して
行なえば、二折線タイプのγ特性を持たせること
も可能である。

また、以上の構成例においては、シリコン基板
を共通コレクタとしているが通常バイポーラトラ
ンジスタのごとく埋込n⁺領域を設け、各ライン
毎にコレクタを分割させる様な構造としてもよ
い。

なお、実際の動作には第２１図ａに示したパル
スタイミング以外に、垂直シフトレジスタ３２、
水平シフトレジスタ３９を駆動するためのクロツ
クパルスが必要である。

第２２図に出力信号に関係する等価回路を示
す。

容量C_V８０は垂直ライン３８，３８′，３８″
の配線容量であり、容量C_H８１は出力ライン４
１の配線容量をそれぞれ示している。また第９図
右側に等価回路は、読出し状態におけるものであ
り、スイツチング用MOSトランジスタ４０，４
０′，４０″は導通状態であり、それの導通状態に
おける抵抗値を抵抗R_M８２で示している。また
増幅用トランジスタ４４を抵抗r_e８３および電流
源８４を用いた等価回路で示している。出力ライ
ン４１の配線容量に起因する電荷蓄積をリフレツ
シユするためのMOSトランジスタ４２は、読出
し状態では非導通状態であり、インピーダンスが
高いので、右側の等価回路では省略している。

等価回路の各パラメータは、実際に構成する光
電変換装置の大きさにより決定されるわけである
が、例えば、容量C_V８０は約4pF位、容量C_H８１
は約4pF位、MOSトランジスタの導通状態の抵
抗R_M８２は3KΩ程度、バイポーラトランジスタ
４４の電流増幅率βは約100程度として、出力端
子４７において観測される出力信号波形を計算し
た例を第２３図に示す。

第２３図において横軸はスイツチングMOSト
ランジスタ４０，４０′，４０″が導通した瞬間か
らの時間［μs］を、縦軸は垂直ライン３８，３
８′，３８″の配線容量C_V８０に、各光センサセ
ルから信号電荷が読出されて１ボルトの電圧がか
かつているときの出力端子４７に現われる出力電
圧［Ｖ］をそれぞれ示している。

出力信号波形８５は負荷抵抗R_E４５が10KΩ、
８６は負荷抵抗R_E４５が5KΩ、８７は負荷抵抗
R_E４５が2KΩのときのものであり、いずれにお
いてもピーク値は、C_V８０とC_H８１の容量分割
により0.5V程度になつている。当然のことなが
ら、負荷抵抗R_E４５が大きいほうが減衰量は小
さく、望ましい出力波形になつている。立ち上が
り時間は、上記のパラメータ値のとき、約20nsec
と高速である。スイツチングMOSトランジスタ
４０，４０′，４０″の導通状態における抵抗R_M
を小さくすることにより、および、配線容量C_V、
C_Hを小さくすることにより、さらに高速の読出
しも可能である。

上記構成に係る光センサセルを利用した光電変
換装置では、各光センサセルのもつ増幅機能によ
り、出力に現われる電圧が大きいため、最終段の
増幅アンプも、MOS型撮像装置に比較してかな
り簡単なものでもよい。上記例ではバイポーラト
ランジスタ１段のタイプのものを使用した例につ
いて説明したが、２段構成のもの等、他の方式を
使うことも当然のことながら可能である。この例
の様にバイポーラトランジスタを用いると、
CCD撮像装置における最終段のアンプのMOSト
ランジスタから発生する画像上目につきやすい
１／ｆ雑音の問題が、本構成例の光電変換装置で
は発生せず、きわめてＳ／Ｎ比の良い画質を得る
ことが可能である。

負数の制御電極をもつ第１７図に示した実施例
よりも、さらに感度の良い本発明の光電変換装置
について以下に図面を用いて説明する。

第１図に一つの実施例を示す。第１図ａは複数
の制御電極を持つ基本光センサセルを２次元的に
多数配列するときの平面図の一部を、第１図ｂは
第１図ａにおけるＡ−A′断面の断面図を、第１
図ｃは基本光センサセルの回路構成を、第１図ｄ
は第１図ｂ図におけるＢ−B′断面方向の内部ポ
テンシヤル状態の一例について、それぞれ示して
いる。

第１７図に示した実施例においては、ｎ基板１
の上に高抵抗n^-領域５、ｐ領域６、n⁺領域７が
構成され、n⁺pn^-n構造のフオトトランジスタと
なつていたが、第１図に示す実施例においては、
それらがp⁺基板３５０の上に構成され、第１７
図に示した実施例における基板のｎ領域がn⁺領
域３５１となつているところが異なつている。

この第１図に示す実施例では、n⁺領域７、ｐ
領域６、n^-領域５、n⁺領域３５１より構成され
る第１のフオトトランジスタに、ｐ領域６、n^-
領域５、n⁺領域３５１、p⁺領域３５０より構成
される第２のフオトトランジスタが重複して作成
され、サイリスタ構造を成している。このため、
半導体表面から内部への方向を横軸にとつたとき
のエレクトロンに対する内部ポテンシヤル状態は
第１図ｄの様になり、この様に、基板のp⁺領域
３５０が、基板の裏面の配線１２を通して正電位
にバイアスされている状態で、光が入射すると、
光励起により半導体内部で発生したキヤリアのう
ち、ホールは第１７図の実施例で説明した様に、
第１のフオトトランジスタのp⁺領域、すなわち
ベース領域６に蓄積される。この時、前の実施例
ではエレクトロンは高抵抗領域であるn^-領域５
に発生している電界により加速されて、コレクタ
である基板１に流れだしてしまつていたが、第１
図に示す実施例では基板p⁺領域３５０の前にエ
レクトロンに対するポテンシヤルの井戸となる
n⁺領域が存在する。つまり、このn⁺領域は第２
のフオトトランジスタのベー領域となつており、
ここに、光励起により発生したエレクトロンが蓄
積されることになる。

CCD型撮像素子あるいはMOS型撮像素子にお
いては、光励起により発生したキヤリアのうちエ
レクトロンを、その主電極に蓄積しており、また
第１３図に示した実施例においては、制御電極領
域にホールを蓄積するという様に、光励起により
発生したエレクトロン・ホール対のうち片方のキ
ヤリアだけを利用していたが、第１図に示す実施
例においては、制御電極領域を２つもうけ、第１
のフオトトランジスタの制御電極領域にホール
を、第２のフオトトランジスタの制御電極領域に
エレクトロンをそれぞれ蓄積し、光励起により発
生した両方のキヤリアを利用することにより高感
度化を達成している。くわしい動作については後
で述べる。

第１図に示す基本センサセルには、第１７図に
示した実施例と異なり、さらに、各光センサセル
にリフレツシユ用のpMOSトランジスタが附加さ
れている。すなわち、第１のフオトトランジスタ
のベース領域６、チヤネル・ドープされたｎ領域
３５３、新しく形成されたｐ領域３５４、ゲート
絶縁膜３、ゲート電極３５２からそれぞれ構成さ
れるpMOSトランジスタであり、これはリフレツ
シユ時に導通状態にされ、ベース領域６に蓄積さ
れたホールを引きぬく動作をする。配線３５５
は、このpMOSトランジスタのドレイン領域であ
るｐ領域３５４にコンタクト孔３５９を介して、
負電源に接続するためのものである。また、ゲー
ト電極３５２は、ベース領域６の上に大きく広が
り、ここにMOSキヤパシタを構成しており、第
１７図の実施例で示した様に、読出し時にベース
領域６の電位を変化させる様になつている。

第２のフオトトランジスタのベース領域３５１
は素子分離領域４に接して半導体表面まで露出し
ており、このベース領域３５１の上には第１のフ
オトトランジスタのベース領域と同様に、絶縁膜
３、電極３５６とでMOSキヤパシタが構成され、
第２のフオト・トランジスタのベース領域の電位
も、このMOSキヤパシタを介して変化される様
になつている。配線３５７は、このMOSキヤパ
シタ電極にパルスを供給するためのものであり、
また配線３５８はゲートおよびMOSキヤパシタ
にパルスを供給するためのものである。

第１のフオトトランジスタのエミツタ領域７お
よび配線８は第１７図の実施例とまつたく同じで
ある。

第１図ｃは以上説明した光センサセルの回路構
成図である。トランジスタ３６０は、n⁺領域７、
ｐ領域６、n^-領域５、n⁺領域３５１より成る第
１のフオトトランジスタを、トランジスタ３６１
は、ｐ領域６、n^-領域５、n⁺領域３５１、p⁺領
域３５０より成る第２のフオトトランジスタを、
MOSトランジスタ３６２は、ｐ領域６、ｎ領域
３５３、ｐ領域３５４、ゲート絶縁膜３、ゲート
電極３５２より成るｐチヤネルMOSトランジス
タを、コンデンサ３６３は、ｐ領域６、絶縁膜
３、電極３５２より成るMOSキヤパシタを、コ
ンデンサ３６４は、n⁺領域３５１、絶縁膜３、
電極３５６より成るMOSキヤパシタをそれぞれ
示している。

以下に、この基本光センサセルの動作を、第２
図に示す２次元的に光センサセルを配列した回路
構成図、および第３図に示すパルス波形および内
部ポテンシヤル図を用いて、くわしく説明する。

第２図は、第１図ｃに示した基本光センサセル
を２×２に配列したものであり、垂直シフト・レ
ジスタ、光シフト・レジスタ、出力アンプ、垂直
ライン・リフレツシユ用MOSトランジスタ、垂
直ライン選択用MOSトランジスタ等が、第１４
図と同様、この周辺に附加されるが図では省略し
ている。すでに説明した様に、MOSキヤパシタ
３６３とpMOSトランジスタ３６２のゲートは共
通に接続され、水平ライン３５８を介してパルス
を印加するように構成されているが、これは別々
に配線を設けて印加する事も可能である。第３図
において、波形Ａは水平ライン３５７に印加され
るパルス波形であり、また波形Ｂは水平ライン３
５８に印加されるパルス波形である。波形Ｃは垂
直ライン８の電位を示す波形であり、時刻t₄まで
は図には示していないが垂直ラインに接続された
MOSトランジスタが導通状態にされ、接地電位
を保ち時刻t₄からは浮遊状態になされ、各光セン
サセルのエミツタ領域からの信号出力が出力され
る状態になつていることを示している。但し、時
刻t₄まで各センサセルのエミツタ領域を接地する
ことは、この第１図の構成では、pMOSトランジ
スタ３６２を用いてリフレツシユするので特に必
須条件ではなく、浮遊状態になされていても動作
上、何ら不都合ではない。

以下、パルス波形と内部ポテンシヤル図を用い
て時刻毎に、その動作を説明する。このとき、第
２のフオトトランジスタのエミツタ領域は、基板
裏面の電極１２を通して正電源に接続されている
ものとする。第３図のパルス波形のうち、時刻t₁
から時刻t₃まではリフレツシユ動作に、時刻t₃か
ら時刻t₄までは、光励起されたキヤリアの蓄積動
作に、時刻t₄から時刻t₈までは、読出し動作にそ
れぞれ対応している。

時刻t₁は読出し動作が終了した時点であり、内
部ポテンシヤルの時刻t₁における図のごとく、ｐ
領域、すなわち第１のベース領域には、光の強さ
に応じてホールが、またn⁺領域すなわち第２の
ベース領域には光の強さに応じたエレクトロン
が、それぞれ蓄積されている。時刻t₂において
は、波形Ｂのごとく、水平ライン３５８を通して
負のパルスがリフレツシユ用pMOSトランジスタ
３６２のゲートにかかり、pMOSトランジスタは
導通状態にされている。したがつて第１のベース
領域に蓄積されていたホールは流れだしてしまい
時刻t₂の内部ポテンシヤル図にあるごとく第１の
ベース領域は、配線３５５を介して供給している
負電圧になされる。この時、同時にMOSキヤパ
シタ３６３を介して第１のベース領域に負パルス
が供給されるが、pMOSトランジスタ３６２が導
通状態になされているので、何ら影響はおよぼさ
ない。

また時刻t₂においては、波形Ａのごとく水平ラ
イン３５７およびMOSキヤパシタ３６４を介し
て第２のフオトトランジスタのベース領域に、リ
フレツシユ・パルスが印加される。このときの印
加される電圧と、第２のベース領域にかかる電圧
関係およびリフレツシユ動作はすでに第１７図の
実施例において、リフレツシユ動作として説明し
たものとまつたく同等である。すなわち時刻t₂に
おける内部ポテンシヤル図の様に、パルスが印加
されると同時に、エミツタ領域３５０に対してベ
ース領域３５１が順方向バイアスされたものが、
時間がたつにつれ矢印のごとくビルト・イン・ボ
ルテージに次第になつていくことになる。但し、
この第２フオトトランジスタにおいては、第１図
ｂの断面図の様に、第２のフオトトランジスタの
ベース領域３５１とエミツタ領域３５０の接合面
積が、きわめて大きいために、第１７図に示した
実施例の時よりも、高速にリフレツシユ動作がな
される。

次いで、第２のベース領域に印加されていた電
圧が接地電位にもどる時に、第２のベース領域の
電位は、エミツタ領域に対して逆バイアス状態に
される。これもすでに説明、リフレツシユ動作と
まつたく同等である。

時刻t₃から時刻t₄までは、光励起により発生し
たキヤリアの蓄積期間であり、すでに説明したご
とく、光励起により発生したキヤリアの内、ホー
ルは第１のフオトトランジスタのベース領域に蓄
積され、エレクトロンは第２のフオトトランジス
タのベース領域に蓄積される。このときの両者に
蓄積される電荷量は、第１のフオトトランジスタ
のエミツタ領域に、にげるエレクトロン、またわ
ずかである常抵抗領域中を走行するときに再結合
により消滅するエレクトロン等を無視すれば、ほ
ぼ等量が、それぞれのベース領域に蓄積されるこ
とになる。また、このときに各ベース領域におい
て発生する蓄積電圧は、それぞれのフオトトラン
ジスタのベース・エミツタ間容量およびベース・
コレクタ間容量の加算した値で、蓄積された電荷
量を割つた値になることは、すでに第１７図に示
す実施例において説明したのと同等である。この
様に、第１図に示す光センサセルでは制御電極で
あるベース領域が複数存在しているが、一つしか
ないものと、まつたく同様にエレクトロンとホー
ルのちがいはあるものの独立して考えることが可
能である。

時刻t₄における内部ポテンシヤル図はそれぞれ
のベース領域に、光励起によるキヤリアが蓄積さ
れている状態を示している。この時刻t₄では波形
Ｃのごとく、第１のフオトトランジスタのエミツ
タ領域は浮遊状態になされ、次の信号の読出し状
態に入る。

まず、時刻t₅において、波形Ａに示すごとく第
２のフオトトランジスタのベースには、水平ライ
ン３５７およびMOSキヤパシタ３６４を介して
パルスが印加されるので時刻t₅の内部ポテンシヤ
ル図のごとく、順方向バイアスされ、光強度に応
じて蓄積された電圧に比例して第２のフオトトラ
ンジスタのエミツタ領域から矢印のごとく、ホー
ルが第１のフオトトランジスタのベース領域に注
入されることになる。これにより第１のベース領
域には、光励起により発生したホールに、第２の
ベース領域に蓄積したエレクトロンに比例したホ
ールが加算されることにより、この第２のフオト
トランジスタのエミツタ領域から注入されるホー
ルの数は、第２のベース領域が順方向バイアスに
されている時間に依存することから、ここで、望
むゲインを制御することが可能である。また、こ
のときの第２のベースの順方向バイアス量および
時間は、注入されるホールの数の直線性を確保す
るため最適の値に制御される。このときの考え方
はすでに第１７図の実施例で説明したのと、まつ
たく同様である。時刻t₆では第２のベースに印加
されている電圧がもとにもどつた状態であり、時
刻t₆の内部ポテンシヤル図にあるごとく第２のベ
ース領域は、パルスが印加される前の、第２のエ
ミツタに対する逆バイアス状態にもどることにな
り、ここでホールの注入は停止する。

時刻t₇では、波形Ｂに示されるごとく、水平ラ
イン３５８およびMOSキヤパシタ３６３を介し
て電圧が印加され、第１のベース領域は第１のエ
ミツタに対して順方向バイアスされる。このパル
ス波形は正のパルスであり、MOSキヤパシタ３
６３と並列に接続されたpMOSトランジスタのゲ
ート電極にも電圧が印加されることになるが、正
電圧のためpMOSトランジスタは導通状態にはな
らず何ら不都合な動作は生じない。

第１のベース領域が順方向バイアスされると第
１のエミツタ領域は浮遊状態になされているの
で、ここからエレクトロンの注入が起こり、エミ
ツタ領域の電位は変化して第１のベース領域に蓄
積された信号電圧が読出されることになる。この
動作は第１７図に示した実施例で説明したのとま
つたく同じである。但し、この第１図で示した実
施例では第１のエミツタ領域から注入されたエレ
クトロンが第２のベース領域に蓄積され、この電
荷量が多いと、一部サイリスタ動作が発生し、さ
らにゲインが増加するという現象が起こるが、こ
れは信号出力に非直線を与える原因となるので、
サイリスタ動作が発生しない様に各バイアス条件
等が設定される。特に直線性を要求しない応用に
対しては、このサイリスタ動作により、ゲインを
増加させるのは望ましいことである。

読出しが完了した時刻t₈ではMOSキヤパシタ
３６４を介して第１のベース領域に印加されてい
た電圧がとりのぞかれるので、時刻t₈の内部ポテ
ンシヤル図のごとく、第１のベース領域は、第１
のエミツタ領域に対してパルス印加前と同じ逆バ
イアス状態にもどりエミツタ領域からのエレクト
ロンの注入は停止する。この状態では各信号出力
は垂直ライン上に、読出されているわけであり、
後は第１４図を用いて説明したごとく水平シフ
ト・レジスタが動作を開始し、各垂直ラインが選
択されて出力アンプを通して、外部に信号が出力
されることになる。第１図に示す構造では、時刻
t₅において第１のベースにホールを注入すると
き、pMOSトランジスタのｐ領域３５４は負電源
に接続されているので、ホールの一部は、このｐ
領域に注入される現象が生ずる。このｐ領域３５
４を小さく形成していればこの量はさほど大きな
量ではないが、さらに、これを減少させるのに
は、このpMOSトランジスタを素子分離領域の上
にSOI（Silicon On Insulator）技術を用いて形成
することにより解決することができる。また波形
Ａおよび波形Ｂのパルス電圧値は第１７図の実施
例において説明したごとくリフレツシユ動作読出
し動作では、それぞれ最適の値に設定される。

以上、説明した如く、第１図に示す実施例で
は、光励起により発生したエレクトロンとホール
の両方のキヤリアを複数の制御電極領域に、蓄積
しそれぞれからゲインを増加させながら読出す方
式をとつているためきわめて高感度の光電変換装
置を提供することができる。

第４図に、第１図に示した複数の制御電極領域
をもつ構造の他の実施例を示す。第１図における
実施例では、第１のフオトトランジスタのベース
領域をpMOSトランジスタを用いてリフレツシユ
していたが、第４図に示す実施例では、第２のフ
オトトランジスタのベース領域をpMOSトランジ
スタを用いてリフレツシユする構成となつてい
る。第４図ａは、基本光センサセルを２次元的に
配列したものの平面図の一部を、第４図ｂは、第
４図ａ図のＡ−A′断面の半導体内部の断面図を、
第４図ｃは基本光センサセルの等価回路をそれぞ
れ示している。

第４図において、nMOSトランジスタは、SOI
技術を利用して、素子分離領域４の上に、スパツ
タ等を用いて形成したアモルフアス・シリコンも
しくはCVDにより堆積されたポリシリコンをレ
ーザー・ビーム・アニールあるいは電子線アニー
ル等により再結晶化したシリコン基板中に形成さ
れる。このnMOSトランジスタはn⁺領域３６５、
およびn⁺領域３６７、チヤネル・ドープされた
ｐ領域３６６、ゲート絶縁膜３、ゲート電極３６
８より構成されており、n⁺領域３６５は、第２
のフオトトランジスタのベース領域であるn⁺領
域３５１と接続され、もう一方のn⁺領域３６７
は、コンタクト孔３７１を介して配線３７０と接
続され、正電圧電源から正電圧が供給される様に
なされている。またゲート電極３６８は、n⁺領
域３６５の上にもかかつており、この部分で
MOSキヤパシタを構成している。このゲート電
極３６８には、水平ライン３７０を介してパルス
が印加される様になされている。

第１のフオトトランジスタのベース領域のリフ
レツシユ、および読出し時に、ベース領域にパル
ス電圧を印加するための電極の、絶縁膜３、ベー
ス領域６からなるMOSキヤパシタ、第１のフオ
トトランジスタのエミツタ領域７、およびこれよ
り信号をとりだす垂直ライン８、垂直ラインとエ
ミツタ領域７を接続するためのコンタクト孔１
９、等々は第１７図あるいは第１図に示したもの
と同等である。

また図では示されていないが、ｐ領域すなわち
nMOSトランジスタのチヤネル領域３６６は、n⁺
領域すなわちソース領域３６５と接続されてい
る。

第４図ｃは、基本光センサセルの等価回路であ
り、n⁺領域７、ｐ領域６、n^-領域５、n⁺領域３
５１よりなる第１のフオトトランジスタ３７２、
ｐ領域６、n^-領域５、n⁺領域３５１、p⁺領域３
５０よりなる第２のフオトトランジスタ３７３、
電極９、絶縁膜３、ｐ領域６よりなるMOSキヤ
パシタ３７４、電極３６８、絶縁膜３、n⁺領域
３６５よりなるMOSキヤパシタ３７５、n⁺領域
３６５、ｐ領域３６６、n⁺領域３６７、ゲート
絶縁膜３、ゲート電極３６８より成るn^-MOSト
ランジスタ３７６よりそれぞれ構成されている。

第５図は、第４図に示した基本光センサセルを
２×２に配列したものの回路構成図であり、垂直
シフト・レジスタ、水平シフト・レジスタ、出力
アンプ、垂直ラインリフレツシユ用MOSトラン
ジスタ、垂直ライン選択用MOSトランジスタ等
が、第５図で示した構成図の周辺に附加される
が、これは基本的には第１４図に示したものと同
じであり、この図では省略している。この基本光
センサセルの動作および第５図に示す光電変換装
置の動作を、第６図に示すパルス波形および内部
ポテンシヤル図を用いて、以下に、くわしく説明
する。

第６図において、波形Ａは水平ライン３７０に
印加されるパルス波形であり、また波形Ｂは水平
ライン１０に印加されるパルス波形である。波形
Ｃは、垂直ライン８の電位を示す波形であり、時
刻t₅までは、図には示していないが垂直ラインに
接続された、垂直ラインの電荷をリフレツシユす
るためのMOSトランジスタが導通状態になされ、
接地電位を保ち、時刻t₅からは浮遊状態になされ
各センサセルのエミツタ領域からの信号が出力さ
れる状態になつていることを示している。

以下、パルス波形と内部ポテンシヤル図を用い
て、時刻毎に、順をおつて動作を説明する。第６
図に示すパルス波形のうち、時刻t₁からt₄までは
リフレツシユ動作に、時刻t₄から時刻t₅までは、
光励起されたキヤリアの蓄積動作、時刻t₅から時
刻t₈までは、信号の読出し動作に、それぞれ対応
している。時刻t₁において、波形Ａのごとく、水
平ライン３７０を通じて負のパルスが印加され、
MOSキヤパシタ３７５を通して第２のフオトト
ランジスタのベース領域に負電圧が印加される
と、時刻t₁に示す内部ポテンシヤル図のごとく、
第２のフオトトランジスタのエミツタ領域に対し
てベース領域が順方向バイアスされるので、エミ
ツタ領域からはホールが注入され、第１のフオト
トランジスタのベース領域の電位を正方向に向か
つて変化させる動作をする。この時、第２のベー
ス電位は、時間経過と共に、順方向バイアス状態
から次第にビルト・イン・ボルテージに近づいて
いくことは、前に説明したのとまつたく同様の動
作である。この時点において、第１のベースにホ
ールを注入して、電位を正電位方向に変化させる
のは、すでに第１７図の実施例において説明した
過渡的リフレツシユを、より確実に動作させるた
めである。

この負のパルスの印加時にはMOSキヤパシタ
３７５とnMOSトランジスタ３７６のゲートは共
通接続されているので、nMOSトランジスタ３７
６にも負のパルスが印加されるが、nMOSトラン
ジスタは導通状態にはならず、特に不都合は生じ
ない。

次いで時刻t₂は、負のパルスが、接地電位にも
どつた時点になるが、ここで、第２のベースは負
の電位から接地電位になる瞬間において、時刻t₂
の内部ポテンシヤル図のごとく、第２のベース
は、第２のエミツタに対して、逆方向バイアス状
態になり、第２のエミツタからのホールの注入は
停止する。

時刻t₃では、波形Ａのごとく、配線３７０を通
してnMOSトランジスタ３７６のゲートに正のパ
ルスが印加され、導通状態になされ、このため、
第２のベースは、垂直ライン３６９より供給され
ている正電圧電源の電位に等しくされる。このと
きMOSキヤパシタ３７５にも、共通に正のパル
スが印加されるが、特に不都合な現象は生じな
い。また時刻t₃では波形Ｂに示すごとく、配線１
０およびMOSキヤパシタ３７４を通して第１の
ベースに正電圧が印加される。このとき、時刻t₃
の内部ポテンシヤル図に示すごとく、第１のベー
スは第１のエミツタに対して順方向バイアスさ
れ、この第１のベースよりホールが流出するた
め、次第にビルト・イン・ボルテージに向かつて
電位は正電位方向に変化していく。これは、すで
に第１７図の実施例において、そのリフレツシユ
動作を説明した時とまつたく同様な動作であり、
完全リフレツシユ・モードあるいは、過渡的リフ
レツシユ・モードがその応用に応じて使われる。
この時、すでに説明したごとく、第２のベースは
正電源にnMOSトランジスタ３７６を介して接続
されているため、通常のバイポーラ動作をしてい
ることになる。

時刻t₄では、それぞれのパルスは、接地電位に
もどり、時刻t₄の内部ポテンシヤル図に示すごと
く、第１のベースおよび第２のベースはそれぞれ
のエミツタに対して逆バイアス状態になり、光励
起によるキヤリアの蓄積動作に入る。

時刻t₄から時刻t₅までは、光励起により発生し
たキヤリアの蓄積期間であり、光励起により発生
したキヤリアの内、ホールは第１のベース領域に
蓄積され、エレクトロンは第２のベース領域に蓄
積される動作は、第１図に示した実施例とまつた
く同様である。

時刻t₅における内部ポテンシヤル図は、それぞ
れのベース領域に、光励起によるキヤリアが蓄積
されている状態を示している。この時刻t₅では波
形Ｃのごとく第１のフオトトランジスタのエミツ
タ領域は、垂直ラインに接続されたMOSトラン
ジスタが非導通状態にされ、浮遊状態にされ、次
の信号の読出し状態に入る。まず、時刻t₆では、
波形Ａのごとく、第２のフオトトランジスタのベ
ース領域には、水平ライン３７０およびMOSキ
ヤパシタ３７５を通して負のパルスが印加される
ので、時刻t₆の内部ポテンシヤル図に示すごと
く、第２のベースは第２のエミツタに対して順方
向バイアス状態にされ、光強度に応じて蓄積され
た電圧に比例して、第２のエミツタ領域から、ホ
ールが注入され、図示した矢印のごとく第１のベ
ース領域に、光励起により発生したホール以外
に、ホールが蓄積されることになる。これは、第
１図の実施例において説明したのと同様である。

時刻t₇では、波形Ａのごとく、水平ライン３７
０を通してnMOSトランジスタ３７６のゲートに
正電圧が印加され、導通状態にされている。この
ため、第２のベースはnMOSトランジスタ３７６
および垂直ライン３６９を通して正電源に接続さ
れるため第１のフオトトランジスタは、第１３図
の実施例で示した通常のバイポーラトランジスタ
動作とまつたく同じになり、時刻t₇において、波
形Ｂのごとく水平ライン１０、MOSキヤパシタ
３７４を通して第１のベース領域に正電圧を印加
して信号読出し動作も、第１７図で示した実施例
とまつたく同様なので説明を省略する。時刻t₈に
おける内部ポテンシヤル図も第１７図に示した実
施例と同じなので説明を省略する。

以上説明したごとく、本実施例によれば、第１
図に示した実施例とは異なり、読出し時における
サイリスタ動作を、まつたく気にすることなく第
１７図に示した実施例の様な動作が可能であり、
しかも第１図に示した実施例のごとく、きわめて
高感度な光電変換装置を提供することができる。
次に、第７図に第１のフオトトランジスタのベー
ス領域に第１図で示したリフレツシユ用のpMOS
トランジスタを附加し、かつ第２のフオトトラン
ジスタのベース領域にリフレツシユ用のnMOSト
ランジスタを附加した実施例の基本光センサセル
の等価回路を示す。

第１図および第４図に示した様な平面図およ
び、断面図は、第７図に示す実施例では、両者を
複合した様な構造のため、省略する。第８図に２
×２に配列した回路構成図を示す。ここでは前と
同様周辺の回路を省略している。

第９図に各ラインに印加する波形および、内部
ポテンシヤル図をそれぞれ示す。第９図において
波形Ａは水平ライン３７７を通してpMOSキヤパ
シタ３８１のゲートおよびMOSキヤパシタ３８
２に印加するパルス波形であり、波形Ｂは、水平
ライン３７８を通してnMOSキヤパシタ３８５の
ゲートおよびMOSキヤパシタ３８６に印加する
パルス波形であり、また波形Ｃは前の実施例と同
様、垂直ライン８の電位状態を示す波形である。

又、この時、第８図に示す垂直ライン３７９は
負電源に、垂直ライン３８０は正電源にそれぞれ
接続されているものとする。

この第７，８図に示す実施例では、読出し動作
である時刻t₄から時刻t₆までは第４図に示した実
施例とまつたく同様である。前の２つの実施例と
異なる点は、リフレツシユ動作であり時刻t₂にお
いてpMOSトランジスタ３８１およびnMOSトラ
ンジスタ３８５が同時に導通状態にされ、第１の
ベースからはホールが、第２のベースからはエレ
クトロンがそれぞれ流出し、きわめて簡単にリフ
レツシユ動作が完了するわけである。

したがつて波形Ｃでは、第１のフオトトランジ
スタのエミツタ領域はリフレツシユ状態で接地状
態になされているが、このリフレツシユ動作にお
いては、接地にする必要はまつたくなく、どの様
な状態でも良いことは明らかである。

以上、説明したごとく第１図、第４図、第７図
に示した実施例は、反対導電型領域より成る２つ
の主電極領域と、これら主電極領域とはそれぞれ
反対導電型領域より成る２つの制御電極領域それ
ぞれの主電極領域に隣接して設けたサイリスタ構
造の光センサセルにおいて、光励起により発生し
たエレクトロン・ホール対のうち、ホールを第１
の制御電極領域に、エレクトロンを第２の制御電
極領域に蓄積するものであり、従来、光励起によ
り発生したキヤリアのうち片一方だけを利用して
いたのに比して大きな特徴を有し、きわめて高感
度な光電変換装置を提供している。

この様に、本発明による光電変換装置では、２
つの制御電極領域をもち、かつそれぞれにキヤリ
アを蓄積することからDouble Base Stove
Image Senserの頭文字をとり、Ｄ・BASISと呼
んでいる。

以上で、内部光励起されたキヤリアを増幅する
機能を備えた光電変換装置について述べた。これ
までは、もつぱら光励起キヤリアを単結晶内に生
成する構造のものについて説明してきたが、単結
晶内に設けられた読み出しトランジスタの表面上
に、受光専用のトランジスタをアモルフアス層で
構成することもできる。以下、その構造について
述べる。

第１０図は、その代表的な例であり、ａは略々
単結晶内に設けられた読み出しトランジスタの平
面図、ｂはそのＡ−A′線に沿う断面図、ｃはこ
うしたセルがアレイ状に設けられた状態における
回路構成図である。第１０図ａの平面図は基本的
には第１７図ａに示された平面図と同じものであ
る。ただ、その上に積まれるアモルフアス層内に
受光用に設けられるトランジスタのコレクタとな
るべきp⁺ポリシリコン領域４０１が設けられて
いることが異なつている。p⁺ポリシリコン領域
４０１は、コンタクトホール４１０を通して、読
み出し用トランジスタのｐベース領域と接触して
いる。実際には、この表面上にアモルフアスシリ
コンが積まれるわけである。この様子が、ｂ図に
示されている。４０２はその動作状態で、完全に
空乏層になるべく低不純物密度になされた高抵抗
領域である。基本的には、n^-でもp^-でも１領域
でもよい。この事は、これまで述べてきたすべて
の実施例に対して適用できることである。ｎ領域
４０３、p⁺領域４０４は受光用トランジスタの
ベース領域及びエミツタ領域である。ｎベース領
域は浮遊状態になされており、その電位制御は電
極４０７、SiO₂等の絶縁層４０６およびｎベー
ス領域４０４より形成されるMOSキヤパシタで
行われる。p⁺領域４０４の不純物濃度は通常１
×10²⁰cm^-3程度、もしくはそれ以上に設定され
る。ｎベース領域４０３の不純物濃度は１〜50×
10¹⁷cm^-3程度になされ、動作状態でパンチスルー
しないように設定される。高抵抗領域４０２の厚
さは、所望の受光感度スペクトル分布を持つよう
に決定される。４０５は受光トランジスタの分離
用絶縁物領域である。SiO₂、Si₃N₄、ノンドープ
ポリシリコン等、あるいはこれらの複合層で形成
する。４０６はアモルフアスシリコン上に設けら
れた薄い酸化膜である。４０８はPSG膜あるい
はCVD SiO₂膜である。４０９はp⁺エミツタ領域
４０４の電極であり、同時にSnO₂、In₂O₃、
InTiO（ITO）等の透明電極であり、全表面を覆
う構造でよい。８や１０はこれまでAlを主体と
した金属であるとされたが、第１０図の実施例で
は、その上にアモルフアスシリコンを積み、更
に、ｎ領域４０３、p⁺領域４０４を形成するの
で、ある程度の高温プロセスに耐える配線材料で
なければならない。通常はMo、Ｗ等の高融点金
属あるいは、MoSi₂、WSi₂、TiSi₂あるいは
TaSi₂等の高温に耐える材料が選ばれる。電極４
０７は、AlもしくはAlを主体とした金属でよい。
簡単のために、４０７はこのMOSキヤパシタを
駆動するための配線の番号でもあるとする。

第１０図ａ，ｂで示される構造の光電変換装置
の回路構成図は、第１０図ｃとなる。本発明の光
電変換装置の動作を次に説明する。基本的にすで
には説明してきたことで十分記述されているの
で、簡略に説明する。

まず、リフレツシユ動作について説明する。配
線４０７を通して、MOSキヤパシタ４０７に負
のパルスを印加する。p⁺（４０４）ｎ（４０３）
接点は、この負パルス印加により順方向にバイア
スされ、ｎ領域４０３に過剰に蓄積されていた電
子は流出し、さらに所定の電圧（正電圧）まで帯
電される。この時、同時にp⁺領域４０４からホ
ールが流出し、p⁺領域４０１に流れ込み、結果
として、ｐベース６にホールがたまる。次に配線
１０に正のパルスを印加し、ｐベース領域６を所
定の負電圧に設定する。この状態のあと、この光
センサセルは、光励起キヤリアの蓄積動作に入
る。アモルフアス領域で光励起されたホールは
p⁺領域４０１に流れ込み、電子はｎ領域４０３
に流れ込む。これらのキヤリアが光信号として蓄
積される。次に読み出し動作に入るわけである
が、まず配線４０７に負の電圧を印加し、p⁺（４
０４）ｎ（４０３）接点とたとえば、0.5〜0.65V
順方向にバイアスする。こうすることにより
1μsec〜0.1μsec程度のパルス幅で、十分光信号に
より励起されｎ領域４０３に蓄積された電子電荷
に比例するホールが、４０４から流れ出し、p⁺
領域４０１に流れ込む。すなわち、ｐベース領域
６は光により直接励起されたホールだけではな
く、光励起された電子に比例するホールが重畳し
て蓄積される。こうした内部増幅作用を機能さ
せ、光信号に比例したホールをｐベース領域に蓄
積した後、配線１０を通してMOSキヤパシタ９
の正の読み出し電圧を加え、光信号に比例した電
圧信号を、垂直ライン８に読み出すわけである。
こうした動作についての説明はすでに十分行つ
た。読み出される電圧が大きいため、増幅器はき
わめて簡略に構成できることから、分割読み出し
が容易に行えるという事情はすでに説明した通り
である。１２，４０９は同一正電圧を与えればよ
いし、場合によつては、異なつた正電圧でもよ
い。

第１０図では、読み出しトランジスタのｐベー
ス領域６及び受光トランジスタのｎベース領域４
０３のいずれもが、浮遊状態になされたものであ
る。すでに、説明したように、リフレツシユをよ
り完全に行うために、ｐベース６を主電極とする
MOSトランジスタを設ける構造、ｎベース領域
４０３を主電極とするMOSトランジスタを設け
る構造、あるいはこの両者を同時に設ける構造の
いずれもが、こうした読み出し用トランジスタと
分離用トランジスタを分離した構造に適用できる
ことはいうまでもない。その例を第１１図、第１
２図、第１３図に示す。第１１図は読み出し用ト
ランジスタのｐベース領域のリフレツシユ用に
pMOSトランジスタ（図ではセル内の一番左に書
かれている）が設けられた例であり、このトラン
ジスタの一方の主電極は所定の負電圧に設定され
ている。リフレツシユ用pMOSトランジスタのゲ
ートには負の電圧が印加されて動作するから、水
平ライン１０で共通にドライブできる。

第１２図は、受光用トランジスタのｎベース４
０３を、主電極とするnMOSトランジスタを設け
てリフレツシユをする構造である。nMOSトラン
ジスタのリフレツシユには、そのゲートに正のパ
ルス電圧を印加して行うから、そのゲートの駆動
は水平ライン４０７で共通に行える。

nMOSトランジスタの一方の主電極は、所定の
正電圧（４０９の正電圧より大）に設定される。

第１３図は、ｐベース６及びｎベース４０３に
それぞれリフレツシユ用MOSトランジスタが設
けられた例である。これらの動作はすでに説明し
た通りである。

受光用にアモルフアスのトランジスタを使つた
この例は、実効的な受光面積を大きくできるこ
と、及びアモルフアスのバンドギヤツプが、1.7
〜1.8eVと大きいために、短波長側の受光感度が
高くなるという利点を有している。

内部に埋込まれる配線はすでに述べたような高
融点金属あるいは高融点金属のシリサイドであ
る。その上に、PSG膜、CVD SiO₂膜あるいはス
パツタSiO₂膜を設ける。絶縁膜を平坦化するの
であれば、最後にスパツタSiO₂を設け、同一チ
ヤンバ内で、電極間の電圧（直流バイアス）を変
化させ、サンプル上のSiO₂がスパツタされるモ
ードに切り換えることによつて行える。その後、
コンタクトホール４１０を開けた後、p⁺ポリシ
リコンをCVDにより堆積し、パターニングを行
つた後、高抵抗アモルフアスシリコンを所定の厚
さ（２〜7μｍ）程度堆積する。アムルフアスシ
リコンの堆積は、超高真空中における低温蒸着、
たとえばAr雰囲気によるスパツト、SiH₄あるい
はSi₂H₆を用いたCVD（プラズマCVDも含む）等
によればよい。有機金属ソースガスを用いた
MOCVDも、一つの方法である。絶縁分離領域
４０５形成後、ｎベース４０３、p⁺エミツタ４
０４を拡散技術、イオン注入技術等で作成すれば
よいわけである。

既に述べた様に、前述した構成に係る光センサ
セルを利用した光電変換装置では、最終段の増幅
アンプがきわめて簡単なもので良いことから、最
終段の増幅アンプを一つだけ設ける第１４図に示
した構成例のごときタイプではなく、増幅アンプ
を複数個設置して、一つの画面を複数に分割して
読出す様な構成とすることも可能である。

第２４図に、分割読出し方式の一例を示す。第
２４図に示す構成例は、水平方向を３分割とし最
終段アンプを３つ設置した例である。基本的な動
作は第１４図の構成例および第２１図のタイミン
グ図を用いて説明したものとほとんど同じである
が、この第２４図の構成例では、３つの等価な水
平シフトレジスタ１００，１０１，１０２を設
け、これらの始動パルスを印加するための端子１
０３に始動パルスが入ると、１列目、（ｎ＋１）
列目、（2n＋１）列目（ｎは整数であり、この実
施例では水平方向絵素数は3n個である。）に接続
された各センサセルの出力が同時に読出されるこ
とになる。次の時点では、２列目、（ｎ＋２）列
目、（2n＋２）列目が読出されることになる。こ
の構成例によれば、一本の水平ライン分を読出す
時間が固定されている時は、水平方向のスキヤン
ニング周波数は、一つの最終段アンプをつけた方
式に比較して1/3の周波数で良く、水平シフトレ
ジスタが簡単になり、かつ光電変換装置からの出
力信号をアナログデイジタル変換して、信号処理
する様な用途には、高速のアナログ・デイジタル
変換器は不必要であり、分割読出し方式の大きな
利点である。

第２４図に示した構成例では、等価な水平シフ
トレジスタを３つ設けた方式であつたが、同様な
機能は、水平シフトレジスタ１つだけでももたせ
ることが可能である。この場合の構成例を第２５
図に示す。

第２５図の構成例は、第２４図に示した構成例
のうちの水平スイツチングMOSトランジスタと、
最終段アンプの中間の部分だけを書いたものであ
り、他の部分は、第２４図の構成例と同じである
から省略している。

この構成例では、１つの水平シフトレジスタ１
０４からの出力を１列目、（ｎ＋１）列目、（2n
＋１）列目のスイツチングMOSトランジスタの
ゲートに接続し、それらのラインを同時に読出す
ようにしている。次の時点では、２列目、（ｎ＋
２）列目、（2n＋２）列目が読出されるわけであ
る。

この構成例によれば、各スイツチングMOSト
ランジスタのゲートへの配線は増加するものの、
水平シフトレジスタとしては１つだけで動作が可
能である。

第２４図、第２５図の例では出力アンプを３個
設けた例を示したが、この数はその目的に応じて
さらに多くしてもよいことはもちろんである。

第２４図、第２５図の構成例ではいずれでも、
水平シフトレジスタ、垂直シフトレジスタの始動
パルスおよびクロツクパルスは省略しているが、
これらは、他のリフレツシユパルと同様、同一チ
ツプ内に設けたクロツクパルス発生器あるいは、
他のチツプ上に設けられたクロスパルス発生器か
ら供給される。

この分割読出し方式では、水平ライン一括又は
全画面一括リフレツシユを行なうと、ｎ列目と
（ｎ＋１）列目の光センサセル間では、わずか蓄
積時間が異なり、これにより、暗電流成分および
信号成分に、わずかの不連続性が生じ、画像上目
についてくる可能性も考えられるが、これらの量
はわずかであり、実用上問題はない。また、これ
が、許容限度以上になつてきた場合でも、外部回
路を用いて、それを補正することは、キヨシ状波
を発生させ、これと暗電流成分との減算およびこ
れと信号成分の乗除算により行なう従来の補正技
術を使用することにより容易に可能である。

この様な光電変換装置を用いて、カラー画像を
撮像する時は、光電変換装置の上に、ストライプ
フイルタあるいは、モザイクフイルタ等をオンチ
ツプ化したり、又は、別に作つたカラーフイルタ
を貼合わせることによりカラー信号を得ることが
可能である。

一例として、Ｒ、Ｇ、Ｂのストライプ・フイル
タを使用した時は、上記構成に係る光センサセル
を利用した光電変換装置ではそれぞれ別々の最終
段アンプよりＲ信号、Ｇ信号、Ｂ信号を得ること
が可能である。これの一構成例を第２６図に示
す。この第２６図も第２５図と同様、水平シフト
レジスタのまわりだけを示している。他は第１４
図および第２４図と同じであり、ただ１列目はＲ
のカラーフイルタ、２列目はＧカラーフイルタ、
３列目はＢのカラーフイルタ、４列目はＲのカラ
ーフイルタという様にカラーフイルタがついてい
るものとする。第２６図に示すごとく、１列目、
４列目、７列目…の各垂直ラインは出力ライン１
１０に接続され、これはＲ信号をとりだす。又２
列目、５列目、８列目…の各垂直ラインは出力ラ
イン１１１に接続され、これはＧ信号をとりだ
す。又同様にして、３列目、６列目、９列目…の
各垂直ラインは出力ライン１１２に接続されたＢ
信号をとりだす。出力ライン１１０，１１１，１
１２はそれぞれオンチツプ化されたリフレツシユ
用MOSトランジスタおよび最終段アンプ、例え
ばエミツタフオロアタイプのバイポーラトランジ
スタに接続され、各カラー信号が別々に出力され
るわけである。

本発明の他の構成例に係る光電変換装置を構成
する光センサセルの他の例の基本構造および動作
を説明するための図を第２７図に示す。またそれ
の等価回路および全体の回路構成図を第２８図ａ
に示す。

第２７図に示す光センサセルは、同一の水平ス
キヤンパルスにより読出し動作、およびラインリ
フレツシユを同時に行なうことを可能とした光セ
ンサセルである。第２７図において、すでに第１
７図で示した構成と異なる点は、第１７図の場合
水平ライン配線１０に接続されるMOSキヤパシ
タ電極９が一つだけであつたものが上下に隣接す
る光センサセルの側にもMOSキヤパシタ電極１
２０が接続され、１つの光センサセルからみた時
に、ダブルコンデンサタイプとなつていること、
および図において上下に隣接する光センサセルの
エミツタ７，７′は２層配線にされた配線８、
および配線１２１、（第２７図では、垂直ライ
ンが１本に見えるが、絶縁層を介して２本のライ
ンが配置されている）に交互に接続、すなわちエ
ミツタ７はコンタクトホール１９を通して配線
８に、エミツタ７′はコンタクトホール１９′を通
して配線１２１にそれぞれ接続されていること
が異なつている。

これは第２８図ａの等価回路をみるとより明ら
かとなる。すなわち、光センサセル１５２のベー
スに接続されたMOSキヤパシタ１５０は水平ラ
イン３１に接続され、MOSキヤパシタ１５１は
水平ライン３１′に接続されている。また光セン
サセル１５２の図において下に隣接する光センサ
セル１５２′のMOSキヤパシタ１５０′は共通す
る水平ライン３１′に接続されている。

光センサセル１５２のエミツタは垂直ライン３
８に、光センサセル１５２′のエミツタは垂直ラ
イン１３８に、光センサセル１５２″のエミツタ
は垂直ライン３８という様にそれぞれ交互に接続
されている。

第２８図ａの等価回路では、以上述べた基本の
光センサセル部以外で、第１４図の撮像装置の異
なるのは、垂直ライン３８をリフレツシユするた
めのスイツチングMOSトランジスタ４８のほか
に垂直ライン１３８をリフレツシユするためのス
イツチングMOSトランジスタ１４８、および垂
直ライン３８を選択するスイツチングMOSトラ
ンジスタ４０のほか垂直ライン１３８を選択する
ためのスイツチングMOSトランジスタ１４０が
追加され、また出力アンプ系が一つ増設されてい
る。この出力系の構成は、各ラインをリフレツシ
ユするためのスイツチングMOSトランジスタ４
８、および１４８が接続されている様な構成と
し、さらに水平スキヤン用のスイツチングMOS
トランジスタを用いる第２８図ｂに示す様にして
出力アンプを一つだけにする構成もまた可能であ
る。第２８図ｂでは第２８図ａの垂直ライン選択
および出力アンプ系の部分だけを示している。

この第２７図の光センサセルおよび第２８図ａ
に示す構成例によれば、次の様な動作が可能であ
る。すなわち、今水平ライン３１に接続された各
光センサセルの読出し動作が終了し、テレビ動作
における水平ブランキング期間にある時、垂直シ
フトレジスタ３２からの出力パルスが水平ライン
３１′に出力されるMOSキヤパシタ１５１を通し
て、読出しの終了した光センサセル１５２をリフ
レツシユする。このとき、スイツチングMOSト
ランジスタ４８は導通状態にされ、垂直ライン３
８は接地されている。

また、水平ライン３１′に接続されたMOSキヤ
パシタ１５０′を通して光センサセル１５２′の出
力が垂直ライン１３８に読出される。このとき当
然のことながらスイツチングMOSトランジスタ
１４８は非導通状態になされ、垂直ライン１３８
は浮遊状態となつているわけである。この様に一
つの垂直スキヤンパルスにより、すでに読出しを
終了した光センサセルのリフレツシユと、次のラ
インの光センサセルの読出しが同一のパルスで同
時的に行なうことが可能である。このときすでに
説明した様にリフレツシユする時の電圧と読出し
の時の電圧は、読出し時には、高速読出しの必要
性からバイアス電圧をかけるので異なつてくる
が、これは第２７図に示すごとく、MOSキヤパ
シタ電極９およびMOSキヤパシタ電極１２０の
面積を変えることにより各電極に同一の電圧が印
加されても各光センサセルのベースには異なる電
圧がかかる様な構成をとることにより達成されて
いる。

すなわち、リフレツシユ用MOSキヤパシタの
面積は、読出し用MOSキヤパシタ面積にくらべ
て小さくなつている。この例のように、センサセ
ル全部を一括リフレツシユするのではなく、一ラ
インずつリフレツシユしていく場合には、第１７
図ｂに示される様にコレクタをｎ型あるいはｎ基
板で構成しておいてもよいが、水平ラインごとに
コレクタを分離して設けたほうが望ましいことが
ある。コレクタが基板になつている場合には、全
光センサセルのコレクタが共通領域となつている
ため、蓄積および受光読出し状態ではコレクタに
一定のバイアス電圧が加わつた状態になつてい
る。もちろん、すでに説明したようにコレクタに
バイアス電圧が加わつた状態でも浮遊ベースのリ
フレツシユは、エミツタの間で行なえる。ただ
し、この場合には、ベース領域のリフレツシユが
行なわれると同時に、リフレツシユパルスが印加
されたセルのエミツタコレクタ間に無駄な電流が
流れ、消費電力を大きくするという欠点が伴う。
こうした欠点を克服するためには、全センサセル
のコレクタを共通領域とせずに、各水平ラインに
並ぶセンサセルのコレクタは共通になるが、各水
平ラインごとのコレクタは互いに分離された構造
にする。すなわち、第１７図の構造に関連させて
説明すれば、基板はｐ型にして、ｐ型基板中にコ
レクタ各水平ラインごとに互いに分離されたn⁺
埋込領域を設けた構造にする。隣り合う水平ライ
ンのn⁺埋込領域の分離は、ｐ領域を間に介在さ
せる構造でもよい。水平ラインに沿つて埋込まれ
るコレクタのキヤパシタを減少させるには、絶縁
物分離の方が優れている。第１７図では、コレク
タが基板で構成されているから、センサセルを囲
む分離領域はすべてほとんど同じ深さまで設けら
れている。一方、各水平ラインごとのコレクタを
互いに分離するには、水平ライン方向の分離領域
を垂直ライン方向の分離領域より必要な値だけ深
くしておくことになる。

各水平ラインごとにコレクタが分離されていれ
ば、読出しが終つてリフレツシユ動作が始まる時
に、その水平ラインのコレクタの電圧を接地すれ
ば、前述したようなエミツタコレクタ間電流は流
れず、消費電力の増加をもたらさない。リフレツ
シユが終つて光信号による電荷蓄積動作に入る時
に、ふたたびコレクタ領域には所定のバイアス電
圧を印加する。

また第２８図ａの等価回路によれば、各水平ラ
インごとに出力は出力端子４７および１４７に交
互に出力されることになる。これは、すでに説明
したごとく、第２８図ｂの様な構成にすることに
より一つのアンプから出力をとりだすことも可能
である。

以上説明した様に本構成例によれば、比較的簡
単な構成で、ラインリフレツシユが可能となり、
通常のテレブカメラ等の応用分野にも適用するこ
とができる。

本発明の他の構成例としては、光センサセルに
複数のエミツタを設けた構成あるいは、一つのエ
ミツタに複数のコンタクトを設けた構成により、
一つの光センサセルから複数の出力をとりだすタ
イプが考えられる。

これは本発明による光電変換装置の各光センサ
セルが増幅機能をもつことから、一つの光センサ
セルから複数の出力をとりだすために、各光セン
サセルに複数の配線容量が接続されても、光セン
サセルの内部で発生した蓄積電圧Vpが、まつた
く減衰することなしに各出力に読出すことが可能
であることに起因している。

この様に、各光センサセルから複数の出力をと
りだすことができる構成により、各光センサセル
を多数配列してなる光電変換装置に対して信号処
理あるいは雑音対策等に対して多くの利点を付加
することが可能である。

次に本発明に係る光電変換装置の一製法例につ
いて説明する。第２９図に、選択エピタキシヤル
成長（N.Endo et al、“Novel device isolation
technology with selected epitaxial growth”
Tech.Dig.of 1982 IEDM、pp.241−244参照）を
用いたその製法の一例を示す。

１〜10×10¹⁶cm^-3程度の不純物濃度のｎ形Si基
板１の裏面側に、コンタクト用のn⁺領域１１を、
AsあるいはＰの拡散で設ける。n⁺領域からのオ
ートドーピングを防ぐために、図には示さないが
酸化膜及び窒化膜を裏面に通常は設けておく。

基板１は、不純物濃度及び酸素濃度が均一に制
御されたものを用いる。すなわち、キヤリアライ
ンタイムがウエハで十分に長くかつ均一な結晶ウ
エハを用いる。その様なものとしては例えば
MCZ法による結晶が適している。基板１の表面
に略々1μｍ程度の酸化膜をウエツト酸化により
形成する。すなわち、H₂O雰囲気かあるいは
（H₂＋O₂）雰囲気で酸化する。積層欠陥等を生じ
させずに良好な酸化膜を得るには、900℃程度の
温度での高圧酸化が適している。

その上に、たとえば２〜4μｍ程度の厚さの
SiO₂膜をCVDで堆積する。（N₂＋SiH₄＋O₂）ガ
ス系で300〜500℃程度の温度で所望の厚さの
SiO₂膜を堆積する。O₂／SiH₄のモル比は温度に
もよるが４〜40程度に設定する。フオトリソグラ
フイ工程により、セル間の分離領域となる部分の
酸化膜を残して他の領域の酸化膜は、（CF₄＋
H₂）、C₂F₄、CH₂F₂等のガスを用いたリアクテイ
ブイオンエツチングで除去する（第２９図の工程
ａ）、例えば、10×10μm²に１画素を設ける場合
には、10μｍピツチのメツシユ状にSiO₂膜を残
す。SiO₂膜の幅はたとえば2μｍ程度に選ばれる。
リアクテイブイオンエツチングによる表面のダメ
ージ層及び汚染層を、Ar／Cl₂ガス系プラズマエ
ツチングかウエツトエツチングによつて除去した
後、超高真空中における蒸着かもしくは、ロード
ロツク形式で十分に雰囲気が清浄になされたスパ
ツタ、あるいは、SiH₄ガスにCO₂レーザ光線を
照射する減圧光CVDで、アモルフアスシリコン
３０１を堆積する（第２９図の工程ｂ）、CBrF₃、
CCl₂F₂、Cl₂等のガスを用いたリアクテイブイオ
ンエツチングによる異方性エツチによりSiO層側
面に堆積している以外のアモルフアスシリコンを
除去する（第２９図の工程ｃ）、前と同様に、ダ
メージ層と汚染層を十分除去した後、シリコン基
板表面を十分清浄に洗浄し、（H₂＋SiH₂、C₂＋
HCl）ガス系によりシリコン層の選択成長を行な
う。数10Torrの減圧状態で成長は行ない、基板
温度は900〜1000℃、HClのモル比をある程度以
上高い値に設定する。HClの量が少なすぎると選
択成長は起こらない。シリコン基板上にはシリコ
ン結晶層が成長するが、SiO₂層上のシリコンは
HClによつてエツチングされてしまうため、SiO₂
層上にはシリコンは堆積しない（第２９図ｄ）。
n^-層５の厚さは例えば３〜5μｍ程度である。不
純物濃度は好ましくは10¹²〜10¹⁶cm^-3程度に設定
する。もちろん、この範囲をずれてもよいが、
pn^-接合の拡散電位で完全に空乏化するかもしく
はコレクタに動作電圧を印加した状態では、少な
くともn^-領域が完全に空乏化するような不純物
濃度および厚さに選ぶのが望ましい。

通常入手できるHClガスには大量の水分が含ま
れているため、シリコン基板表面で常に酸化膜が
形成されるというようなことによつて、到底高品
質のエピタキシヤル成長は望めない。水分の多い
HClは、ボンベに入つている状態でボンベの材料
と反応し鉄分を中心とする重金属を大量に含むこ
とになつて、重金属汚染の多いエピタキシヤル層
になり易い。光センサセルに使用するエピタキシ
ヤル層は、暗電流成分が少ない程望ましいわけで
あるから、重金属による汚染は極限まで抑える必
要がある。SiH₂Cl₂に超高純度の材料を使用する
ことはもちろんであるが、HClには特に水分の少
ない、望ましくは少なくとも水分含有量が
0.5ppm以下のものを使用する。もちろん、水分
含有量は少ない程よい。エピタキシヤル成長層を
さらに高品質にするには、基板をまず1150〜1250
℃程度の高温処理で表面近傍から酸素を除去し
て、その後800℃程度の長時間熱処理により基板
内部にマイクロデイフエクトを多数発生させ、デ
ヌーデツトゾーンを有するイントリシツクゲツタ
リングの行える基板にしておくこともきわめて有
効である。分離領域としてのSiO₂層４が存在し
た状態でのエピタキシヤル成長を行なうわけであ
るから、SiO₂からの酸素のとり込みを少なくす
るため、成長温度は低いほど望ましい。通常よく
使われる高周波加熱法では、カーボンサセプタか
らの汚染が多くて、より一層の低温化は難しい。
反応室内にカーボンサセプタなど持込まないラン
プ加熱によるウエハ直接加熱法が成長雰囲気をも
つともクリーンにできて、高品質エピタキシヤル
層を低温で成長させられる。

反応室におけるウエハ支持具は、より蒸気圧の
低い超高純度溶融サフアイアが適している。原材
料ガスの予熱が容易に行え、かつ大流量のガスが
流れている状態でもウエハ面内温度を均一化し易
い、すなわちサーマルストレスがほとんど発生し
ないランプ加熱によるウエハ直接加熱法は、高品
質エピタキシヤル層を得るのに適している。成長
時にウエハ表面への紫外線照射は、エピタキシヤ
ル層の品質をさらに向上させる。

分離領域４となるSiO₂層の側壁にはアモルフ
アスシリコンが堆積している（第２９図の工程
ｃ）。アモルフアスシリコンは固相成長で単結晶
化し易いため、SiO₂分離領域４との界面近傍の
結晶が非常に優れたものになる。高抵抗n^-層５
を選択エピタキシヤル成長により形成した後（第
２９図の工程ｄ）、表面濃度１〜20×10¹⁶cm^-3程
度のＰ領域６を、ドープトオキサイドからの拡散
か、あるいは低ドーズのイオン注入層をソースと
した拡散により所定の深さまで形成する。ｐ領域
６の深さはたとえば0.6〜1μｍ程度である。

ｐ領域６の厚さと不純物濃度は以下のような考
えで決定する。感度を上げようとすれば、ｐ領域
６の不純物濃度を下げてCbeを小さくすることが
望ましい。Cbeは略々次のように与えられる。

Cbe＝Aeε（ｑ・N_A／2εVbi）^1/2 ただし、Vbiはエミツタ・ベース間拡散電位で
あり、 Vbi＝kT／ｑ1nN_DN_A／n_i ² で与えられる。ここで、εはシリコン結晶の誘電
率、N_Dはエミツタの不純物濃度、N_Aはベースの
エミツタに隣接する部分の不純物密度、n_iは眞性
キヤリア濃度である。N_Aを小さくするほどCbe
は小さくなつて、感度は上昇するが、N_Aをあま
り小さくしすぎるとベース領域が動作状態で完全
に空乏化してパンチングスルー状態になつてしま
うため、あまり低くは出来ない。ベース領域が完
全に空乏化してパンチングスルー状態にならない
程度に設定する。

その後、シリコン基板表面に（H₂＋O₂）ガス
系スチーム酸化により数10〓から数100Å程度の
厚さの熱酸化膜３を、800〜900℃程度の温度で形
成する。その上に、（SiH₄＋NH₃）系ガスの
CVDで窒化膜（Si₃N₄）３０２を500〜1500Å程
度の厚さで形成する。形成温度は700〜900℃程度
である。NH₃ガスも、HClガスと並んで通常入
手できる製品は、大量に水分を含んでいる。水分
の多いNH₃ガスを原材料に使うと、酸素濃度の
多い窒化膜となり、再現性に乏しくなると同時
に、その後のSiO₂膜との選択エツチングで選択
比が取れないという結果を招く。NH₃ガスも、
少なくとも水分含有量が0.5ppm以下のものにす
る。水分含有量は少ない程望ましいことはいうま
でもない。窒化膜３０２の上にさらにPSG膜３
００をCVDにより堆積する。ガス系は、たとえ
ば、（N₂＋SiH₄＋O₂＋PH₃）を用いて、300〜
450℃程度の温度で2000〜3000Å程度の厚さの
PSG膜をCVDにより堆積する（第２９図の工程
ｅ）。２度のマスク合わせ工程を含むフオトリソ
グラフイー工程により、n⁺領域７上に、リフレ
ツシユ及び読出しパルス印加電極上に、Asドー
プのポリシリコン膜３０４を堆積する。この場合
ｐドープのポリシリコン膜を使つてもよい。たと
えば、２回のフオトリソグラフイー工程により、
エミツタ上は、PSG膜、Si₃N₄膜、SiO₂膜をすべ
て除去し、リフレツシユおよび読出しパルス印加
電極を設ける部分には下地のSiO₂膜を残して、
PSG膜とSi₃N₄膜のみエツチングする。その後、
Asドープのポリシリコンを、（N₂＋SiH₄＋
AsH₃）もしくは（H₂＋SiH₄＋AsH₃）ガスで
CVD法により堆積する。堆積温度は550℃〜700
℃程度、膜厚は1000〜2000Åである。ノンドープ
のポリシリコンをCVD法で堆積しておいて、そ
の後As又はＰを拡散してももちろんよい。エミ
ツタとリフレツシユ及び読出しパルス印加電極上
を除いた他の部分のポリシリコン膜をマスク合わ
せフオトリソグラフイー工程の後エツチングで除
去する。さらに、PSG膜をエツチングすると、
リフトオフによりPSG膜に堆積していたポリシ
リコンはセルフアライン的に除去されてしまう
（第２９図の工程ｆ）。ポリシリコン膜のエツチン
グはC₂Cl₂F₄、（CBrF₃＋Cl₂）等のガス系でエツ
チングし、Si₃N₄膜はCH₂F₂等のガスでエツチン
グする。

次に、PSG膜３０５を、すでに述べたような
ガス系のCVD法で堆積した後、マスク合わせ工
程とエツチング工程とにより、リフレツシユパル
ス及び読出しパルス電極用ポリシリコン膜上にコ
ンタクトホールを開ける。こうした状態で、Al、
Al−Si、Al−Cu−Si等の金属を真空蒸着もしく
はスパツタにより堆積するか、あるいは
（CH₃）₃AlやAlCl₃を原材料ガスとするプラズマ
CVD法、あるいはまた上記原材料ガスのAl−Ｃ
ボンドやAl−Clボンドを直接光照射により切断
する光照射CVD法によりAlを堆積する。
（CH₃）₃AlやAlCl₃を原材料ガスとして上記のよう
なCVD法を行なう場合には、大過剰に水素を流
しておく。細くてかつ急峻なコンタクトホールに
Alを堆積するには、水分や酸素混入のまつたく
ないクリーン雰囲気の中で300〜400℃膜厚に基板
温度を上げたCVD法が優れている。第１７図に
示された金属配線１０のパターニングを終えた
後、層間絶縁膜３０６をCVD法で堆積する。３
０６は、前述したPSG膜、あるいはCVD法SiO₂
膜、あるいは耐水性等を考慮しする必要がある場
合には、（SiH₄＋NH₃）ガス系のプラズマCVD
法によつて形成したSi₃N₄膜である。Si₃N₄膜中
の水素の含有量を低く抑えるためには、（SiH₄＋
N₂）ガス系でのプラズマCVD法を使用する。

プラズマCVD法によるダメージを現象させ形
成されたSi₃N₄膜の電気的耐圧を大きくし、かつ
リーク電流を小さくするには光CVD法による
Si₃N₄膜がすぐれている。光CVD法には２通りの
方法がある。（SiH₄＋NH₃＋Hg）ガス系で外部
から水銀ランプの2537Åの紫外線を照射する方法
と、（SiH₄＋NH）₃ガス系に水銀ランプの1849Å
の紫外線を照射する方法である。いずれも基板温
度は150〜350℃程度である。

マスク合わせ工程及びエツチング工程により、
エミツタ７上のポリシリコンは、絶縁膜３０５，
３０６を貫通したコンタクトホールをリアクテイ
ブイオンエツチで開けた後、前述した方法でAl、
Al−Si、Al−Cu−Si等の金属を堆積する。この
場合には、コンタクトホールのアスペクト比が大
きいので、CVD法による堆積の方がすぐれてい
る。第１７図における金属配線８のパターニング
を終えた後、最終パツシベーシヨン膜としての
Si₃N₄膜あるいはPSG膜２をCVD法により堆積す
る（第２９図ｇ）。

この場合も、光CVD法により膜がすぐれてい
る。１２は裏面のAl、Al−Si等による金属電極
である。

本発明の光電変換装置の製法には、実に多彩な
工程があり、第２９図はほんの一例を述べたに過
ぎない。

本発明の光電変換装置の重要な点は、ｐ領域６
とn^-領域５の間及びｐ領域６とn⁺領域７の間の
リーク電流を如何に小さく抑えるかにある。n^-
領域５の品質を良好にして暗電流を少なくするこ
とはもちろんであるが、酸化膜などよりなる分離
領域４とn^-領域５の界面こそが問題である。第
２９図では、そのために、あらかじめ分離領域４
の側壁にアモルフアスSiを堆積しておいてエピタ
キシヤル成長を行なう方法を説明した。この場合
には、エピタキシヤル成長中に基板Siからの固相
成長でアモルフアスSiは単結晶化されるわけであ
る。エピタキシヤル成長は、850℃〜1000℃程度
と比較的高い温度で行なわれる。そのため、基板
Siからの固相成長によりアモルフアスSiが単結晶
化される前に、アモルフアスSi中に微結晶が成長
し始めてしまうことが多く、結晶性を悪くする原
因になる。温度が低い方が、固相成長する速度が
アモルフアスSi中に微結晶が成長し始める速度よ
り相対的にずつと大きくなるから、選択エピタキ
シヤル成長を行なう前に、550℃〜700℃程度の低
温処理で、アモルフアスSiを単結晶しておくと、
界面の特性は改善される。この時、基板Siとアモ
ルフアスSiの間に酸化膜等の層があると固相成長
の開始が遅れるため、両者の境界にはそうした層
が含まれないような超高清浄プロセスが必要であ
る。

アモルフアスSiの固相成長には上述したフアー
ナス成長の他に、基板をある程度の温度に保つて
おいて、フツシユランプ加熱あるいは赤外線ラン
プによる、たとえば数秒から数10秒程度のラピツ
ドアニール技術も有効である。こうした技術を使
うときには、SiO₂層側壁に堆積するSiは、多結
晶でもよい。ただし、非常にクリーンなプロセス
で耐積し、多結晶体の結晶粒界に酸素、炭素等の
含まれない多結晶Siにしておく必要がある。

こうしたSiO₂側面のSiが単結晶化された後、Si
の選択成長を行うことになる。

SiO₂分離領域４と高抵抗n^-領域５界面のリー
ク電流がどうしても問題になる時は、高抵抗n^-
領域５のSiO分離領域４に隣接する部分だけ、ｎ
形の不純物濃度を高くしておくとこのリーク電流
の問題はさけられる。たとえば、分離SiO₂領域
４に接触するn^-領域５の0.3〜1μｍ程度の厚さの
領域だけ、たとえば１〜10×10¹⁶cm^-3程度にｎ形
の不純物濃度を高くするのである。この構成は比
較的容易に形成できる。基板１上に略々1μｍ程
度熱酸化膜を形成した後、その上にCVD法で堆
積する。SiO₂膜をまず所要の厚さだけ、所定の
量のＰを含んだSiO₂膜にしておく。さらにその
上にSiO₂をCVD法で堆積するということで分離
領域４を作つておく。その後の高温プロセスで分
離領域４中にサンドイツチ状に存在する燐を含ん
だSiO₂膜から、燐が高抵抗n^-領域５中に拡散し
て、界面がもつとも不純物濃度が高いという良好
な不純物分布を作る。

すなわち、第３０図のような構造に構成するわ
けである。分離領域４が、３層構造に達成されて
いて、３０８は熱酸化膜SiO₂、３０９は燐を含
んだCVD法SiO₂膜、３０１はCVD法SiO₂膜であ
る。分離領域４に隣接して、n^-領域５中との間
に、ｎ領域３０７が、燐を含んだSiO₂膜３０９
からの拡散で形成される。３０７はセル周辺全部
に形成されている。この構造にすると、ベース・
コレクタ間容量Cbcは大きくなるが、ベース・コ
レクタ間リーク電流は激減する。

第２９図では、あらかじめ分離用絶縁領域４を
作つておいて、選択エピタキシヤル成長を行なう
例について説明したが、基板上に必要な高抵抗
n^-層のエピタキシヤル成長をしておいてから、
分離領域となるべき部分をリアクテイブイオンエ
ツチングによりメツシユ状に切り込んで分離領域
を形成するＵグループ分離技術（A.Hayasaka
et al、“Ｕ−groove isolation technique for
high speed bipolar VLSI′S″、Tech.Dig.of
IEDM.P.62、1982、参照）を使つて行なうこと
も出来る。

本発明に係る光電変換装置は、絶縁物より構成
される分離領域に取り囲まれた領域に、その大部
分の領域が半導体ウエハ表面に隣接するベース領
域が浮遊状態になされたバイポーラトランジスタ
を形成し、浮遊状態になされたベース領域の電位
を薄い絶縁膜を介して前記ベース領域の一部に設
けた電極により制御することによつて、光情報を
光電変換する装置である。高不純物濃度領域より
なるエミツタ領域が、ベース領域の一部に設けら
れており、このエミツタは水平スキヤンパルスに
より動作するMOSトランジスタに接続されてい
る。前述した、浮遊ベース領域の一部に薄い絶縁
層を介して設けられた電極は、水平ラインに接続
されている。ウエハ内部に、設けられるコレクタ
は、基板で構成されることもあるし、目的によつ
ては反対導電型高抵抗基板に、各水平ラインごと
に分離された高濃度不純物埋込み領域で構成され
る場合もある。絶縁層を介して設けられた電極
で、浮遊ベース領域のリフレツシユを行なう時の
パルス電圧に対して、信号を読出す時の印加パル
ス電圧は実質的に大きい。実際に、２種類の電圧
を待つパルス列を用いてもよいし、ダブルキヤパ
シタ構造で説明したように、リフレツシユ用
MOSキヤパシタ電極の容量C_pxにくらべて読出し
用MOSキヤパシタ電極の容量C_pxを大きくしてお
いてもよい。リフレツシユパルス印加により、逆
バイアス状態になされた浮遊ベース領域に光励起
されたキヤリアを蓄積して光信号に基づいた信号
を記憶させ、該信号読出し時には、ベース・エミ
ツタ間が順方向に深くバイアスされるように読出
し用パルス電圧を印加して、高速度で信号を読出
せるようにしたことが特徴である。こうした特徴
を備えていれば、本発明の光電変換装置はいかな
る構造で実現してもよく、前記の実施例に述べら
れた構造に限定されないことはもちろんである。

たとえば、前記の実施例で説明した構造と導電
型がまつたく反転した構造でも、もちろん同様で
ある。ただし、この時には印加電圧の極性を完全
に反転する必要がある。導電型がまつたく反転し
た構造では、領域はｎ型になる。すなわち、ベー
スを構成する不純物はAsやＰになる。AsやＰを
含む領域の表面を酸化すると、AsやＰはSi／
SiO₂界面のSi側にパイルアツプする。すなわち、
ベース内部の表面から内部に向う強いドリフト電
界が生じて、光励起されたホールはただちにベー
スからコレクタ側に抜け、ベースにはエレクトロ
ンが効率よく蓄積される。

ベースがｐ型の場合には、通常使われる不純物
はボロンである。ボロンを含むｐ領域表面を熱酸
化すると、ボロンは酸化膜中に取り込まれるた
め、Si／SiO₂界面近傍のSi中におけるボロン濃度
はやや内部のボロン濃度より低くなる。この深さ
は、酸化膜圧にもよるが、通常数100Åである。
この界面近傍には、エレクトロンに対する逆ドリ
フト電界が生じ、この領域に光励起されたエレク
トロンは、表面に厚められる傾向にある。このま
まだと、この逆ドリフト電界を生じている領域は
不感領域になるが、表面に沿つた一部にn⁺領域
が、本発明の光電変換装置では存在しているた
め、ｐ領域のSi／SiO₂界面に集まつたエレクト
ロンは、このn⁺領域に再結合される前に流れ込
む。そのために、たとえばボロンがSi／SiO₂界
面近傍で減少していて、逆ドリフト電界が生じる
ような領域が存在しても、ほとんど不感領域には
ならない。むしろ、こうした領域がSi／SiO₂界
面に存在すると、蓄積されたホールをSi／SiO₂
界面から引き離して内部に存在させるようにする
ために、ホールが界面で消滅する効果が無くな
り、ｐ層のベースにおけるホール蓄積効果が良好
となり、きわめて望ましい。

なお、本発明に係る光電変換装置は以上述べた
固体撮像装置の外に、たとえば、画像入力装置、
フアクシミリ、ワークステイシヨン、デジタル複
写機、ワープロ等の画像入力装置、OCR、バー
コード読取り装置、カメラ、ビデオカメラ、８ミ
リカメラ等のオートフオーカス用の光電変換被写
体検出装置等にも応用できる。

以上説明してきたように本発明の光電変換装置
は、浮遊状態になされた制御電極領域であるベー
ス領域に光により励起されたキヤリアを蓄積する
ものである。すなわち、Base Store Image
Sensorと呼ばれるべき装置であり、BASISと略
称する。

本発明の光電変換装置は、１個のトランジスタ
で１画素を構成できるため高度化がきわめて容易
であり、同時にその構造からブリーミング、スミ
アが少なく、かつ高感度である、そのダイナミツ
クレンジは広く取れ、内部増幅機能を有するため
配線容量によらず大きな信号電圧を発生するため
低録音でかつ周辺回路が容易になるという特徴を
有している。例えば将来の高品質固体撮像装置と
して、その工業的価値はきわめて高い。

［発明の効果］ 本発明によれば、ゲイン制御可能で高感度な光
電変換出力を得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示し、ａは断面
図、ｂはその等価回路図、ｃは回路構成図、ｄは
ポテンシヤル状態図である。第２図は第１図に示
した光センサセルを用いた回路構成図である。第
３図と第６図はパルス波形図、第４図は他の実施
例を示し、第５図は回路構成図である。第７図は
他の実施例を示す等価回路図、第８図はその回路
構成図、第９図はパルス波形図である。第１０図
から第１３図までは、本発明の実施例に係る説明
図である。第１４図は本発明に係る光電変換装置
の一構成例の回路図である。第１５図から第２０
図までは、本発明に係る光センサセルの主要構造
及び基本動作を説明するための図である。第１５
図は読出し動作時の等価回路図、第１６図はリフ
レツシユ動作時の等価回路図、第１７図ａは平面
図、ｂは断面図、ｃは等価回路図であり、第１８
図は読出し時間と読出し電圧との関係を示すグラ
フ、第１９図ａは蓄積電圧と読出し時間との関係
を、第１９図ｂはバイアス電圧と読出し時間との
関係をそれぞれ示すグラフ、第２０図ａ〜Ｃはリ
フレツシユ時間とベース電位との関係を示すグラ
フである。第２１図から第２３図までは、第１４
図の光電変換装置の説明図であり、第２１図ａは
パルスタイミング図、第２１図ｂは各動作時に電
位分布を示すグラフである。第２２図は出力信号
に関係する等価回路図、第２３図は導通した瞬間
からの出力電圧を時間との関係で示すグラフであ
る。第２４，２５及び第２６図は他の光電変換装
置を示す回路図である。第２７図は本発明の変形
例の主要構造を説明するための平面図である。第
２８図は第２７図に示す光センサセルにより構成
した光電変換装置の回路構成図である。第２９図
及び３０図は本発明の光電変換装置の一製造方法
例を示すための断面図である。 １……シリコン、２……PSG膜、３……絶縁
酸化膜、４……素子分離領域、５……n^-領域
（コレクタ領域）、６……ｐ領域（ベース領域）、
７，７′……n⁺領域（エミツタ領域）、８……配
線、９……電極、１０……配線、１１……n⁺領
域、１２……電極、１３……コンデンサ、１４…
…バイポーラトランジスタ、１５，１７……接合
容量、１６，１８……ダイオード、１９，１９′
……コンタクト部、２０……光、２８……垂直ラ
イン、３０……光センサセル、３１……水平ライ
ン、３２……垂直シフトレジスタ、３３，３５…
…MOSトランジスタ、３６，３７……端子、３
８……垂直ライン、３９……水平シフトレジス
タ、４０……MOSトランジスタ、４１……出力
ライン、４２……MOSトランジスタ、４３……
端子、４４……トランジスタ、４５……負荷抵
抗、４６……端子、４７……端子、４８……
MOSトランジスタ、４９……端子、６１，６２，
６３……区間、６４……コレクタ電位、６７……
波形、８０，８１……容量、８２，８３……抵
抗、８４……電流源、１００，１０１，１０２…
…水平シフトレジスタ、１１１，１１２……出力
ライン、１３８……垂直ライン、１４０……
MOSトランジスタ、１４８……MOSトランジス
タ、１５０，１５０′……MOSコンデンサ、１５
２，１５２′……光センサセル、２０２，２０３，
２０５……ベース電位、２２０……埋込p⁺領域、
２２２，２２５……配線、２５１……p⁺領域、
２５２……n⁺領域、２５３……配線、３００…
…アモルフアスシリコン、３０２……窒化膜、３
０３……PSG膜、３０４……ポリシリコン、３
０５……PSG膜、３０６……層間絶縁膜、３７
２……第１フオトトランジスタ、３７２……フオ
トトランジスタ。

Claims (1)

1. 【特許請求の範囲】 １ 第１導電型の第１半導体領域と、前記第１導
   電型とは異なる第２導電型の第２半導体領域と、
   高抵抗半導体領域と、第１導電型の第３半導体領
   域と、第２導電型の第４半導体領域と、を有し、 前記第１半導体領域と前記第２半導体領域とは
   隣接して配設されており、前記第３半導体領域と
   前記第４半導体領域とは隣接して配設されてお
   り、前記高抵抗半導体領域は前記第２半導体領域
   と前記第３半導体領域との間に配設されており、 前記第１半導体領域と前記第２半導体領域と前
   記第３半導体領域と前記高抵抗半導体領域とで第
   １トランジスタを構成し、前記第２半導体領域と
   前記第３半導体領域と前記第４半導体領域と前記
   高抵抗半導体領域とで第２トランジスタを構成
   し、 光励起により発生したエレクトロンとホールと
   で構成されるキヤリアのうち前記第２半導体領域
   と前記第３半導体領域のうちどちらか一方がホー
   ルを蓄積し、他方がエレクトロンを蓄積する光電
   変換装置であつて、 前記第２半導体領域と容量結合された第１の電
   極と、前記第３半導体領域と容量結合された第２
   の電極と、を有し、該第２及び第３の半導体領域
   にそれぞれ蓄積されたエレクトロンとホールとに
   基づいて信号を読み出す為の読み出し手段を具備
   し、 前記読み出し手段は、前記第２半導体領域と前
   記第３半導体領域とのそれぞれに、前記第１及び
   第２の電極により、前記第１及び第４半導体領域
   に対して独立的に電位を与え、前記第２半導体領
   域と前記第１半導体領域との接合部と、前記第３
   半導体領域と前記第４半導体領域との接合部とを
   それぞれ順方向にバイアスし、前記信号を読み出
   す手段であることを特徴とする光電変換装置。