JPH0340571A - 光電変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は光電変換装置に関する。

近年光電変換装置殊に、固体撮像装置に関する研究が、
半導体技術の進展と共に積極的に行なわれ、一部では実
用化され始めている。

これらの固体撮像装置は、大きく分けるとＣＣＤ型とＭ
ＯＳ型の２つに分類される。ＣＣＤ型撮像装置は、ＭＯ
Ｓキャパシタ電極下にポテンシャルのル戸を形成し、光
の入射により発生した゛電荷をこの井戸に蓄積し、読出
し時には２これらのポテンシャルの井戸を、電極にかけ
るパルスにより順次動かして、蓄積された電荷を出力ア
ンプ部まで転送して読出すという原理を用いている。ま
たＣＣＤ型撮像装置の中には、受光部はｐｎ核合ダ・１
才、−ド構造を使い、転送部はＣＯＤ構造で行なうとい
うタイプのものもある。また一方、ＭＯ３望撮像装置は
、受光部を構成するｐｎ接合よりなるフォトダイオード
の夫々に光の入射により発生した電荷を蓄積し、読出し
時には、それぞれのフォトダイオードに接続されたＭＯ
Ｓスイッチングトランジスタを順次オンすることにより
蓄積された電荷を出力アンプ部に読出すという原理を用
いている。

ＣＣＯ５撮像装置は、比較的簡単な構造をもち、また１
発生し得る雑音からみても、最終段におけるフローティ
ング◆デイフュージョンよりなる電荷検出器の容量値だ
けがランダム雑音に寄与するので、比較的低雑音の撮像
装置であり、低照度撮影が可能である。ただし、ＣＣＤ
型撮像装置を作るプロセス的制約から、出力アンプとし
てＭＯＳ型アンプがオンチー、プ化されるため、シリコ
ンと、　ＳｉＯ、膜との界面から画像上、目につきゃす
いｌ／ｆ　４ｓ音が発生する。従って、低雑音とはいい
ながら、その性能に限界が存在している。また、高解像
度化を図るためにセル数を増加させて高密度化すると、
一つのポテンシャル井戸に蓄積できる最大の電荷量が減
少し、ダイナミックレンジがとれなくなるので、今後、
固体撮像装置が高解像度化されていく上で大きな問題と
なる。また、ＣＣＤ型の撮像装置は、ポテンシャルの井
戸をｌ１ｌｌ’ｉ次動かしながら蓄積電荷を転送してい
くわけであるから、セルの一つに欠陥が存在してもそこ
で’ｔｔｔ荷転送がスト−、ブしたり、あるいは、極端
に悪くなってしまい、！！ｉｉ造歩留りが上がらないと
いう欠点も有している。

これに対してＭＯＳ型撮像装置は、構造的にはＣＣＤ型
ＩＪＩＩｆｓ！装置２特にフレーム転送型の装置に比較
して少し複雑ではあるが、蓄ｔａ容量を大きくし１１多
る様に構成でき、ダイナミックレンジを広くとれるとい
う俺位性をもつゆまた、たとえセルの１つに欠陥が介在
しても、Ｘ−Ｙ７ドレス方式のためその欠陥による他の
セルへの影響がなく、製漬＄謂り的には有利である。し
かしながら、このＭＯＳ型−像装置では、信号読出し昨
に各フォトダイオードに配線容破が接続されるため、き
わめて大きな信号電圧ドロソプが発／ｌ＝し、出力電圧
がドがってしまうこと、配線容ｆｄが大きく、これによ
るランダムｎ音の発生が大きいこと、また各フォトダイ
オードおよび木平スキャン用のＭＯＳスイッチングトラ
ンジスタの寄生容Ｑ）のばらつきによる固定パターン雑
音の混入等があり、ＣＣＤ型Ｉｎ像装置に比較して低照
度抛影はむずかしいこと等の欠点を有している。

また、将来の撮像装置の高解像度化においては８セルの
サイズが縮小され、蓄積ｉｔ荷が減少していく、これに
対しチップサイズから決まってくるＰＩ！、線容揄は、
たとえ線幅を細くしてもあまり下がらない、このため、
ＭＯ３型ＩＪｌｌ像装鐙は、ますますＳ／Ｎ的に不利に
なる。

ＣＣＤ型およびＭＯＳ型撮像装置は、以辷の峰な一長一
短を宿しながらも次第に実用化レベルに近すいてきては
いる。しかし、さらに将来必要とされる高解像度化を進
めていくうえで本質的に大きな問題を有しているといえ
る。

それらの固体ｍ像装置に関し、特開昭５８−１５０１１
７８　“°゛ト導体撮ｌｔ′引「、特開昭５８−１５７
０７３　　″半導体撮像装置“、特開昭５８−１８５４
７３　　″半導体撮像装置°°に新しい方式が提案され
ている。ＣＣＤ型。

ＭＯＳ型の８Ａ像装若が、光入射に・より発生した電荷
を−しｔ極（＠えばＭＯＳ）ランジスタのソース）にＪ
Ｍするのに対して、ここで提案されている方式は、光入
射により発生した電荷を、制御環Ｎ４（例えばバイポー
ラ・トランジスタのベース、ＳＩＴ　（静電誘導トラン
ジスタ）あるいはＭＯＳトランジスタのゲート）にＪ積
し、光により発生した電荷により、流れる電流をコント
ロールするという新しい考え方にもとずくものである。

すなわち、ＣＣＤ型、ＭＯＳ型が、蓄積された電荷その
ものを外部へ読出してくるのに対して；　ここで提案さ
れている方式は、各セルの増幅機能により電荷ｋｓｌ！
Ｉｌｌてかも蓄積された電荷を読出すわけであり、また
見方を変えるとインピーダンス変換により低インビダン
ス出力として読出すわけである。従って、ここで提案さ
れている方式は、高出力、広ダイナミツクレンジ、低雑
音であり、かつ、光信号により励起されたキャリア（電
荷）は制御１ｔｔｔｉに蓄積することから、非破壊読出
しができる等のいくつカ）のメリットを有している。さ
らに将来の高解像度化に対しても可能性を有する方式で
あるといえる。

しかしながら、この方式は、基本的にＸ−Ｙアドレス方
式であり、上記公報に記載されている素子構造は、従来
のＭＯ５型撮像装置の各セルにバイポーラトランジスタ
、ＳＩＴトランジスタ等の増幅素子を複合化したものを
基本構成としている。そのため、比較的複雑な構造をし
ており、高解像化の可能性を有しながらも、そのままで
は高解像化には限界が存在する。

本発明は、各セルに増幅＃ａ能を有するもきわめて間中
な構造であり、将来の高解像度化にも十分対処しうる新
しい光電変換装置を提供することを目的とする。

かかる目的は、同導電型領域よりなる２個の主電極領域
と該主電極領域と反対導電型の制御電極領域よりなる半
導体トランジスタの該制御電極領域を浮遊状態にし、該
浮遊状態にした制御１！橿領域の電位を、キャパシタを
介して制御することにより、該浮遊状態にした制御電極
領域に、光により発生したキャリアを蓄積する蓄積動作
、蓄ａ動作により猛制御電極領域に発生した蓄＠電圧を
読出す読出し動作、該制御電極領域に蓄積されたキャリ
アを消滅させるリフレッシュ動作をそれぞれさせる構造
の光電変換装置において、ＰＪ、、浮遊状態になされた
制御電極領域と同導電型の高不純物領域を設け、浮遊状
態になされた制御電極領域とトランジスタ構造をなした
ことを特徴とする光電変換装置によって達成される。

以下に本発明の実施例を図面を用いて詳細に説明する。

第１図は５本発明の一実施例に係る光電変換装置を構成
する光センサセルの基本構造および動作を説明する図で
ある。

第１図（ａ）は、光センサセルの平面図を、第１図（ｂ
）は、第１図（ａ）平面図のＡＡ’部分の断面図を、第
１図Ｃｃ）は、それの等価回路をそれぞれ示す、なお、
各部位において第１図（ａ）、（ｂ）、（Ｃ）に共通す
るものについては同一の番号をうけている。

第１図では、整列配置方式の平面図を示したが、水ｆ方
向解像度を高くするために２画素ずらし方式（補間配置
方式）にも配置できることはもちろんのことである。

この光センサセルは、第１図（ａ）、（ｂ）に示すごと
く、 リン　（Ｐ）、アンチモン（Ｓｂ）　、　ヒ素（Ａｓ）
等の不純物をドープしてｎ型又はｎ１型とされたシリコ
ン基板ｌの上に１通常ＰＳＧＭ等で構成されるパシベー
ションＨ’Ｊ２： シリコン酸化ｆｌＱ（Ｓｉ０２）より成る絶縁酸化膜３
　； となり合う光センサセルとの間を電気的に絶縁するため
のＳｉ０２　あるいはＳｉ３　Ｎ　４￥？よりなる絶縁
膜又はポリシリコン閥等で構成される素子分雌禎域４； エピタキシャル技術等で形成される不純？ｊ！ｊ濃度の
低いｎ−領域５； その上の例えば不純物拡散技術又はイオン注入技術を用
いてポロン（Ｂ）等の不純物をドープしたバイポーラト
ランジスタのベースとなるＰ領域６； 不純物拡散技術、イオン注入技術等で形成されるバイポ
ーラトランジスタのエミッタとなるｎ“領域７： 信号を外部へ読出すための、例えばアルミニウム（ＡＩ
）　、　Ａｌ−５ｉ、ＡＩ−Ｇｕ−Ｓｉ等の導電材料で
形成される配線８； 絶縁膜３を通して、浮遊状態になされたｐ領域６にパル
スを印加するための７＃、極９：それの配線１０： 基板１の裏面にオーミックコンタクトをとるために不純
物拡散技術等で形成された不純物濃度の高いｎ４ｐ領域
ｌｌ； 基板の電位を与える。すなわちバイポーラトランジスタ
のコレクタ電位を与えるためのアルミニウム等の導電材
料で形成される’４ｔＭ１２；より構成されている。

なお、第１図（ａ）の１９はｎゝ領域７と配線８の接続
をとるためのコンタクト部分である。又配線８および配
線１０の交互する部分はいわゆる２層配線となっており
、ＳｉＯ、等の絶縁材料で形成される絶縁領域で、それ
ぞれ互いに絶縁されている。すなわち、金属の２．１！
！配線構造になっている。

第１図（Ｃ）の等価回路のコンデンサＣｏ！１３は′ｉ
１を極９、絶縁膜３．ｐ領域６のＭＯＳ構造より構成さ
れ、又バイポーラトランジスタ１４はエミッタとしてｃ
ｎｎ◆領域７．ベースとしてのｎ領域６、不純物濃度の
小さいｎ−領域５．コレクタとしてのｎ又はｎ”領域１
の各部分より構成されている。これらの図面から明らか
なように、ｐ９ｎ域６は浮遊領域になされている。

第１図（Ｃ）の第２の等価回路は、バイポーラトランジ
スタ１４をペース書エミッタの接合容量Ｃｂｅ１５、ベ
ース・エミッタのｐｎ接合ダイオードＤｂｅｌＢ、ベー
ス・コレクタの接合容量Ｃｂｃ１７、ベース・コレクタ
のｐｎ接合ダイオードＤｂｃＬ８を用いて表現したもの
である。

以下、光センサセルの基本動作を第１図を用いて説明す
る。

この光センサセルの基本動作は、光入射による電荷蓄積
動作、読出し動作およびリフレーアシュ動作より構成さ
れる　ｉｔ電荷蓄積動作おいては、例えばエミッタは、
配線８を通して接地され、コ１／クターは配ｌ１１１２
を通して正電位にバイアスされている。またベースは、
あらかじめコンデンサーＣｏｘ１３に、配線１０を通し
て正のパルス電圧を印加することにより負電位、すなわ
ち、エミッタ７に対して逆バイアス状態にされているも
のとする。こ（７）Ｃｏｘ１３にパルスを印加してベー
ス６をＱＴｔｔ位にバイアスする動作については、後に
リフレー２シュ動作の説明のとき、くわしく説明する。

この状態において、第り図に示す様に光センサセルの表
側から光２０が入射してくると、半導体内においてエレ
クトロン−ホール対が発生する。

この内、エレクトロンは、ｎ領域ｌが正電位にバイアス
されているのでｎ領域ｌ側に流れだしていってしまうが
、ホールはｎ領域６にどんどん蓄積されていく、このホ
ールのｐ領域への蓄積によりｎ領域６の電位は次第に正
電位に向かって変化していく。

第１図（ａ）、（ｂ）でも各センサセルの受光面下面は
、はとんどｐ領域で占られており、一部ｎ◆領域７とな
っている。当然のことながら、光により励起されるエレ
クトロン・ホール対濃度は表面に近い程大きい。このた
めｎ領域６中にも多くのエレクトロン・ホール対が光に
より励起される。ｐ領域中に光励起されたエレクトロン
が再結合することなくｐＧｆｉ城６からただちに流れ出
て、ｎ領域に吸収されるような構造にしておけば、ｎ領
域６で励起されたホールはそのまま蓄積されて、ｎ領域
６を正電位方向に変化させる。ｎ領域６の不純物濃度が
均一になされている場合には、光で励起されたエレクト
ロンは拡散で、ｐｇＪ域６とｎ−領域５とのｐｎ−接合
部まで流れ、その後はｎ−領域に加わっている強い電界
によるドリフトでｎコレクタ領域ｌに吸収される。もち
ろん、ｐ＠Ｑ域６内の電子の走行を拡散だけで行なって
もよいわけであるが１表面から内部に行くほどｐベース
の不純物濃度が減少するように構成１．ておけば、この
不純物Ｓ度差により、ベース内に内部から表面に向う電
界Ｅｄ、 が発生する。ここで、ＷＩはｎ領域６の光入射側表面か
らの深さ、にはボルツマン定数、Ｔは絶対温度、ｑは単
位型・荷、ＮＡＳはｐベース領域６の表面不純物濃度、
Ｎ　Ａｉはｐｍ領域のｎ′″高抵抗領域５との界面にお
ける不純物濃度である。

ここで、Ｎ　Ａｓ　／　Ｎ　Ａｔ　＞　３とすれば、９
ｇ４域６内の電子の走行は、拡散よりはドリフトにより
行なわれるようになる。すなわち、ｐ領域６内に光によ
り励起されるキャリアを信号として有効に動作させるた
めには、ｐ領域６の不純物濃度は光入射側表面から内部
に向って減少しているようになっていることが望ましい
、拡散でｐ領域６を形成すれば、その不純物濃度は光入
射側表面にくらべ内部に行くほど減少している。

センサセルの受光面下の一部は、ｎ＋領域７により占ら
れている。ｎゝ領域７の深さは、通常０．２〜０．３ｐ
ｍ程度、あるいはそれ以下に設計されるから５　ｎゝ領
域７で吸収される光の量は、もともとあまり多くはない
のでそれ程問題はない。

ただ、短波長側の光、特に青色光に対しては、ｎゝ領域
７の存在は感度低下の原因になる　ｎ＋領域７の不純物
濃度は通常Ｉ　Ｘ　１０！ｏａｓ−’程度あるいはそれ
以上に設計される。こうした高濃度に不純物がドープさ
れたｎ“領域７におけるホールの拡散距離は０．１５〜
Ｏ９２斗１程度である。したがって、ｎゝ領域７内で光
励起されたホールを有効にｐ領域６に流し込むには、ｎ
＋領域７も光入射表面から内部に向って不純物濃度が減
少する構造になっていることが望ましい、ｎ４ｐ領域７
の不純物濃度分相が上記の様になっていれば、光入射側
表面から内部に向う強いドリフト電界が発生して、ｎゝ
領域７に光励起されたホールはドリフトによりただちに
ｐ領域６に流れ込む、ｎ″領域７、Ｐ領域６の不純物濃
度がいずれも光入射側表面から内部に向って減少するよ
うに構成されていれば、センサセルの光入射側表面側に
存在するｎ＋領域７、ｐ領域６において光励起されたキ
ャリアはすべて光信号として有効に働くのである。＾Ｓ
又はＰを高濃度にドープ１．たシリコン酸化膜あるいは
ポリシリコン咬からの不純物拡散により、　このｎ＋領
域７を形成すると、上記に述べたような望ましい不純物
傾斜をもつｎ＋領領域得ることが可能である。

岐終的には、ホールの蓄積によりベース電位はエミッタ
電位まで変化し、この場合は接地電位まで変化して、そ
こでクリップされることになる。

より厳密に言うと、ベース・エミッタ間が順方向に深く
バイアスされて、ベースに蓄積されたホールがエミッタ
に流出し始める電圧でクリシブされる。つまり、この場
合の光センサセルの飽和電位は、最初にｐ領域６を負゛
屯位にバイアスしたときの７（イアスミ位と接地電位と
の電位差で略々与えられるわけである。ｎゝ領域７がＭ
ａ地されず、浮遊状態において光入力によって発生した
゛電荷の蓄積を行なう場合には、ｐ領域６はｎｉｌ城１
と略々同電位まで電荷を蓄積することができる。

以上は電荷蓄積動作の定性的な概略説明であるが、以下
に少し具体的かつ定量的に説明する。

この光センサセルの分光感度分権は次式で与えられる。

Ｘ　　（１−ｓｉｐ（−αｙ））　　・Ｔ　　　［Ａ／
利但し、入は光の波長［ｇｍｌ、αはシリコン結晶中で
の光の減衰係数　［ｅｓ−’］、ｘは半導体表面におけ
る、再結合損失を起こし感度に寄与しない”ｄｅａｄ　
ｌａ！ｅｒ　　（不感領域）　（７）ＬＶす［ｇａ　〕
、　　ｙはエビ層の摩さ　］枇■］、Ｔは通過車すなわ
ち２入射してくる光Ｉシに対して反射等を考慮してイｆ
効に半導体中に入射する光量の割合をそれぞれ示してい
る。この光センサセルの分光感度　Ｓ（入）および放射
照度　Ｅｅ（入）を用いて光電流ＩＰは次式で計算され
　る。

！ｐ＝　　　ｆ″　Ｓ（入）　　・Ｅｅ（入）−ｄ、ｋ
［ＩＬＡ／ｃ＋ｅ’］ 但し放射照度Ｅｅ（入）　　［ｇＷ　＊　ｃｍ−”　＊
　ｎｍ−’　ｌ　は・次式で与えられる。

［ｇ　Ｗ　＊　ａｓ−’　　＊　ｎｍ−’　１但しＥマ
はセンサの受光部の照度［Ｌｕｘ　］、Ｐ（入）はセン
サの受光面に入射している光の分光分布、■　（入）は
人間の目の比視感度である。

これらの式を用いると、エビ厚のＰ’ｌ　Ａ　ｈ−をも
つ光センサセルでは、へ光源（２８５４１１Ｋ）で照射
され、センサ受光面照度がＬ　（Ｌｕｘｌのとさ、約２
８００＾／ｃｍ−”の光電流が流れ、入射してくるフォ
トンの数あるいは発生するエレクトロン◆ホール対の数
は１．８　Ｘ　１０′２ケ／ａｍ　’　＊　ｓｅａ程度
である。

又１　この時、光により励起されたホールがベースに蓄
積することにより発生する電位ＶｐはＶｐ−Ｑ／Ｃで与
えられる。Ｑは蓄積されるホールの電荷量であり、Ｃは
Ｃｂｅ１５とＣｂｃＬ７を加算した接合容量である。

いま、ｎ＋領域７の不純物濃度をｌ　Ｏ２０ｃｍ−’ｐ
領域６の不純物濃度を５　Ｘ　１．０”　ａｍ−’　、
　　ｎ−領域５の不純物１度を１０　ａｍ−３，ｎゝ領
域７の面積を１６１Ｌ＋ｓ”、ｐ領域６の面積を８４Ｊ
Ｌｍ’、ｎ−領域５の厚さを３体重にしたときの接合容
量は、約０．０１４　ｐ　Ｆ位になり、一方、ｐ領域６
に＃積されるホールの個数は、蓄積時間１７６０ｓｅｃ
　、有効受光面積、すなわちｐ領域６の面積から電極８
および９の（資）積を引いた面積を５Ｂ４鵬２程度とす
ると、１、．７Ｘ１０’ケどなる。従って光入射により
発生する電位Ｖｐは　１９０ｍＶ位になる。

ここで注目すべきことは、高解像度化され、セルサイズ
が縮小化されていった峙に、一つの光センサセルあたり
に入射する光量が減少し、蓄１１ａ’ｆ荷ＩＱが共に減
少していくが、セルの縮小化に伴ない接合容量もセルサ
イズに比例して減少していくので、光入射により発生す
る電位Ｖｐはほぼ一定にたもたれるということである。

これは未発ＩＪ１における光センサセルが第ｉ図に示す
ごとく、きわめて簡単な構造をしており有効受光面がき
わめて大きくとれる町ス屯性を有しているからである。

インターラインタイプのＣＯＤの場合と比較して本発明
における光電変換装置が有利な理由の一つはここにあり
、高解像度化にともない、インターラインタイプのＣＣ
Ｄ：ｇｌ撮像装置では、転送する電荷量を確保しようと
すると転送部の面積が相対的に大きくなり、このため有
効受光面が減少するので２感度、すなわち光入射による
発生電圧が減少してしまうことになる。また、インター
ラインタイプのＣＣＤ型撮像装置では、飽和電圧が転送
部の大きさにより制限され、どんどん低下していってし
まうのに対し１本発明における光センサセルでは、先に
も書いた様に、最初にｐ領域６を負電位にバイアスした
時のバイアス電圧により飽和電圧は決まるわけであり、
大きな飽和電圧を確保することができる。

以、ヒの様にしてｐ領域６にＮ積された電荷により発生
した電圧を外部へ読出す動作について次に説明する。

読出し動作状態では２エミツタ、配線８は浮遊状態に、
コレクターは正電位Ｖｃｃに保持される。

第２図に等価回路を示す、今、光を照射する前に、ベー
ス６を負電位にバイアスした時の電位を一■自　とし、
光照射により発生した蓄積電圧をＶＰとすると、ベース
電位は、−Ｖ・＋ＶＰなる電位になっている。この状態
で配線１０を通して電極９に読出し用の正の電圧Ｖｌを
印加すると、この正の電位ｖＲは酸化膜容量ＣｏｘＬ３
とベース・エミッタ間接合容量Ｃｂｅ１５、ベース・コ
レクタ間接合容ｔ’１ｃｂｃ７により容量分割され、ベ
ースには電圧 が加算される。

従ってベース電位は となる。ここで、 となる条件が成立するようにしておくと、ベース電位は
光照射により発生した蓄積電圧Ｖｐそのものとなる。こ
のようにしてエミッタ電位に対してベース電位が正方向
にバイアスされると、エレクトロンは、エミッタからベ
ースに注入され、コレクタ電位が正電位になっているの
で、ドリフト電界により加速されて、コレクタに到達す
る。この時に流れる電流は、次式で与えられる。

但しＡｊはベース・エミッタ間の接合面積、は単位電荷
量（ｔ、ｅｘ　ｉｏ＠ｑクーロン）、Ｄｎはベース中に
おけるエレクトロンの拡散定数、ｎｌはｐベースのエミ
ッタ端における少数キャリヤとしてのエレクトロン濃度
、Ｗ・はベース幅、ＮＡｅはベースのエミッタ端におけ
るアクセプタ濃度、Ｎ＾Ｃはベースのコレクタ端におけ
るアクセプタ濃度、ｋはポルツマン定数、Ｔは絶対温度
、ｖｅはエミッタ電位である。

この電流は、エミッタ電位ＶｅがベースＷ＆、すなわち
ここでは光照射により発生した蓄８１電圧Ｖｐに等しく
なるまで流れることは上式から明らかである。この時エ
ミッタ電位Ｖｅの時間的変化は次式で計算される。

ｘ　　（ｅｘｐ　　　　　　　（Ｖｐ　　−Ｖｅ）−１
）Ｔ 但し、ここで配線中３１　Ｃｓはエミッタに接続されて
いる配線８のもつ容［２１である。

第３図は５上式を用いて計鵞したエミッタ電位の時間変
化の一例を示している。

第３図によればエミッタ電位がベース電位に等しくなる
ためには、約１秒位を要することになる。これはエミッ
タ電位　ＶｅがＶｐに近くなるとあまり電流が流れなく
なることに起因しているわけである。したがって、これ
を解決する手段は、先に電極９に正電圧ｖ費を印加する
ときに。

Ｃａｘ ”−””　”　　　Ｃｏｘ＋Ｃｂａ＋Ｃｂ。−Ｖ、＝。

なる条件を設定したが、この条件の代わりにｏｗ −”　”　　ＣＯＸ＋　Ｃｂｅ＋Ｃｂｃ”　ｖＲ＝　”
””なる条件を入れ、ベース電位をＶ　ｍ１ｔｓｓだけ
、余分に１１１Ａ方向にバイアスしてやる方法が考えら
れる。

この時に流れるｉｔ流は次式で与えられる。

Ｘ　　（ｅｘｐ　　−（Ｖｐ　　＋　　Ｖｓｉａｓ　−
Ｖ　　＠）−１）Ｔ 第４図＜ａ＞に、　Ｖｉ＋ａｓｘ０．８　Ｖとした場合
、ある−・定時間の後、電極９に印加していたｖＲをゼ
ロボルトにもどし、流れる電流を停止させたときの蓄積
電圧Ｖｐに対する、読出し電圧、すなわちエミッタ電位
の関係を示す、但し、第４図（ａ）では、読出し電圧は
バイアス電圧成分による読出し時間に依存する一定の電
位が必ず加算されてくるがそのゲタ分をさし引いた値を
プロットしている。１ｔｔ極９に印加している正電圧ｖ
ＩＩをゼロボルトにもどした時には、印加したときとは
逆になる′電圧がベース電位に加算されるので、ベース
電位は、正電圧ｖｌｌを印加する前の状態、すなわち−
Ｖ＠になり、エミッタに対し逆バイアスされるので電流
の流れが停止するわけである。第４図（ａ）によればｌ
ｏｏｍｇ程度以上の読出し時間（すなわちＶＩｔ−電極
９に印加している時間）をとれば、蓄積電圧ＶＰと読出
し電圧は４桁程度の範囲にわたって直線性は確保され、
高速の読出しが可能であることを示している。第４図（
ａ）で、４５゜の線は読出しに十分の時間をかけた場合
の結果での線は読出しに十分の時間をかけた場合の結果
であり、上記の計算例では、配＆ａ８の容１ｉ１Ｃｓを
４ＰＦとしているが、これはＣｂｅ＋Ｃｂｃの接合容騒
の０．０１４ｐ　Ｆと比較して約３００倍も大きいにも
かかわらず、ｐ領域６に発生した蓄積電圧Ｖｐが何らの
ｇ衰も受けず、かつ、バイアス電圧の効果により、きわ
めて高速に読出されるていることを第４図（ａ）は示し
ている。これは上記構成に係る光センサセルのもつ＃１
＠機能、すなわちＴＪ！荷増幅機能が有効に働らいてい
るからである。

これに対して従来のＭＯ３型撮像装置では、蓄積電圧Ｖ
ｐは、このような読出し過程において配線容ｔＣｓの影
響でＣｊ・■ｐ／（Ｃｊ＋Ｃ５）（但しＣｊはＭＯ３型
撮像装置の受光部のｐｎ接合容量）となり、２桁位読出
し電圧値が下がってしまうという欠点を有していた。こ
のためＭＯ３型撮像装置では、外部へ読出すためのスイ
ッチングＭＯ５）ランジスタの寄生容量のばらつきによ
る固定パターン雑音、あるいは配線容瞼すなわち出力容
量が大きいことにより発生するランダム雑音が犬きく、
Ｓ／Ｎ比がとれないという問題があったが、第１図（ａ
）、（ｂ）、（ｃ）で示す構成の光センサセルでは、ｐ
領域６に発生した蓄積電圧そのものが外部に読出される
わけであり、この電圧はかなり大きいため固定パターン
雑音、出力容量に起因するランダム雑音が相対的に小さ
くなり、きわめてＳ／Ｎ比の良い信号を得ることが可能
である。

先に２バイアス′准圧Ｖ８〒ａＳを０．６Ｖに設定した
とき、４桁程度の直線性が１００ｎｓｅｃ程度の高速読
出し時間で得られることを示したが、この直線性および
読出し時間と７ヘイアス電圧　Ｖ旧ａＳの関係を計算し
た結果をさらにくわしく、第４図（ｂ）に示す。

第４図（ｂ）において横軸はバイアス電圧Ｖｉｉａｓで
あり、また、縦軸は読出し時間をとっている。

またパラメータは、蓄積電圧が１ＩＩｖのときに、読出
し電圧が１ｍＶの８０％、９０％、９５％。

９８％になるまでの時間依存性を示している。第４図（
ａ）に示される様に、蓄積電圧ｌ　■Ｖにおいて、それ
ぞれ８０％、９０％、９５％、９８％になっている時は
、それ以上の蓄積電圧では、さらに良い値を示している
ことは明らかである。

この第４図（ｂ）によれば、バイアス電圧Ｖ　Ｂｉ　ａ
ｓがＯ，ＳＶでは、読出し電圧が蓄積電圧の８０％にな
るのは読出し時間が０．１２県３　、９０％になるのは
０．２７ｇ５　、　９５％になるのは０．５４ｇ５　、
９８％になるのは　１．４μｓであるのがわかる。また
、バイアス電圧Ｖ　ｓ＋　ａｓをｏ、ｅｖより大きくす
れば、さらに高速の読出しが可能であることを示してい
る。この様に、撮像装置の全体の設計から読出し時間お
よび必要な直線性が決定されると、必要とされるバイア
ス電圧Ｖ　ａ＋　ａｓが第４図（ｂ）のグラフを用いる
ことにより決定することができる。

上記構成に係る光センサセルのもう一つの利点は、ｐ領
域６に蓄積されたホールはｐ領域６におけるエレクトロ
ンとホールの再結合確率がきわめて小さいことから非破
壊的に読出し可能なことである。すなわち読出し時に電
極９に印加していた電圧■ををゼロボルトにもどした時
、ｐ領域６の電位は電圧ｖ脅を印加する前の逆バイアス
状態になり、光照射により発生したａｖ１′ｆ＃、圧Ｖ
ｐは、新しく光が照射されない限り、そのまま保存され
るわけである。このことは、上記構成に係る光センサセ
ルを光電変換装置として構成したと、！ｌに、システム
動作上、新しい機能を提供することができることを意味
する。

このｐ領域６に蓄ａ電圧Ｖｐを保持できる時間は、きわ
めて長く、最大の保持時間は、むしろ、接合の空乏層中
において熱的に発生する暗電流によって制限を受ける。

すなわち、この熱的に発生する［培電流により光センサ
セルが飽和してしまうからである。しかしながら、上記
構成に係る光センサセルでは、空乏層の広がっている領
域は、低不純物濃度領域であるｎ−領域５であり、この
ｎ−領域５は１０”　ａｍ−３〜１０”　ａｍ−’程度
と、Ｓわめて不純物濃度が低いため、その結晶性が良好
であり、ＭＯＳ型、ＣＣＤ、ｌ！Ｉ撮像装置に比較して
熱的に発生するエレクトロン・ホール対は少ない。

このため、暗電流は、他の従来の装置に比較して小さい
、すなわち、上記構成に係る光センサセルは木質的に暗
電流雑音の小さい構造をしているわけである。

次いでｐ領域６に蓄積された電荷をリフレッシュする動
作について説明する。

上記構成に係る光センサセルでは、すでに述べたごとく
、Ｐ領域６に蓄積された電荷は、読出し動作では消滅し
ない、このため新しい光情報を入力するためには、前に
蓄積されていた電荷を消滅させるためのリフレッシュ動
作が必要である。また同時に、浮遊状態になされている
Ｐ領域６の電位を所定の負電圧に帯電させておく必要が
ある。

上記構成に係る光センサセルでは、リフレッシュ動作も
読出し動作と同様、配線ｌＯを通して電極９に正電圧を
印加することにより行なう。このとき、配線８を通して
エミッタを接地する。コレクタは、電極１２を通して接
地又は正電位にしておく、第５図にリフレッシュ動作の
等価回路を示す、但しコレクタ側を接ｔｌｑｌ−た状態
の例を示している。

この状態で正電圧Ｖ　１１１１なる電圧が電極９に印加
されると、ベース２２には、酸化咬容最ｃｏｘ１３、ベ
ース・エミッタＩＩＪＩ　接合容量Ｃｂｅ１５、ベース
・コレクタ間接合容１ｃｂｃ１７の容量分割により、 なる゛電圧が、前の読出し動作のときと同様瞬時的にか
かる。この電圧により、ベース・エミシタ間接合ダイオ
ードＤｂｅ１６およびベース・コレクタ間接合ダイオー
ドＤｂｃ１Ｂは順方向バイアスされて導通状懲となり、
電流が流れ始め、ベース電位は次第に低下していく。

この時、浮遊状態にあるベースの電位Ｖの変化は近似的
に次式で表わされる。

Ｖ （’Ｃｂｅ＋Ｃｂｃ）　　　　−−Ｈｚ　＋　ｉｔ　）
ｔ 但し、 Ｘ　　（ｅｘｐ　（−Ｖ）　　−１） Ｔ ｉｌはダイオードＤｂｃを流れる電流、ｉ２はダイオー
ドＤｂｅを流れる電流である。Ａ５はベース面積、Ａｓ
はエミッタ面積、ＤＰはコレクタ中におけるホールの拡
散定数、ｐ□はコレクタ中における熱平衡状態のホール
濃度、ＬＰはコレクタ中におけるホールの平均自由行程
、ｎ□はベース中における熱平衡状態でのエレクトロン
濃度である。ｉ、で、ベース側からエミッタへのホール
注入による電流は、エミッタの不純物濃度がベースの不
純物濃度にくらべて充分高いので、無視できる。

巳に示した式は、段階接合近似のものであり実際のデバ
イスでは段階接合からはずれており、又ベースの厚さが
薄く、かつ複雑な濃度分相を看しているので厳密なもの
ではないが、リフ１／ツシュ動作をかなりの近似で説明
可能である。

上式中のベース・コレクタ間に流れる’７１！ｉ％Ｅｉ
ｚの内、Ｑ　”　ＤＰ　’　Ｐ　ＩＩＩ／　ＬＰはホー
ルによる電流、すなわちベースからホールがコレクタ側
へ流れだす成分を示している。このホールによる電流が
流れやすい様に上記構成に係る光センサセルでは、コレ
クタの不純物濃度は、通常のバイポーラトランジスタに
比較して少し低めに設計される。

この式を用いて計算した、ベース電位の時間依存性の一
例を第６図に示す、横軸は、リフレッシュ電圧Ｖ　ＲＭ
が電極９に印加された瞬間からの時間経過すなわちリフ
１／−、シュ時間を、縦軸は、ベース電位をそれぞれ示
す、また、ベースの初期電位をパラメータにしている。

ベースの初期電位とは、リフ１／ツシユ電圧ＶＩＩＮが
加わった瞬間に、浮遊状態にあるベースが示す電位であ
り、ｖ開。

Ｃｏｗ、Ｃｂｅ、Ｃｂｃ及びベースに蓄積されている電
荷によってきまる。

この第６図をみれば、ベースの電位は初期電位によらず
、ある時間経過後には必ず１片対数グラフ上で一つの直
線にしたがって下がっていく。

第６図（ｂ）に、リフレジシュ時間に対するベース電位
変化の実＠ｆａを示す、第６図（ａ）に示した計算例に
比較して、この実験で用いたテストデバイスは、ディメ
ンションがかなり大きいため、計算例とはその絶対値は
一致しないが、す７１／ツシュ時間に対するベース電位
変化が片対数グラフ上で直線的に変化していることが実
証されている。この実験例ではコレクタおよびエミッタ
の両者を接地したときの値を示している。

今５光照射による蓄ｙ！ｉ電圧Ｖｐの最大値を０．４［
Ｖ］　、　　リフレッシュ電圧ｖ曲によりベースに印加
される電圧Ｖ　を０．４［Ｖ　）　とすると、第６図に
示すごとく初期ベース電位の最大値は０．８［Ｖ］とな
り、リフレッシュ電圧印加後１０　　［ｓｓｃ］後には
直線にのってベース電位が下がり始め、１０４［５ｅｃ
ｌ後には、光があたらなかった時、すなわち初期ベース
電位が０．４［Ｖ］のときの電位変化と一致する。

ｐ領域６が、ＭＯＳキャパシタＣｏｗを通して正電圧を
ある時間印加し、その正電圧を除去すると負電位に帯電
する仕方には、２通りの仕方がある。一つは、ｎ領域６
から正電荷を持つホールが、主として接地状態にあるｎ
領域ｌに流れ出すことによって、負電荷が蓄積される動
作である。

ｎ領域６かもホールが、ｎ領域１に一方的に流れ、ｎ領
域１の電子があまりｎ領域６内に流れ込まないようにす
るためには、Ｐ領域６の不純物密度をｎ領域ｌの不純物
密度より高くしておけばよい。一方、ｎ＋領域７やｎ領
域ｌからの電子が、ｎ領域６に流れ込み、ホールと再結
合することによって、ｎ領域６に負電荷が蓄積する動作
も行なえる。この場合には、ｎ領域ｌの不純物密度はｎ
領域６より高くなされている。ｎ領域６からホールが流
出することによって、負電荷が蓄積する勤°作の方が、
ｎ領域６ベースに電子が流れ込んでホールと再結合する
ことにより負電荷が蓄積する動作よりはるかに速い、し
かし、これまでの実験によれば、電子をＰ領域６に流し
込むリフレッシュ動作でも、光電変換装置の動作に対し
ては、十分に速い時間応答を示すことが確認されている
。

上記構成に係る光センサセルをＸＹ力方向多数ならべて
光電変換装置を構成したとき、画像により各センサセル
で、蓄ａ電圧Ｖｐは、上記の例では　θ〜０．４　　［
Ｖ］の間でばらついているが、リフレッシュ電圧Ｖ　Ｒ
Ｈ印加後１０−’　［ａｅｃｌには、全てのセンサセル
のベースには約０．３［Ｖ］程度の・−定電圧は残るも
のの、画像による蓄ａ′＃、圧Ｖｐの変化分は全て消え
てしまうことがわかる。すなわち、上記構成に係る光セ
ンサセルによる光電変換！ＡＲでは、リフレッシュ動作
により全てのセンサセルのベース電位をゼロボルトまで
持っていく完全リフレッシュモードと（このときは第６
図（ａ）の例ではＬＯ（ａｅｃｌを要する）、ベース電
位にはある一定電圧は残るものの蓄積電圧ＶＰによる変
動成分が消えてしまう過渡的リフレシュモードの二つが
存在するわけである（このときは第６図（ａ）の例では
、１０　［４ｓｅｃｌ〜ｌＯ［５ｅｃｌのリフレッシュ
パルス）０以上の例では、リフレッシュ電圧Ｖ□により
ベースに印加される電圧■＾　をＯ−４［Ｖ］としたが
、この電圧Ｖ＾を０．Ｉ３［Ｖ］とすれば、上記、過渡
的リフレッシュモードは、第６図によれば、　　ｌ　（
ｎｓｅｃ］でおこり、きわめて高速にリフレッシュする
ことができる。完全リフレッシュモードで動作させるか
、過渡的リフレッシュモードで動作させるかの選択は光
電変換装置の使用目的によって決定される。

この過渡的リフレッシュモードにおいてベースに残る電
圧を■にとすると、リフレッシュ電圧Ｖ　ＩＮ　ｅ印加
後、Ｖｌｌｌ＋をゼロボルトにもどす瞬間の過渡的状態
において なる負電圧がベースに加算されるので、リフレッシュパ
ルスによるリフレッシュ動作後のベース電位は となり、ベースはエミッタに対して逆バイアス状態にな
る。

先に光により励起されたキャリアを蓄積する蓄積動作の
とき、蓄積状態ではベースは逆バイアス状態で行なわれ
るという説明をしたが、このリフレッシュ動作により、
リフレッシュおよびベースを逆バイアス状態に持ってい
くことの２つの動作が同時に行なわれるわけである。

第６図（Ｃ）にリフレッシュ電圧ＶＲ１４に対するリフ
レッシュ動作後のベース電位 の変化の実験値を示す、パラメータとしてＣＯＸの値を
５ｐＦから１００ｐＦまでとっている。丸印は実験値で
あり、実線は より計算される計′ｌｔ値を示している。このときＶ　
Ｋ　”　０．５２Ｖであり、また、Ｃｂｃ＋　Ｃｂａ＝
　４ｐＦ　テある。但し観測用オシロスコープのプロー
グ容量１３ｐＦがＣｂｃ＋Ｃｂｅに並列に接続されてい
る。この様に、計算ｆ−と実験値は完全に一致しており
、リプ動作２シユ動炸が実験的にも確認されている。

以上のリフレッシュ動作においては、第５図に示す様に
、コレクタを接地したときの例について説明したが、コ
レクタを正電位・にした状態で行なうことも可能である
。このときは、ベース・コレクタ間接合ダイオードＤｂ
ｃ１８が、リフレッシュパルスが印加されても、このリ
フレッシュパルスによりベースに印加される電位よりも
、コレクタに印加されている正電位の方が大きいと非導
通状態のままなので、電流はベースＯエミッタ間接合ダ
イオードＤｂｅ１６だけを通して流れる。このため、ベ
ース電位の低下は、よりゆっ〈すしたものになるが、基
本的には、前に説明したのと２まったく同様な動作が行
なわれるわけである。

すなわち第６図（ａ）のリフレッシュ時間に対するベー
ス電位の関係は、第６図（ａ）のベース電位が低下する
時の斜めの直線が右側の方、つまり、より時間の要する
方向ヘシフトすることになる。

したがって、コレクタを接地した時と同じリフレッシュ
電圧Ｖ　Ｒ１１を用いると、リフレッシュに時間を要す
ることになるが、リフレッシュ電圧ｖｌ。

をわずか高めてやればコレクタをｍ地した時と同様、高
速のリフレッシュ動作が可能である。

以上が光入射による電荷蓄積動作、読出し動作、リフ１
／ツシュ動作よりなる上記構成に係る光センサセルの基
本動作の説明である。

以上説明したごとく１上記構成に係る光センサセルの基
本構造は、すでにあげた特開昭５８−１５０８７８、特
開昭５８−１５７０７３　、特開昭５８−１８５４７３
　ト比較してきわめて！！！単な構造であり、将来の高
解像度化に十分対応できるとともに、それらのもつ優れ
た特徴である増幅機能からくる低雑音、高出力、広ダイ
ナミツクレンジ、非破３ｓ読出り等のメリットをそのま
ま保存している。

次に、以上説明した構成に係る光センサセルを二次元に
配列してＭＩ４或した本発明の光電変換装置の一実施例
について図面を用いて説明する。

す。

すでに説明した点線でかこまれた基本光センサセル３０
（この時バイポーラトランジスタのコレクタは基板およ
び基板電極に接続されることを示している。）、読出し
パルスおよびリフレッシュパルスを印加するための水平
ライン３１゜３１’、３１”、読出しパルスを発生させ
るための矯直シフトレジスタ３２、垂直シフトレジスタ
３２と水平ライン３１．３１’、３１″の間のバッファ
ＭＯＳ）ランジスタ３３．３３ ３３″　　　　のゲートにパルスを印加するための端子
３４．リフレッシュパルスを印加するためのバッファＭ
ＯＳ）ランジメタ３５．３５’　　３５”、それのゲー
トにパルスを印加するための端子３６、リフレッシュパ
ルスを印加するための端子３７、基本光センサセル　３
０からａ積電圧を読出すための垂直ライン３８．３８’
、３８″各垂直ラインを選択するためのパルスを発生す
る水平シフトレジスタ３９、各垂直ラインを開閉するた
めのゲート用ＭＯＳ）ランンジスタ４０゜４０’　　４
０″、蓄積電圧をアンプ部に読出すための出力ライン４
１．読出し後に、出力ラインに蓄積した電荷をリフレッ
シュするためのＭＯＳ）ランジメタ４２、ＭＯＳトラン
ジスタ４２ヘリフレツシユパルスを印加するための端子
４３、出力信号を増幅するためのへイポーラ１ＭＯ３，
ＦＥＴ、Ｊ−ＦＥＴ等のトランジスタ４４．負荷抵抗４
５、トランジスタと電源を接続するための端子４６、ト
ランジスタの出力端子４７、読出し動作において垂直ラ
イン４０．４０’、４０”に蓄積された電荷をリフレッ
シュするためのＭＯＳトランジスタ４８．４８’、４８
“、およびＭＯＳ）ランジメタ４８．４８’　、４８“
のゲートにパルスを印加するための端子４９によりこの
九′Ｉｔ変換装置は構成されている。

この光電変換装置の動作について第７図および第８図に
示すパルスタイミング図を用いて説明する。

第８図において、区間６１はリフレッシュ動作、区間６
２は蓄積動作、区間６３は読出し動作にそれぞれ対応し
ている。

時刻１．において、基板電位、すなわち光センサセル部
のコレクタ電位６４は、接地電位または正電位に保たれ
るが、第８図では接地電位に保たれているものを示して
いる。接地電位又は正電位のいずれにしても、すでに説
明した様に、リフレッシュに要する時間が異なってくる
だけであり、基本動作に変化はない、端子４９の電位６
５はｈｉｇｈ状態であり、ＭＯＳ）ランカスタ４８゜４
８’、４８”は導通状態に保たれ、各光センサセルは、
垂直ライン３８．３８’、３８”を通して接地されてい
る。また端子３６には、ｆ＆形６６のごとくバッファＭ
ＯＳトランジスタが導通する電圧が印加されており、全
画面−括すフレッシュ用バッファＭＯ３）ランジメタ３
５，３５’、３５″は導通状態となっている。この状態
で端子３７に波形　６７のごとくパルスが印加されると
。

水平ライン３１，３Ｌ’、３１”を通して各光センサセ
ルのベースに電圧がかかり、すでに説明した様に、リフ
レッシュ動作に入り、それ以前に蓄積されていた電荷が
、完全リフレッシュモ・−ド又は過渡的リフツレシュモ
ードにしたがってリフレッシュされる。完全リフレッシ
ュモードになるか又は過渡的リフレッシュモードになる
かは波形６７のパルス幅により決定されるわけである。

ｔ７時刻において、すでに説明したごとく、各光センサ
セルのトランジスタのベースはエミッタに対して逆バイ
アス状態となり、次の蓄積区間６２へ移る。このリフレ
ッシュ区間６１においては、図に示すように、他の印加
パルスは全てｌｏｗ状態に保たれている。

蓄積動作区間６２においては、基板電圧、すなわちトラ
ンジスタのコレクタ電位波形　６４はＩＥ正電位する。

これにより光照射により発生したエレクトロン・ホール
対のうちのエレクトロンをコレクタ側へ早く流してしま
うことができる。しかし、このコレクタ電位を正電位に
保つことは、ベースをエミッタに対して逆方向バイアス
状態、すなわち負電位にして撮像しているので必須条件
ではなく、接＃ｌ電位あるいは若干負電位状態にしても
基本的な蓄積動作に変化はない。

！！動作状態においては、ＭＯＳ）ランカスタ４８．４
８’、４８″のゲート端子４９の電位６５は、リフレッ
シュ区間と同様、　ｈｉｇｈに保たれ、各ＭＯＳ）ラン
ジスタは導通状態に保たれる。このため、各光センサセ
ルのエミッタは垂直ライン３８．３８’、３８″を通し
てｖＬ地されている０強い光の照射により、ベースにホ
ールが蓄積され、飽和してくると、すなわちベース電位
がエミッタ電位（接地電位）に対して順方向バイアス状
態になってくると、ホールは垂直ライン３８３８’、３
８″を通して流れ、モこでベース電位変化は停止し、は
クリ、プされることになる。

したがって、垂直方向にとなり合う光センサセルのエミ
ッタが垂直ライン３８．３８’、３８”により共通に接
続されていても、この様に垂直ライン３８．３８’、３
８”を接地しておくと、ブルーミング現象を生ずること
はない。

このブルーミング現象をさける方法は、ＭＯＳトランジ
スタ４８．４８’。４８″を非導通状態にして、垂直ラ
イン３８．３８’、３８“を浮遊状態にしていても、基
板電位、すなわちコレゲタ電位６４を若干負電位にして
おき、ホールの蓄積によりベース電位が正電位方向に変
化してきたとき、エミッタより先にコレクタ側の方へ流
れだす様にすることにより達成することも可能である。

蓄積区間６２に次いで、時刻ｔ３より読出し区間６３に
なる。この時刻ｔｌにおいて、ＭＯＳトランジスタ４８
．４８’、４８”のゲート端子４９の電位６５をｌｏｗ
にし、かつ水平ライン３１．３１’、３１″のバッファ
ーＭＯＳトランジスタ３３．３３’、３３″のゲート端
子の電位６８をｈｉｇｈにし、それぞれのＭＯＳ）ラン
ジスタを導通状態とする。但し、このゲート端子３４の
電位６８をｈｉｇｈにするタイミングは、時刻ｔ３であ
ることは必須条件ではなく、それより早い時刻であれば
良い。

時刻ｔ４では、垂直シフトレジスター３２の出力のうち
、水平ライン３１に接続されたものが波形６９のごと（
ｈｉｇｈとなり、このとき、ＭＯＳトランジスタ３３が
導通状態であるから、この水平ライン３１に接続された
３つの各党センサセルの読出しが行なわれる。この読出
し動作はすでに前に説明した通りであり、各党センサセ
ルのベース領域に；Ｊ積された信号電荷により発生した
信号電圧は、そのまま、垂直ライン３８．３８’３８″
に現われる。このときの垂直シフトレジスター３２から
のパルス電圧のパルス幅は、第４図に示した様に、蓄積
電圧に対する読出し電圧が、１分直線性を保つ関係にな
るパルス幅に設定される。またパルス電圧は先に説明し
た様に、Ｖｉｓａｓ分だけエミッタに対して順方向バイ
アスがかかる様調整される。

次いで、時刻ｔ、において、水平シフトレジスタ３９の
出力のうち、垂直ライン３８に接続されたＭＯＳ）ラン
ジメタ４０のゲートへの出力だけが波形７０のごと＜ｈ
ｉｇｈとなり、ＭＯＳ）ランジメタ４０が導通状態とな
り、出力信号は出力ライン４１を通して、出力トランジ
スタ４４に入り。

電流増幅されて出力端子４７から出力される。この様に
信号が読出された後、出力ライン４１には配線容量に起
因する信号電荷が残っているので、時′ｔＡｔ　ｓにお
いて、ＭＯＳトランジスタ４２のゲート端子４３にパル
ス波形７１のごとくパルスを印加し、ＭＯＳトランジス
タ４２を導通状態にして出力ライン４１を接地して、こ
の残留した信号電荷をリフレッシュしてやるわけである
。以下同様にして、スイッチングＭＯＳトランジスタ４
０’、４０“を順次導通させて垂直ライン３８’、３８
″′のイ言号出力を読出す、この様にして水平に並んだ
−ライン分の各光センサセルからの信号を読出した後、
垂直ライン３８．３８’３８″には、出力ライン４ｉと
同様、それの配線容量に起因する信号電荷が残留してい
るので、各嘔直ライン３８．３８’、３８″に接続され
たＭＯＳトランジスタ４８．４８’、４Ｂ、”を、それ
のゲート端子４９に波形６５で示される様にｈｉｇｈに
して導通させ、この残留信号電荷をリフレッシュする。

次いで、時刻ｔｌにおいて、垂直シフトレジスター３２
の出力のうち、水平ライン３１′に接続された出力が波
形６９′のごと（ｈｉｇｈとなり、水平ライン３１′に
接続された各光センサセルの蓄積電圧が、各垂直ライン
３８．３８’、３８”に読出されるわけである。以下、
順次前と同様の動作により、出力端子４７から信号が読
出される。

以上の説明においては、蓄積電１１１６２と読出し区間
６３が明確に区分される様な応用分野、例えば最近研究
開発が積極的に行なわれているスチルビデオに適用され
る動作状態について説明したが、テレビカメラの様に蓄
積区間６２における動作と読出し区間６３における動作
が同時に行なわれている様な応用分野に関しても、第８
図のパルスタイミングを変更することにより適用可能で
ある。但し、この時のリフレッシュは全画面−括リフレ
ッシュではなく、−ライン毎のリフレッシュ機能が必要
である０例えば、水平ライン３１に接続された各光セン
サセルの信号が読出された後、時刻ｔｌにおいて各垂直
ラインに残留した電荷を消去するためＭＯＳ）ランジメ
タ４８　、４８　’４８″を導通にするが、このとき水
平ライン３１にリフレッシュパルスを印加する。すなわ
ち、波形６９において時刻ｔｌにおいても時刻ｔ４と同
様、パルス電圧、パルス幅、の異なる　パルスを発生す
る様な構成の垂直シフトレジスタを使用することにより
達成することができる。この様にダブルパルス的動作以
外には、ｉ！ＦＳ７ｒＡの右側に設置した一括リフレッ
シュパルスを印加する機器の代りに、左側と同様の第２
の垂直シフトレジスタを右側にも設け、タイミングを左
側に設けられた垂直レジスタとずらせながら動作させる
ことにより達成させることも可能である。

このときは、すでに説明した様な蓄積状態において、各
党センサセルのエミッタおよびコレクタの各電位を操作
してブルーミングを押さえるという動作の自由度が少な
くなる。しかし、基本動作の所で説明した様に、読出し
状態では、ベースにＶ　ｓｉ　ａｓなるバイアス電圧を
印加したときに始めて高速読出しができる様な構成とし
ているので、第３図のグラフかられかる様に、Ｖ　ｉ＋
　ａｓを印加しない時に、各光センサセルの飽和により
、垂直ライン２８．２８’、２８″に流れだす信号型荷
分はきわめてわずかであり、ブルーミング現象は５まっ
た〈問題にはならない。

゛また、スミア現象に対しても１本実施例に係る光電変
換装置は、きわめて優れた特性を得ることができる。ス
ミア現象は、ＣＣＤ型撮像装置、特にフレーム転送型に
おいては、光の照射されている所を電荷転送されるとい
う、動作および構造上発生する問題であり、インタライ
ン型においては１、特に長波長の光により半導体の深部
で発生したキャリアが電荷転送部に蓄積されるために発
生する問題である。

また、ＭＯ３型撮像装社装置いては、各光センサセルに
接地されたスイッチングＭＯ３）ランジスタのドレイン
側に、やはり長波長の光により半導体深部で発生したキ
ャリアが蓄積されるために生じる問題である。

これに対して本実施例に係る光電変換′？を置では、動
作および構造上発生するスミア現象はまったくなく、ま
た長波長の光により半導体深部で発生したキャリアが蓄
積されるという現象もまったく生じない、但し、光セン
サセルのエミッタにおいて比較的表面近傍で発生したエ
レクトロンとホールのうち、エレクトロンがＳ積される
という現象が心配されるが、これは、−括すフレー２シ
ュ動作のときは蓄積動作状態において、エミー２夕が接
地されているため、エレクトロンは蓄積されず、スミア
現象が生じない、また通常のテレビカメラのとき応用さ
れるラインリフレッシュ動作のときは、水平ブランキン
グの期間において、垂直ラインに蓄！！ＩＮ、圧を読出
す前に、垂直ラインを接地してリフレッシュするので、
この時同時にエミー、夕に一水平走査期間に蓄積された
エレクトロンは流れ出してしまい、このため、スミア現
象はほとんど発生しない、この様に、本実施例に係る光
電変換装置では、その構造上および動作上、スミア現象
はほとん本質的に無視し得る程度しか発生せず１本実施
例に係る光電変換装置の大きな利点の一つである。

また、ｇ１積動作状態において、エミッタおよびコレク
タの各電位を操作して、ブルーミング現象を押さえると
いう動作について前に記述したが、これを利用してγ特
性を制御することも可能である。

ψ すなわち、蓄積動作の途中おいて、−時的にエミッタま
たはコレクタの電位をある一定の負電位にし、ベースに
蓄積されたキャリアのうち、この負電位を与えるキャリ
ア数より多く蓄積されているホールをエミッタまたはコ
レクタ側へ流してしまうという動作をさせる。これによ
り、蓄積電圧と入射光量に対する関係は、入射光量の小
さいときはシリコン結晶のもつγ冨１の特性を示し、入
射光量の大きい所では、γが１より小さくなる様な特性
を示す。つまり、折線近似的に通常テレビカメラで要求
されるγ＝　０．４５の特性をもたせることが可能であ
る。蓄積動作の途中において上記動作を一度やれば一折
線近似となり、エミッタ又はコレクタに印加する負電位
を二連適宜変更して行なえば、二折線タイプのγ特性を
持たせることも可能である。

また、以上の実施例においては、シリコン基板を共通コ
レクタとしているが通常バイポーラトランジスタのごと
く埋込ｎ＋領領域設け、各ライン毎にコレクタを分澗さ
せる様な構造としてもよい。

なお、実際の動作には第８図に示したパルスタイミング
以外に、垂直シフトレジスタ３２、水平シフト−ジス３
９を駆動するためのクロックパルスが必要である。

第９図に出力信号に関係する等価回路を示す。

容量Ｃマ８０は、垂直ライン３８．３８’３８″の配線
容量であり、＊ｉｌ　ＣＩ４８１は出力ライン４１の配
線容量をそれぞれ示している。また第９図右側の等価回
路は、読出し状態におけるものであり、スイッチング用
ＭＯ５）ランジメタ４０．４０’、４０”は導通状態で
あり、それの導通状態における抵抗値を抵抗Ｒ，８２で
示している。また増幅用トランジスタ４４を抵抗ｒ、８
３および電流源８４を用いた等価回路で示している。出
力ライン４１の配線容量に起因する電荷蓄積をリフレッ
シュするためのＭＯＳトランジスタ４２は、読出し状態
では非導通状態であり、インピーダンスが高いので、右
側の等価回路では省略している。

等価回路の各パラメータは、実際に構成する光電変換装
置の大きさにより決定されるわけであるが、例えば、容
量Ｃマ８０は約４　ＰＦ位、容量ＣＨ３１は約４　ＰＦ
位、ＭＯＳ）ランジスタの導通状態の抵抗ＲＭ８２は３
にΩ程度、バイポーラトランジスタ４４の電流増幅率β
は約１００程度として、出力端子４７において観測され
る出力信号波形を計算した例を第１θ図に示す。

第１０図において横軸はスイッチングＭＯ３）ランジメ
タ４０，４０　’、４０＃が導通した瞬間からの時間τ
ｇｓｌを、縦軸は垂直ライン３８゜３８’、３８“の配
線容量Ｃマ８０に５各光センサセルから信号電荷が読出
されて１ボルトの電圧がかかっているときの出力端子４
７に現われる出力電圧　［Ｖ］　をそれぞれ示している
。

出力信号波形８５は負荷抵抗Ｒε４５がＩＯＫΩ、８６
は負荷抵抗ＲＥ４５が５にΩ、８７は負荷抵抗Ｒε４５
が２にΩのときのものであり、いずれにおいてもピーク
値は、Ｃマ８０とＣ８８１の容峻分割により０．５　Ｖ
程度になっている。当然のことながら、負荷抵抗Ｒε４
５が大きい方が減衰量は小さく、望ましい出力波形にな
っている。

立上り時間は、上記のパラメータ値のとき、約２０　ｎ
５ｅｃと高速である。スイッチングＭＯ３）ランジメタ
４０，４０″、４０″の導通状態における抵抗Ｒ１，Ｉ
を小さくすることにより、および、配線容量Ｃマ　、Ｃ
Ｈを小さくすることにより、さらに高速の読出しも可能
である。

上記構成に係る光センサセルを利用した光電変換装置で
は、各光センサセルのもつ増幅機能により、出力に現れ
る電圧が大きいため、最終段の増幅アンプも、ＭＯ３型
撮像装置に比較してかなり簡単なもので良い、上記例で
はバイポーラトランジスタ１段のタイプのものを使用し
た例について説明したが、２段構成のもの等、他の方式
を使うことも当然のことながら可能である。この例の様
にバイポーラトランジスタを用いると、ＣＣＤ撮像装置
における最終段のアンプのＭＯＳ）ランジスタかも発生
する画像上目につきゃすい１／ｆ雑音の問題が１本実施
例の光電変換装置では発生せず、きわめてＳ／Ｎ比の良
い画質を得ることが可能である。

上に述べた様に、上記構成に係る光センサセルを利用し
た光電変換装置では、最終段の増幅アンプがきわめて簡
単なもので良いことから１最終段の増幅アンプを一つだ
け設ける第７図に示した一実施例のごときタイプではな
く、増幅アンプを複数個設置して、一つの画面を複数に
分割して読出す様な構成とすることも可能である。

第１１図に、分密続出し方式の一例を示す。第１１図に
示す実施例は、水平方向を３分割とし最終段アンプを３
つ設置した例である。基本的な動作は第７図の実施例お
よび第８図のタイミング図を用いて説明したものとほと
んど同じであるが。

この第１１図の実施例では、３つの等価な水平シフトレ
ジスタ１００．１０１．１０２を設け、これらの始動パ
ルスを印加するための端子１０３に始動パルスが入ると
、１列目、（ｎ＋１）列目。

（２ｎ＋Ｌ）列目（ｎは整数であり、この実施例では水
平方向絵素′数は３ｎ個である。）に接続された各セン
サセルの出力が同時に読出されることになる０次の時点
では、２列目、（ｎ＋２）列目、（２ｎ＋２）夕嗜目が
読出されることになる。

この実施例によれば、−木の水平ライン分を読出す時間
が固定されている時は、水平方向のスキャニング周波数
は、一つの最終段アンプをつけた方式に比較して１／３
の周波数で良く、水平シフトレジスターが簡単になり、
かつ光電変換装置からの出力信号をアナログディジタル
変換して、信号処理する様な用途には、高速のアナログ
・ディジタル変換器は不必要であり、分割読出し方式の
大きな利点である。

第１１図に示した実施例では、等価な水平シフトレジス
ターを３つ設けた方式であったが、同様な機能は、水平
レジスター１つだけでももたせることが可能である。こ
の場合の実施例を第１２図に示す。

第１２図の実施例は、第１１図に示した実施例のうちの
水平スイッチングＭＯＳトランジスターと、最終段アン
プの中間の部分だけを書いたものであり、他の部分は、
第１１図の実施例と同じであるから省略している。

この実施例では、１つの水平シフトレジスター１０４か
らの出力を１列目、（ｎ＋１）列目、（ｚｎｎ＋１列目
のスイッチングＭＯＳトランジスターのゲートに接続し
、それらのラインを同時に読出す様にしている０次の時
点では、２列目、〔ｎ＋２）列目、（２ｎ＋２）列目が
読出されるわけである。

この実施例によれば、各スイッチングＭＯＳトランジス
ターのゲートへの配線は増加するものの、水平シフトレ
ジスターとしては１つだけで動作が可能である。

第１１図、１２図の例では出力アンプを３個設けた例を
示したが、この数はその目的に応じてさらに多くしても
よいことはもちろんである。

ｆａｌ１図、第１２図の実施例ではいずれも、水平シフ
トレジスター、垂直シフトレジスターの始動パルスおよ
びクロックパルスは省略しているが、これらは、他のリ
フレッシュパルスと同様、同一・チップ内に設けたクロ
ックパルス発生器あるいは、他のチップ、ヒに設けられ
たグロックパルス発生器から供給される。

この分割読出し方式では、水平ラインー括又は全画面−
括リフレッシュを行なうと、ｎ列目と　（ｎ＋１　）列
目の光センサセル間では、わずか蓄積時間が異なり、こ
れにより、暗電流成分および信号成分に、わずかの不連
続性が生じ１画像上目についてくる可能性も考えられる
が、これの量はわずかであり、実用上問題はない、また
、これが、許容限度以上になってきた場合でも、外部回
路を用いて、それを補正することは、キヨシ状波を発生
させ、これと暗電流成分との減算およびこれと信号成分
の乗除算により行なう従来の補正技術を使用することに
より容易に可能である。

この様な光電変換？を置を用いて、カラー画像を撮像す
る時は、光電変換装置の上に、ストライプフィルターあ
るいは、モザイクフィルター等をオンチップ化したり、
父は、別に作ったカラーフィルターを貼合せることによ
りカラー信号を得ることが可能である。

一例としてＲ，Ｇ、Ｈのストライプ中フィルターを使用
した時は、上記構成に係る光センサセルを利用した光電
変換装置ではそれぞれ別々の最終段アンプよりＲ＠号、
Ｇ信号、Ｂ信号を得ることが可能である。これの一実施
例を第１３図に示す、この第１３図も第１２図と同様、
水平レジスターのまわりだけを示している。他は第７図
および第１１図と同じであり、ただ１列目はＨのカラー
フィルター、２Ｆ１目はＧのカラーフィルター、３夕噌
目はＢのカラーフィルター、４ＴＡ目はＲのカラーフィ
ルターという様にカラーフィルターがついているものと
する。Ｅｍ１３図に示すごとく１列目、４列目、７列目
−一一一一一の各垂直ラインは出力ライン１１０に接続
され、これはＲ＠号をとりだす、又２列目、５タ嗜目、
８タ曜目−−−一〜〜の各垂直ラインは出力ライン１１
１に接続され、これはＧ信号をとりだす、又同様にして
、３列目６列目、９列目−−−−−−の各垂直ラインは
出力ライン１１２に接続されＢ信号をとりだす、出力ラ
イン１１０，１１１，１１２はそれぞれオンチップ化さ
れたリフレッシュ用ＭＯＳトランジスタおよび最終段ア
ンプ、例えばエミッタフォロアタイプのバイポーラトラ
ンジスタに接続され、各カラー信号が別々に出力される
わけである。

本発明の他の実施例に係る光電変換装置を構成する光セ
ンサセルの他の例の基本構造および動作を説明するため
の図を第１４図に示す、またそれの等価回路および全体
の回路構成図を第１５図（ａ）に示す。

ｆｆ１１４図に示す光センサセルは、同一の水平スキャ
ンパルスにより読出し動作、およびラインリフレッシュ
を同時に行なうことを可能とした光センサセルである。

第１４図において、すでにｉ１１図で示した構成と異な
る点は、第１図の場合水平ライン配線１０に接続される
ＭＯＳキャパシタ電極９が一つだけであったものが上下
に隣接する光センサ−セルの側にもＭＯＳキャパシタ電
極１２０が接続され、１つの光センサセルからみた時に
、ダブルコンデンサータイプとなっていること、および
図において上下に隣接する光センサセルのエミッタ７．
７′は２層配線にされた配線■８、および配線■１２１
　（第１４図では、垂直ラインが１本に見えるが、絶縁
層を介して２木のラインが配置されている）に交互に接
続、すなわちエミッタ７はコンタクトホール１９を通し
て配線■８に、ニミッタ７′はコンタクトホール１９′
を通して配線■１２１にそれぞれ接続されていることが
異なっている。

これは第１５図（ａ）の等価回路をみるとより明らかと
なる。すなわち、光センサセル１５２のベースに接続さ
れたＭＯＳキャパシタ１５０は水平チイン３１に接続さ
れ、ＭＯＳキャパシタ１５１は水平ライン３１′に接続
されている。また光センサセル１５２の図において下に
隣接する光センサセル１５２′のＭＯＳキャパシタ１５
Ｑ’は共通する水平ライン３１′に接続されている。

光センサセル１５２のエミッタは垂直ライン３８に、光
センサセル１５２のエミッタは垂直ライン１３８に５光
センサセル１５２のエミッタハ垂直ライン３８という様
にそれぞれ交互に接続されている。

第１５図（ａ）の等価回路では、以上述べた基本の光セ
ンサーセル部以外で、第７図の撮像装置と異なるのは、
垂直ライン３８をリフレッシュするためのスイッチング
ＭＯ３）ランジメタ４８のほかに垂直ライン１３８をリ
フレッシュするためのスイッチングＭＯＳトランジスタ
１４８、および垂直ライン３８を選択するスイッチング
ＭＯ３）ランジメタ４０のほか垂直ライン１３８を選択
するためのスイッチングＭＯ３）ランジメタ１４０が追
加され、また出力アンプ系が一つ増設されている。この
出力系の構成は、各ラインをリフレッシュするためのス
イッチングＭＯ３）ランジメタ４８、および１４８が接
続されている様な構成とし、さらに水平スキャン用のス
イッチングＭＯＳトランジスタを用いる第１５図（ｂ）
に示す様にして出力アンプを一つだけにする構成もまた
可能である。第１５図（ｂ）では第１５図（ａ）の垂直
ライン選択および出力アンプ系の部分だけを示している
。

この第１４図の光センサセル及び第１５図（ａ）に示す
実施例によれば１次の様な動作が可能である。すなわち
、今水平ライン３１に接続された各党センサセルの読出
し動作が終了し、テレビ動作における水平ブランキング
期間にある時、垂直シフトレジスター３２からの出力パ
ルスが水平ライン３１′に出力されるとＭＯＳキャパシ
タ１５１を通して、読出しの終了した光センサセル１５
２をリフレッシュする。このとき、スイッチングＭＯＳ
トランジスタ４８は導通状態にされ、垂直ライン３８は
Ｐａ地されている。

また水平ライン３１′に接続されたＭＯＳキャパシタ１
５０′を通して光センサ　セル１５２の出力が垂直ライ
ン１３８に読出される。このとき当然のことながらスイ
ッチングＭＯ３）ランジメタ１４８は非導通状態になさ
れ、垂直ライン１３８は浮遊状態となっているわけであ
る。この様に一つの垂直スキャンパルスにより、すでに
読出しを終了した光センサ　セルのリフレッシュと、次
のラインの光センサ　セルの読出しが同一のパルスで同
時的に行なうことが可能である。このときすでに説明し
た様にリフレッシュする時の電圧と読出しの時の゛電圧
は、読出し時には、高速読出しの必要性からバイアス電
圧をかけるので異なってくるが、これは第１４図に示す
ごとく、ＭＯＳキャパシタ電極９およびＭＯＳキャパシ
タ電極１２０（７）面積を変えることにより各電極に同
一の電圧が印加されても各党センサ　セルのベースには
異なる電圧がかかる様な構成をとることにより達成され
ている。

すなわち、リフレッシュ用ＭＯＳキャパシ５０面積は、
読出し用ＭＯＳキャパシタの面積にくらべて小さくなっ
ている。この例のように、センサセル全部を一括リフレ
ッシュするのではなく、−ラインずつリフレッシュして
いく場合には、第１Ｉｆｌ　（ｂ）に示されるようにコ
レクタをｎ型あるいはｎ　基板で構成しておいてもよい
が、水平ラインごとにコレクタを分離して設けた方が望
ましいことがある。コレクタが基板になっている場合に
は、全光センサセルのコレクタが共通領域となっている
ため、蓄積および受光読出し状態ではコレクタに一定の
バイアス屯圧が加わった状態になっている。もちろん、
すでに説明したようにコレクタにバイアス電圧が加わっ
た状態でも浮遊ベースのリフレッシュは、エミッタの間
で行なえる。ただし、この場合には、ベース領域のリフ
レッシュが行なわれると同時に、リフレッシュパルスが
印加されたセルのエミッタコレクタ間に無駄な電流が流
れ、消ａｍ力を大きくするという欠点が伴なう、こうし
た欠点を克服するためには、全センサセルのコレクタを
共通領域とせずに、各水平ラインに並ぶセンサセルのコ
レクタは共通になるが、各水平ラインごとのコレクタは
互いに分離された構造にする。すなわち２第１図の構造
に関連させて説明すれば、基板はｐ型にして、ｐ型基板
中にコレクタ　各水平ラインごとに互いに分離されたｎ
ｌ　埋込領域を設けた構造にする。隣り合う水平ライン
のｎｌ　埋込領域の分離は、Ｐ領域を間に介在させる構
造でもよい、水平ラインに沿って埋込まれるコレクタの
キャパシタを減少させるには、絶縁物分離の方が優れて
いる。第１図では、コレクタが基板で構成されているか
ら、センサセルを囲む分離領域はすべてほとんど同じ深
さまで設けられている。一方、各水平ラインごとのコレ
クタを互いに分離するには、水平ライン方向の分離領域
を垂直ライン方向の分１ａ領域より必要な偵だけ深くし
ておくことになる。

各水平ラインごとにコレクタが分離されていれば、読出
しが終って、リフレッシュ動作が始まる時に、その水平
ラインのコレクタの電圧を接地すれば、前述したような
エミッタコレクタ間電流は流れず、消費電力の増加をも
たらさない、リフレッシュが終って光信号による電荷蓄
積動作に入る時に、ふたたびコレクタ領域には所定のバ
イアス電圧を印加する。

また第１５図（ａ）の等価回路によれば、各水平ライン
毎に出力は出力端子４７および１４７に交万に出力され
ることになる。これは、すでに説明したごとく、第１５
図（ｂ）の様な構成にすることにより一つのアンプから
出力をとりだすことも可能である。

以上説明した様に本実施例によれば、比較的簡単な構成
で、ラインリフレッシュが可能となり、通常のテレビカ
メラ等の応用分野にも適用することがデできる。

本発明の他の実施例としては、光センサセルに複数のエ
ミッタを設けた構成あるいは、一つのエミッタに＊ａの
コンタクトを設けた構成により、一つの光センサセルか
ら複数の出力をとりだすタイプが考えられる。

これは本発明による光電変換装置の各光センサセルが増
幅機能をもつことから、一つの光センサセルから複数の
出力をとりだすために、各光センサセルに複数の配線容
量が接続されても、光センサセルの内部で発生した蓄ｆ
ａＭｌ圧Ｖｐが、まったく減衰することなしに各出力に
読出すことがｉＴｉ能であることに起因している。

この様に１各光センサセルから複数の出力をとりだすこ
とができる構成により、各光センサセルを多数配列して
なる光電変換装置に対して信号処理あるいは雑音対策等
に対して多くの利点を付加することが可能である。

次に本発明に係る光電変換装置の一製法例について説明
する。第１６図に１選択エピタキシャル成長（Ｎ、　　
Ｅｎｄｏ　ｅｔ　ａｌ、Ｎｏｖｅｌ　ｄｅｖｉｃｅ　ｉ
ｓｏｌａｔｉｏｎｔｅｃｈｎｏｉｏｇｙ　ｗｉｔｈ　５
ｅｌｅｃｔｅｄ　ｅｐｉｔａｘｉａｌ　ｇｒｏｗｔｈ”
丁ｅｃｈ、　　Ｄｉｇ、　　ｏｒ　　１９Ｂ２　　Ｉ　
　Ｅ　ＤＭ　　、ＰＰ、　　２４１−２４４　　参照）
を用いたその製法の一例を示す。

１〜ｌ　ＯＸ　ｌ　Ｏ”　ｃｍ−’程度の不純物濃度の
ｎ形Ｓｉ基板ｌの裏面側に、コンタクト用のｎ４″領域
ｌｌを、Ａ＄あるいはＰの拡散で設ける。ｎ＋領領域ら
のオートドーピングを防ぐために、図には示さないが酸
化膜及び窒化膜を裏面に通常は設けておく。

基板１は、不純物濃度及び酸素濃度が均一に制御された
ものを用いる。すなわち、キャリアラインタイムがウェ
ハで十分に長くかつ均一な結晶ウェハを用いる。その様
なものとしては例えばＭＣＺ法による結晶が適している
。基板１の表面に略々ｌ　ｈｍ　１１度の酸化膜をウェ
ー、ト酸化により形成する。すなわち、ＨＩＯ雰囲気か
あるいは（Ｈｔ＋Ｏ７）雰囲気で酸化する。積層欠陥等
を生じさせずに良好な酸化膜を得るには、９００℃程度
の温度での高圧酸化が適している。

その上に、たとえば２〜４ｐｍ程度の厚さのＳｉｎ、　
ＩＩＱをＣＶＤで堆積す６＊　　（Ｎｔ　＋　　Ｓ＋８
４　＋ｏｉ）ガス系で、３００〜５００℃程度の温度で
所望の厚さの５ｉ０２膜を堆積する。　ＯＨ／　ＳｉＨ
＊のモル比は温度にもよるが４〜４０程度に設定する。

フ矛トリソゲラフイエ程により、セル間の分離領域とな
る部分の酸化膜を残して他の領域の酸化１１Ｇは、　　
（ＣＦ４　＋）１２）　、Ｃ２Ｆ＠　　、ＣＨ２Ｆ２等
のガスを用いたりアクティブイオンエツチングで除去す
る（第１６図の工程（ａ））、例えば、１０×１０４ｍ
”　に１画素を設ける場合には、１０４−ピッチのメツ
シュ状に　５ｉｎｓ　Ｍを残す、ＳｉＯ，［の幅はたと
えば２ル一程度に選ばれる。リアクティブイオンエツチ
ングによる表面のダメージ層及び汚染層を、　Ａｒ／Ｃ
Ｉ　、ガス系プラズマエツチングかウェットエツチング
によって除去した後２ａ高真空中における蒸着かもしく
は、ロードロック形式で十分に雰囲気が清浄になされた
スパッタ、あるいは、　５ｉ）ｌ　ａガスにＣＯ，レー
ザ光線を照射する減圧光ＣＶＤで、アモルファスシリコ
ン３０１を堆積する（層１６図の工程（ｂ））、　ＣＢ
　ｒ　Ｆ　ｓ　、　ＣＣ１、Ｆ、、　　Ｃ１，等のガス
を用いたり７クテイブイオンエーＩチングによる異方性
エッチにより、Ｓｉ０２層側面に堆積している以外のア
モルファスシリコンを除去する（第１６図の工程（Ｃ）
）。前と同様に、ダメージと汚染層を十分除去した後、
シリコン基板表面を十分清浄に洗浄し、（８２＋ＳｉＨ
２，Ｃ見、＋）ｆｃ見）ガス系によりシリコン酸の選択
成長を行う、数１０Ｔｏｒｒの減圧状態で成長は行い、
基板温度は９００〜１０００℃、　８０文のモル比をあ
る程度以と高い値に設定する。　ＨＣ立の量が少なすぎ
ると選択成長は起こらない、シリコン基板上にはシリコ
ン結晶層が成長するが、　Ｓｉ０２層ヒのシリコンはＨ
Ｃｉによってエツチングされてしまうため、　Ｓｉ０２
層上にはシリコンは堆積しない（第Ｌ６図（ｄ））、　
　ｎ−層５の厚さはたとえば３〜５ル嘗程度である。

不純物１１度は、奸ま１．＜はｌＯ″〜１．Ｑ　＋ｓ　
Ｃ＠−３程度に設定する。もちろん、この範囲をずれて
もよいが、ｐｎ−接合の拡散電位で完全に空乏化するか
もしくはコレクタに動作電圧を印加した状態では、少な
くともｎ−領域が完全に空乏化するような不純物濃度お
よび厚さに選ぶのが望ましい。

通常入手できるＨＣＲガスには大破の水分が含まれてい
るため、シリコン基板表面で常に酸化膜が形成されると
いうようなことになって、制酸高品質のエピタキシャル
成長は望めない、水分の多いＨＣＪＩは、ボンベに入っ
ている状態でボンベの材料と反応し鉄分を中心とする重
金属を大量に含むことになって、重金属汚染の多いエビ
層になり易い、光センサ−セルに使用するエビ層は、暗
電流成分が少ない程望ましいわけであるから１重金属に
よる汚染は極限まで抑える必要がある。　　ＳｉＨ。

ＣＩ２に超高純度の材料を使用することはもちろんであ
るが、ＨＣｊｌには特に水分の少ない、望ましくは少な
くとも水分含有量が０．５ｐｐ■以下のものを使用する
。もちろん、水分含有量は少ない程よい。

エピタキシャル成長層をさらに高品質にするには、基板
をまず１１５０〜１２５０℃程度の高温処理で表面近傍
から酸素を除去して、その後８００℃程度の長時間熱処
理により基板内部にマイクロディフェクトを多数発生さ
せ、デヌーデットゾーンを有するインドリシックゲッタ
リングの行える基板にしておくこともきわめて有効であ
る。分離領域としての　９ｉ０２ｅ４が存在した状態で
のエピタキシャル成長を行うわけであるから、５ｉｎ２
からの酸素のとり込みを少なくするため、成長温度は低
い程望ましい０通常よく使われる高周波加熱法では、　
カーボンサセプタからの汚染が多くて、より一層の低温
化は難しい１反応室内にカーボンサセプタなど持込まな
いランプ加熱にょるウェハ直接加熱法が成長雰囲気をも
っともクリーンにできて、高品質エビ層を低温で成長さ
せられる。

反応室におけるウェハ支持具は、より蒸気圧の低い超高
純度溶融サファイアが適している。原材料ガスの予熱が
容易に行え、かつ大流量のガスが流れている状態でもウ
ェハ面内温度を均一化し易い、すなわちサーマルストレ
スがほとんど発／ｌ−，Ｌないランプ加熱によるウェハ
直接加熱法は、高品質エビ層を得るのに適している。成
長時にウェハ表面への紫外線照射は、エビ層の品質をさ
らに向上させる。

分離領域４となるＳｉｎ、層の側壁にはアモルファスシ
リコンが堆積している　（第１６図の工程（Ｃ））、ア
モルファスシリコンは固相成長で単結晶化し易いため、
５ｉ０２分離領域４との界面近傍の結晶が非常に優れた
ものになる。高抵抗ｎ−一層を選択エピタキシャル成長
により形成した後（第１６図（７）工程（ｄ））、表面
温１ｆｔ　〜２０Ｘ　１０”Ｃ１１−３程度のＰ領域６
を、ドープトオキサイドからの拡散か、あるいは低ドー
ズのイオン注入層をソースとした拡散により所定の深さ
まで形成する。

ｐ領域６の深さはたとえば０．６〜ｌｐ−程度である。

ｐ領域６の厚さと不純物濃度は以下のような考えで決定
する。感度を上げようとすれば、ｐ領域６の不純物濃度
を下げてＣｂｅを小さくすることが望ましい。Ｃｂｅは
略々次のように与えられる。

ただし、Ｖｂｉはエミー２り・ベース間拡散電位であり
、 で与えられる。ここで、（はシリコン結晶の誘電ｉ、Ｎ
１はエミッタの不純物濃度、ＮＡ　　はベースのエミッ
タに隣接する部分の不純物密度、ｎｉ　は真性キャリア
濃度である。　ＮＡ　　を小さくする程Ｃｂｅは小さく
なって、感度は上昇するが、ＮＡ　　をあまり小さくし
すぎるとベース領域が動作状態で完全に空乏化してパン
チングスルー状態になってしまうため、あまり低くはで
きない。ベース領域が完全に空乏化してパンチングスル
ー状態にならない程度に設定する。

その後、シリコン基板表面に（Ｉ２　＋０２　）ガス系
スチーム酸化により数１０八から数１００八程度の厚さ
の熱酸化膜３を、８００〜９００℃程度の温度で形成す
る。その上に、（ＳｊＨ４＋　ＮＪ　）系ガスのＣｖＤ
で窒化膜（ｓｉｔ　ＮＡ）３０２を５００−１５０ＯＡ
程度の厚さで形成する。形成温度は７００〜９００℃程
度である。　ＮＨ，ガスも、ＨＣｆＬガスと並んで通常
入手できる製品は、大量に水分を含んでいる。水分の多
いＮＨ３ガスを原材料に使うと、酸素濃度の多い窒化膜
となり、再現性に乏しくなると同時に、その後の５ｉｎ
２膜との選択エツチングで選択比が取れないという結果
を招く。

ＮＨ，ガスも、少なくとも水分含有量が０．５ｐｐ＠以
下のものにする。水分含有量は少ない程望ましいことは
いうまでもない、窒化膜３０２の上にさらにＰＳＧ膜３
００をＣＶＤにより堆積する。ガス系は、たとえば、（
Ｍｙ　＋　５ｉ）１４　＋　０１　＋Ｐ）！３）を用い
て、３００〜４５０℃程度の温度で２０００〜３０００
Ａ程度の厚さのＰＳＧ膜をＣＶＤにより堆積する（第１
６図の工程（ｅ））、　　２度のマスク合せ工程を含む
フォトリソグラフィー工程により、ｎ＋領域７上と、リ
フレッシュ及び読み出しパルス印加電極ヒに、＾Ｓドー
プのポリシリコン嘆３０４を唯積する。この場合ｐドー
プのポリシリコン膜を使ってもよい、たとえば、２回の
フォトリソグラフィー工程により、エミッタ上は、ＰＳ
Ｇ１８Ｉ。

Ｓｉ３　Ｎ　４　Ｉｌｌ　、　　５ｌＯｔ膜をすべて除
去し、リフレッシュおよび及び読み出しパルス印加電極
を設ける部分には下地のＳ！Ｏｔ　Ｋを残して、ＰＳＧ
ｇｌとＳ：３　Ｎ　４膜のみエツチングする。その後、
＾Ｓドープのポリシリコンを、（Ｎ２　＋ＳｉＨ、＋Ａ
ｓ）！　３　）　もしくは（）＋２　＋　ＳｉＨ４＋　
ＡｓＨ）　）ガスでｃＶＤ法により堆積する。堆積温度
は５５０℃〜７００℃程度５膜厚は　ｔｏｏｏ〜　２０
００人である。ノンドープのポリシリコンをＣＶＤ法で
１（ｔ　Ｉしておいて、その後Ａｓ又はＰを拡散しても
もちろんよい、エミッタとり７レツシユ及び読み出しパ
ルス印加電極Ｅを除いた他の部分のポリシリコン膜をマ
スク合わせフォトリングラフイー工程の後エツチングで
除去する。さらに、ＰＳＧ膜をエツチングすると、リフ
トオフによりＰＳＧＩＩＱに堆積していたポリシリコン
はセルファライン的に除去されてしまう（ｉｌＢ図の工
程（ｆ））、ポリシリコン膜のエーノチングはＣ，ＣＩ
、　Ｆ４　、（ＣＢ　ｒ　Ｆ、＋ＣＬ、）等のガス系で
エツチングし、５ｉｘＮ４ｔｌＱはＣＨ２Ｆ２　Ｑ９’
のガスでエツチングする。

次に、ＰＳＧＩＱ３０５を、すでに述べたようなガス系
のＣＶＤ法で堆積した後、マスク合わせ工程とエツチン
グて程とにより、リフレッシュパルス及び読み出しパル
ス電極用ポリシリコン膜上にコンタクトホールを開ける
。こうした状態で。

ＡＩ　、　ＡＩ　−Ｓｉ、ＡＲ−Ｃｕ　−Ｓｉ等の金属
を真空蒸着もしくはスパッタによって堆積するか、ある
いは（ＣＨｘ　）　３　Ａ文やＡ文′Ｃｔ、を原材料ガ
スとするプラズマＣＶＤ法、あるいはまた上記原材料ガ
スのＡ文−ＣポンドやＡ文−ＣＩポンドを直接光照射に
より切断する光照射ＣＶＤ法により　Ａ文を堆積する。

（Ｃ旧）３Ａ交や＾ＲＣＩ、を原材料ガスとして上記の
ようなＣＶＤ法を行う場合には、大過剰に水素を流して
おく、細くてかつ急峻なコンタクトホールにＡｉを堆積
するには、水分や酸素混入のまったくないクリーン雰囲
気の中で３００〜４００℃膜厚に基＠温度を上げたＣＶ
Ｄ法が憬れている。第１図に示された金属配線１０のバ
ターニングを終えた後、層間絶縁膜３０６をＣＶＤ法で
堆積する。３０６は、＠述したＰＳＧＩ’ｌＱ、あるい
はＣＶＤ法Ｓ１０．膜、あるいは耐水性等を考慮しする
必要がある場合には、　　（Ｓｉ）！、　＋Ｎ）１１　
）ガス系のプラズマＣＶＤ法によて形成した５ｉ３Ｎ４
１ｔＱである。　Ｓｉ、Ｎ　、膜中の水素の含有量を低
く抑えるためには、　　（５ｔＨ４＋Ｎ、　）ガス系で
のプラズマＣＶＤ法を使用する。

プラズマＣＶＤ法によるダメージを現象させ形成された
Ｓｉ３　Ｎ　、膜の電気的耐圧を大きくし、かつリーク
電流を小さくするには光ＣＶＤ法によるＳｉ３　Ｎ　４
　ＭＡがすぐれている。光ＣＶＤ法には２通りの方法が
あ・る＊　　（Ｓｔ）ｌ　４　＋　ＭＨコ＋Ｈｇ）ガス
系で外部から水銀ランプの２５３７Ａの紫外線を照射す
る方法と、　　（ＳｉＨ４＋ＮＨ）　３ガス系に水銀ラ
ンプの１８４＋１　Ａの紫外線を照射する方法である。

いずれも基板温度は１５０〜３５０℃程度である。

マスク合わせ二［程及びニー２チング工程により、エミ
ッタ７上のポリシリコンに、ｋ縁膜３０５，３０＆を貫
通したコンタクトホールをリアクティブイオンエッチで
開けた後、前述した方法でＡ見、Ａ見−Ｓ　ｉ、Ａ　ｌ
　−Ｃｕ−Ｓｉ等の金属を堆積す６．　コ（１ｉ％合に
は、コンタクトホールのアスペクト比が大きいので、Ｃ
ＶＤ法による堆積の方がすぐれている。第１図における
金属配線８のバターニングを終えた後、最終バッジベー
ジ、ン膜としての５ｔ３Ｎ＋１５！あルイはＰＳＧ膜２
をｃＶＤ法ニヨリ堆積する（第１６図（ｇ））。

この場合も、光ＣＶＤ法による膜がすぐれている。１２
は裏面のＡＩ、Ａｌ−５ｉ等による金属電極である。

本発明の光電変換装置の製法には、実に多彩な工程があ
り、第１６図はほんの一例を述べたに過ぎない。

本発明の光電変！Ｉ！装置の重要な点は、ｐ領域６とｎ
−領域５の間及びｐ領域６とｎ＋領域７の間のリーク電
流を如何に小さく抑えるかにある。

ｎ−領域５の品質を良好にして暗電流を少なくすること
はもちろんであるが、酸化膜などよりなる分離領域４と
ｎ−領域５の界面こそが問題である。第１６図では、そ
のために、あらかじめ分離領域４の側壁にアモルファス
Ｓｉを地積しておいてエビ成長を行う方法を説明した。

この場合には、エビ成長中に基板Ｓｉからの固相成長で
アモルファスＳｉは単結晶化されるわけである。エビ成
長は、８５０　’〜１０００℃程度と比較的高い温度で
行われる。そのため、基板Ｓｉからの固相成長によりア
モルファスＳｉが単結晶化される前に、アモルファスＳ
ｉ中に微結晶が成長し始めてしまうことが多く、結晶性
を悪くする原因になる。温度が低い方が。

固相成長する速度がアモルファスＳｉ中に微結晶が戊長
し始める速度より相対的にずっと大きくなるから、選択
エピタキシャル成長を行う前に、５５０℃〜７００℃程
度の低温処理で、アモルファスＳｉを単結晶しておくと
、界面の特性は改善される。この時、基板Ｓｉとアモル
ファスＳｉの間に酸化Ｍ等の層があると固相成長の開始
が遅れるため。

両者の境界にはそうした層が含まれないような超高清浄
プロセスが必要である。

アモルファスＳｉの固相成長には上述したファーナス成
長の他に、基板をある程度の温度に保っておいて　フッ
シュランプ加熱あるいは赤外線ランプによる、たとえば
数秒から数１０秒程度のラビッドアニール技術も有効で
ある。こうした技術を使う時には、Ｓｉｎ、暦側壁に堆
積するＳｉは、多結晶でもよい、ただし、非常にクリー
ンなプロセスで堆積し、多結晶体の結晶粒界に酸素、＊
素等の含まれない多結晶Ｓｉにしておく必要がある。

こうしたＳｉＯ２側面のＳｉが単結晶化された後、Ｓｉ
の選択成長を行うことになる。

Ｓｉｎ、分離領域４と高抵抗ｎ−領域５界面のり一り゛
電流がどうしても問題になる時は、高抵抗ｎ−領域５の
ＳｉＯ，分離領域４に隣接する部分だけ、ｎ形の不純物
濃度を高くしておくとこのリーク電流の問題はさけられ
る。たとえば１分＊　５ｉｆｔ　＠域４に接触するｎ−
領域５の０．３〜１−一程度の厚さの領域だけ、たとえ
ばｌ　ｗ　ＩＯＸ　１Ｇ”　ｃｍ−’程度にｎ形の不純
物濃度を高くするのである。この構造は比較的容易に形
成できる。基板１−ヒに略々ｌルー程度熱酸化膜を形成
した後、そのヒにＣＶＤ法で１１！積する５ｉ０２膜を
まず所要の厚さだけ、所定の礒のＰを含んだＳ　ｉＯ，
膜にしておく。さらにその上にＳｉｎ、をＣＶＤ法で堆
積するということで分離領域４を作っておく、その後の
高温プロセスで分離領域４中にサンドイッチ状に存在す
る燐を含んだ５ｉ０２膜から、燐が高抵抗ｎ−領域５中
に拡散して、界面がもっとも不純物濃度が高いという良
好な不純物分相を作る。

すなわち、第１７図のような構造に構成するわけである
０分離領域４中、３層構造に構成されていて、３０８は
８酸化膜Ｓｉｎ、、３０９は燐を含んだＣＶＤ法ＳｉＯ
！　膜２３０１はＣＶＤ法ＳｉＯ。

膜である０分＠＠域４に隣接して、ｎ−領域Ｓ中との間
に、ｎ領域３０７が、燐を含んだＳｉＯｔ　膜３０９か
らの拡散で形成される。３０７はセル周辺全部に形成さ
れている。この構造にすると、ベース・コレクタ間容Ｆ
Ｉ　Ｃｂｅは大きくなるが、ベース争コレクタ間リーク
電流はｇｌ減する。

第１６図では、あらかじめ分離用絶縁領域４を作ってお
いて１選択エピタキシャル成長を行なう例について説明
したが、基板上に必要な高低抗ｎ−層のエピタキシャル
成長をしておいてから、分子ａ領域となるべき部分をリ
アクティブイオンエツチングによりメツシュ状に切り込
んで分離領域を形成する、Ｕグループ分離技術（Ａ、Ｈ
ａｌａｓａｋａｅｔ　ａｌ、　　”Ｕ−１ｒｏｏｖｅ　
１ｓｏｌａｔｉｏｎ　ｔｅｃｈｎｉｑｕｅ　ｆｏｒｈｉ
ｇｈ　５ｐｅｅｄ　ｂｉｐｏｌａｒ　ＶＬＳＩ”Ｓ″、
　Ｔｅｃｈ、　Ｄｉｇ、　ｏｆｒＥＤＭ、　ＰＪ２．１
９８２．参照）を使ッテ行つコトもできる。

本発明に係る光電変換装置は、絶縁物より構成される分
離領域に取り囲まれた領域に、その大部分の領域が半導
体ウェハ表面に隣接するベース領域が浮遊状態になされ
たバイポーラトランジスタを形成し、浮遊状態になされ
たベース領域の電位を薄い絶縁層を介して前記ベース領
域の一部に設けた電極により制御することによって、光
情報を光電変換する’＃置である。高不純物濃度領域よ
りなるエミッタ領域が、ベース領域の一部に設けられて
おり、このエミｙりは水平スキャンパルスにより動作す
るＭＯＳトランジスタに＋１ｉ続されている。前述した
、浮遊ベース領域の一部に薄い絶縁層を介して設けられ
た電極は１水平ラインに接続されている。ウェハ内部に
設けられるコレクタは、基板で構成されることもあるし
、目的によっては反対導’を型高抵抗基板に２各水平ラ
インごとに分離された高濃度不純物理込み領域で構成さ
れる場合もある。絶縁層を介して設けられた電極で、浮
遊ベース領域のリフレッシュを行なう時のパルス電圧に
対して、信号を読出す時の印加パルス電圧は実質的に大
きい、実斃に、２種類の電圧を持つパルス列を用いても
よいし、ダブルキャパシタ構造で説明したように、リフ
レッシュ用ＭＯＳキャパシタ電極の容量Ｃｏｗにくらべ
て読出し用ＭＯＳキャパシタ電極の容量Ｃｏｗを大きく
しておいてもよい、リフレッシュパルス印加により、逆
バイアス状態になされた浮遊ベース領域に光励起された
キャリアを蓄積して光信号に基ずいた信号を記憶させ、
該信号読出し時には、ベース・エニーフタ間が順方向に
深くバイアスされるように読出し用パルス電圧を印加し
て、高速度で信号を読出せるようにしたことが特徴であ
る。こうした特徴を備えていれば、本発明の光電変換装
置はいかなる構造で実現してもよく、前記の実施例に述
べられた構造に限定されないことはもちろんである。

たとえば、前記の実施例で説明した構造と導電型がまっ
たく反転した構造でも、もちろん同様である。ただし、
この時には印加電圧の極性を完全に反転する必要がある
。導電型がまったく反転した構造では、領域はｎ型にな
る。すなわち、ベースを構成する不純物はＡｓやＰにな
る。　ＡｓやＰを含む領域の表面を酸化すると、Ａｓや
ＰはＳｉ／　Ｓｉ０２界面のＳｉ側にパイルアップする
。すなわち、ベース内部に表面から内部に向う強いドリ
ア）Ｗ界が生じて、光励起されたホールはただちにベー
スからコレクタ側に抜け、ベースにはエレクトロンが効
率よ＜７１１１ｔされる。

・ベースがｐ型の場合には、通常使われる不純物はポロ
ンである。ポロンを含むｐ領域表面を熱酸化すると、ポ
ロンは酸化膜中に取り込まれるため、Ｓｉ／Ｓｉ　０２
界面近傍のＳｉ中におけるポロン濃度はやや内部のポロ
ン濃度より低くなる。この深さは、酸化膜厚にもよるが
、通常数１００人である。この界面近傍には、エレクト
ロンに対する逆ドリフト、ｔｔ界が生じ、この領域に光
励起されたエレクトロンは、表面に集められる傾向にあ
る。このままだと、この逆ドリフト電界を生じている領
域は不感領域になるが、表面に泊った一部にｎゝ領領域
、本発明の光電変換′！Ｊｅ置では存立しているため、
ｐ領域のＳｉ／５ｉ０２界面に東まったエレクトロンは
、このｎゝ領領域再結合される前に流れ込む、そのため
に、たとえポロンがＳｉ／ＳｉＯ，界面近傍で減少して
いて、逆ドリフト電界が生じるような領域が存在しても
、はとんど不感領域にはならない、むしろ、こうした領
域がＳｉ／Ｓｉｎ、界面に存在すると、蓄積されたホー
ルをＳｉ／５ｉ０２界面から引き離して内部に存在させ
るようにするために、ホールが界面で消滅する効果が無
くなり、９層のベースにおけるホール蓄積効果が良好と
なり、きわめて望ましい。

以上説明してきたように、本発明０光電変！ｇ！装置は
、浮遊状態になされた制御電極領域であるベース領域に
光により励起されたキャリアを蓄積するものである。す
なわち、Ｂａ５ｅ　　５ｔｏｒｅ　　ＩｍａｇｅＳｅｎ
ｓｏｒ　と呼ばれるべき装置であり、ＢＡＳＩＳと略称
する。

本発明の光電変換装置は、１個のトランジスタで１画素
を構成できるため高密度化がきわめて容易であり、同時
にその構造からブルーミング、スミアが少なく、かつ高
感度である。そのダイナミックレンジは広く取れ、内部
増幅機能を有するため配線容量によらず大きな信号電圧
を発生するため低雑音でかつ周辺回路が容易になるとい
う特徴を有している０例えば将来の高品質固体撮像装置
として、その工業的価値はきわめて高い。

なお１本発明に係る光電変換装置は以上述べた固体ｉｔ
装置の外に、たとえば１画像入力装置、ファクシミリ、
ワークスティジョン、デジタル複写機、ワープロ等の１
ｊ像入力装置、ＯＣＲ，バーコード読取り装置、カメラ
、ビデオカメラ、８ミリカメラ等のオートフォーカス用
の光電変換被写体検出装置等にも応用できる。

第８図（ｂ）に、過渡的リフレッシュ動作、蓄積動作、
読出し動作、そして過渡的リフレッシュ動作と巡回する
ときの、エミッタ、ベース、コレクタ各部における電位
レベルを表したものを示す。

各部位の電圧レベルは外部的に見た電位であり、内部の
ポテンシャルレベルとは一部一致していない所もある。

説明を簡単にするためにエミッタ・ベース間の拡散電位
は除いである。したがって、第８図（ｂ）でエミッタと
ベースが同一レベルで表される時には、実Ｓにｌｉミニ
ミッタベース間に で与えられる拡散電位が存在するわけである。

第８図（ｂ）において、状態■、■はリフレッシュ動作
を、状態■は蓄積動作を、状態の、■は読出し動作を、
状態■はエミッタを接地したときの動作状ｒ！Ｑをそれ
ぞれ示す、また電位レベルはＯボルトを境にして上側が
負、下側が正電位をそれぞれ示す、状態■になる前のベ
ース１を位はゼロボルトであったとし、またコレクタ電
位は状態■から−６）まで全てｉＥ電位にバイアスされ
ているものとする。

、上記の一連の動作を第８図（ａ）のタイミング図と共
に説明する。

第８図（ａ）の波形６７のごとく、時刻ｔ↓において、
端子３７に正電圧、すなわちリフレッシュ°電圧■曲が
印加されると、第８図（ｂ）の状態■に電位２００のご
とくベースには、すでに説明した様に、 なる分圧がかかる。この電位は時刻ＬＬからｔ。

の間に５次第にゼロ電位に向かって減少していき、時刻
ｔ、では、ｗＳｓ図（ｂ）の点線で示した電位２０１と
なる。この電位は前に説明した様に、１１！５ｆＩＩ的
なリフレッシュモードにおいて、ベースに残る電位Ｖ、
である１時ＡＮ　ｔ　２において、波形６７のごとく、
リフレッシュ電圧ＶＩＩＮがゼロ電圧にもどる瞬間に、
ベースには、 なる電圧が前と同様、容量分割により発生するので、ベ
ースは残っていた電圧Ｖにと新しく発生した電圧との加
算された電位となる。すなわち、状態■において示され
るベース電位２０２であり、これは、 で与えられる。

この様なエミッタに対して逆バイアス状態において光が
入射してくると、この光により発生したホールがベース
領域に＃積されるので、状態■のごとく、入射してくる
光の強さに応じて、ベース電位２０２はベース電位２０
３，２０３’２０３″のごとく次第に正電位に向って変
化する。この光により発生する電圧をＶｐとする。

次いで波形６９のごとく、水平ラインに垂直シフトレジ
スタより電圧、すなわち読出し電圧ＶＲが印加されると
、ベースには なる？ｌｉ圧が加算されるので、光がまったく照射され
ないときのベース電位２０４は となる。このときの電位２０４は前に説明したごとく、
エミッタに対して０．５〜ｏ、ｅ　ｖ程度順方向にバイ
アス状態になる様に、設定される。またベース電位２０
５１，２０５’、２０５″はそれぞれ で午えられる。

ベース電位が、この様に、エミッタに対して。

順方向バ、イアスされると、エミッタ側からエレクトロ
ンの注入がおこり５工ミツタ電位は次第に正電位方向に
動いていくことになる。光が照射されなかったときのベ
ース電位２０４に対するエミッタ電位２０６は、順方向
バイアスを０．５〜０．６ｖに設定した時続出しパルス
幅が１〜２＃Ｌｓ位のとき、約５０５０−１Ｏ０程度で
あり、この電圧を■１　とすると、エミッタ電位２０７
，２０７’２０７″は前の例の様に０．１μｓ以上のパ
ルス幅であれば直線性は十分確保されるので、それぞれ
Ｖｐ　＋Ｖ１　　、Ｖｐ　’＋ｖ、　、ｖｐ”＋　Ｖ、
となる。

ある一定の読出し時間の後、波形６９のごとく読出し電
圧ｖＩＩがゼロ電位になった時点で、ベースには なる電圧が加算されるので、状態■のごとくベース電位
は、読出しパルスが印加される前の状態。

すなわち逆バイアス状態になり、エミッタの電位変化は
停止する。すなわち、このときのベース電位２０８は ベース電位２０９，２０９’　、２０９″はそれぞれ、 で８えられる。これは読出しが始まる前の状態（」とま
ったく同じである。

この状態（笥において、エミッタ側の光情報信号が外部
へ読出されるわけである。この読出しが終った後、各ス
イッチングＭＯＳ）ランジメタ４８．４８’、４８″が
導通状態となり、エミッタが接地されて状態（Φのごと
く、エミッタはゼロ電位となる。これで、リフレッシュ
動作、蓄積動作、読出し動作と一巡し、次に状態■にも
どるわけであるが、この時、欣初にリフレッシュ動作に
入る前は、ベース′唯位がゼロ電位からスタートしたの
に対して、−巡してきた後は、ベース宅位が およびそれに、それぞれＶｐ、Ｖρ’、Ｖｐ”が加算さ
れた電位に変化していることになる。したがって、この
状態で、リフレッシュ電圧ＶＩＩＮが印加されたとして
もベース電位はそれぞれＶＫＶＫ　＋ＶＰ　、Ｖ（＋Ｖ
ｐ　’　、Ｖｇ　＋Ｖｐ″ニナルだけであり、これでは
、ベースに、十分な順方向バイアスがかからず、光の強
くあたった所は順方向バイアス量が大きいので光情報は
消えるものの、光の弱い部分の情報は消えずに残るとい
うことが生ずることは第６図に示したリフレッシュ動作
の計算例から見てもあきらかである・この様な現象は過
渡的リフレッシュモード独特のものであり、完全リフレ
ッシュモードでは、ベース電位が必ずゼロ電位になるま
で長いリフレッシュ時間をとるために、この様な問題は
生じない。

ｌｖｌ速リフリフレーュが可能な過渡的リフレッシュモ
ードを使い、かつこの様な不都合の生じない方法につい
て以下に述べる。

これを解決する一つの方法は、状態■においてベース電
位２１０が負電位方向、すなわちエミッタに対して逆バ
イアス方向になりすぎているからであり、次の状態■に
おいて、リフレッシュパルスが印加される前に伺らかの
方法で、このベース電位２１０をゼロ電位、又は、わず
か正電位にもってくれば良いことになる。

第Ｌ８Ｑ（ａ）に、それを達成するための光センサセル
の断面図を、（ｂ）にそれの等価回路図を、（Ｃ）に内
部ポテンシャル図を、それぞれ示す。

第１８図（ａ）は、第１図に示したセンサセルとは埋込
ｐ′″領域２２０のあることだけが異なっている。第１
８図（ｂ）の等価回路は、センサセルのベース領域６を
コレクタ、埋込ｐ＋領域２２０をエミｉり、ベース領域
６とコレクタ領域ｌの中間の高抵抗ｎ−領域５の一部を
ベースとしたｐｎｐトランジスタ２２１が付加されてい
る。ｐｎｐ　トランジスタのベース領域は、センサセル
のコレクタ領域ｌとはルースカップリングされているわ
けであり、等価回路では点線で示している。また、この
埋込ｐゝ領域２２０は結晶内部で配線２２２のごとく結
線されており、センサエリア外から電圧を印加できる構
造となっている。

第１８図（ｂ）から明らかなように、ｐ“埋込領域２２
０は、２２２に示されるように水平ライン方向に一つの
ラインを形成するわけであるから実際には、第１８図（
ａ）では左右に連続してつながったｐゝ徨込　　領域と
して示すべきものである。ｉｔｓ図（ａ）ではわかり易
くするために模犬的に一部にｐ”ｌ域を示している。

内部のエレクトロンに対するポテンシャルは第１８　　
図（ｃ）に示すごとくであり、埋込ｐゝ領域２２０を含
まない垂直断面でのポテンシャル分布は第８回ｔｂ）に
示したものと何ら変わらないが、埋込ｐ４領域２２０を
含む、垂直断面でのポテンシャル分布は点線２２３で示
す様なポテンシャル分布を有している。但し、この図で
は埋込ｐ４″領域２２０がわずか正電位にバイアスされ
たときのポテンシャル分布をしている。この状態で、埋
込ｐ′″領域２２０をさらに、正電位方向にバイアスす
ると、間に存在するｎ−領域が完全にバンチスルー状態
になり、ｐ＋領領域りホールがセンサセルのベース領域
６に向かって流れこむことになり、このホールによりベ
ース領域６は正電位方向に電位が動いてくる。

ｎ−領域をバンチスルー状態にして、ｐ″″領域２２０
からホールをｐべ・−ス領域に流し込むには、ｎ−領域
の蒲さｄ２不純物密度Ｎ、Ｐ“領域２２０に加える電圧
をＶｐｏとすると のように設計する。Ｖ’ｂｉはｐ＋　ｎ−接合の拡散電
位である。

したがって、第８図（ｂ）の状態■において、埋込ｐゝ
領域２２０を配線２２２を通して正電圧を印加して、ｐ
ベース領域にホールを注入することにより、ベース電位
２１０を先に説明したごとく、ゼロ電位又はわずか正電
位にもってくることにより過渡的リフレッシュモードに
おける不都合な現象を解決することが可能である。この
とき埋込ｐ０領域２２０に印加する電圧は、センサセル
コレクタｌに印加している電圧よりもわずかに小さい電
圧、すなわち埋込ｐ０領域２２０とコレクタのｎ領域１
が順方向バイアスとならない様な状態で、十分ベース領
域６に、ホールを流しこむことが可能である。

ｐ“領域を形成する不純物（通常ポロン）は。

−・一般に拡散定数が大きく、高抵抗ｎ−領域５をエピ
タキシャル技南を用いて形成する時にオートドーピング
および拡散の問題が発生するが、エピタキシャル技術の
低温化により、埋込ｐ′″領域からのオートドーピング
および拡散を極力押える様な工夫がなされる。

以上の一実施例は、すでに説明した、基本光センサセル
に対して埋込ｐ＋領領域拡散もしくはイオん注入により
付加することだけが異なり、後の部分の作威力法はまっ
たく同じで良い、第１９図に、もう一つの実施例を説明
するための光センサセル断面図を示す、第１９図に示し
た断面図では１第１８図（ａ）に示した埋込ｐ“領域２
２０の代りに、ベース領域６を作るとき、同時に表面側
にｐ領域２２４を作る構造となっている。このＰ領域２
２４をエミッタとし、低不純物ｎ−領域５をベース、光
センサセルのベース６をコレクタとするｐｎｐ）ランジ
スタを構成している。これは前の第１８図で示したもの
が、縦構造のｐｎｐ　トランジスタを形成していたのに
対して、横構造のｐｎｐ）ランジスタを形成しているわ
けである。

したがって２　この第１９図の実施例では、このｐ領域
２２４に電圧を供給するのは、表面側の配線２２５を介
して行なわれる。

この第１９図に示した実施例の等価回路は、ｐｎｐ）ラ
ンジスタが縦構造、横構造のちがいはあるものの、第１
８図（ｂ）に示した等価回路とまった〈同じであり１　
また、それの動作もすでに説明したものとまったく同じ
である。

第１９図に示した断面図では、ｐ“領域２２４、これの
配線２２５がＭＯＳキャパシタ電極９、エミッタ領域７
および配＆Ｉ８と、説明の都合ヒ全て同−断面内に書い
ているが、ＩＷｌ−の光センサセルの中の他の部分に配
置することも可能であり、これは、光入射する窓の形状
、配線等の設計要因から決定されることになる。

【図面の簡単な説明】

′；′ｉＳ１図から第６図までは１本発明の一実施例に
係る光センサセルの主要構造及び基本動作を説明するた
めの図である。第１図（ａ）は平面図、（ｂ）は断面図
、（ｃ）は等価回路図であり、第２図は続出し動作時の
等価回路図、第３図は読出し時間と読出し電圧との関係
を示すグラフ、第４図（ａ）は蓄ｕｉ電圧と読出し時間
との関係を、第４図（ｂ）はバイアス電にと読出し時間
との関係をそれぞれ示すグラフ、第５図はリフレッシュ
動作時の等価回路図、第６　図（ａ）〜（Ｃ）はリフレ
ッシュ時間とベース電位との関係を示すグラフである。 第７図から第１０図までは、第１図に示す光センサセル
により構成した光電変換装置の説明図であり、第７図は
回路図、第８図（ａ）はパルスタイミング図、第８図（
ｂ）は各動作時の電位分布を示すグラフである。第９図
は出力信号に関係する等価回路［閾、第１０図は導通し
た瞬間からの出力電圧を時間との関係で示すグラフであ
る。第１１　、１．２及び１３図は他の光電変換装置を
示す回路図である、第１４図は光センサセルの変形例の
主要構造を説明するための平面図である。第１５図は、
第１４図に示す光センサセルにより！＋１成した光′屯
変換装置の回路構成図である。第１６図及び１７図は本
発明の光電変換装置の一製造方法例を示すための断面図
である。第１８図は本発明の実施例に係る光センサセル
を示し、（ａ）は断面図、（ｂ）はその等価回路図、（
Ｃ）はポテンシャル分布図である。第１９図は光センサ
セルの他の変形例の主要構造を示す断面図である。 １・・・シリコン基板、２・・・ＰＳＧ膜、３・・・絶
縁酸化膜、４・・・素子分離領域、５・・・ｎ−領域（
コレクタ領域）、６・・・Ｐ領域（ベース領域）、７．
７″・・・ｎゝ領領域エミッタ領域）、８・・・配線、
９・・・電極、ｌＯ・・・配線、ｉｌ・・・ｎ＋中領域
１２・・・電極、１３・・・コンデンサ、ｉ４・・・バ
イポーラトランジスタ、１５．１７・・・接合容量、１
６．１８・・・ダイオード、１９．１９’・・・コンタ
クト部、２０・・・光、２８・・・垂直ライン、３０・
・・光センサセル、３１・・・水平ライン、３２・・・
垂直シフトレジスタ、第１図 ３３．３５・＝ＭＯ３トラフ”ス９．３６　、３７　・
・・端子、３８・・・垂直ライン、３９・・・水平シフ
トレジスタ、４０・・・ＭＯＳトランジスタ、４１・・
・出力ライン２４２・・・ＭＯＳトランジスタ５４３・
・・端子、４４・・・トランジスタ、４４．４５・・・
負荷抵抗４６・・・端子、４７・・・端子、４８・・・
ＭＯＳ）ランジスタ、４９・・・端子、６１，６２．６
３・・・区間、６４・・・コレクタ電位、６７・・・波
形、８０．８１・・・容１．８２．８３・・・抵抗、８
４・・・電流源、ＬＯｏ、　　１０１，１０２・・・水
平シフトレジスタ、１１１，１１２・・・出力ライン、
１３８・・・垂１区ライン、１４０・・・ＭＯＳタラン
ジスタ、１４８・・・ＭＯＳ）ランジスタ、１５０．１
５０′・・・ＭＯＳコンデンサ、１５２，１５２’・・
・光センサセル。 ２０２．２０３，２０５・・・ベース電位、２２０・・
・埋込ｐ＋中領域２２２，２２５・・・配線、２５１・
・・Ｐ中領域、２５２ｎ＋領域、２５３−・・配線、３
００・・・アモルファスシリコン、３０２・・・窒化膜
、３０３・・・Ｐ　Ｓ　Ｇ　膜、３０４・・・ポリシリ
コン。 ３０５・・・ＰＳＧ膜、３０６・・・層間絶縁膜。

Claims (1)

【特許請求の範囲】
1. １同導電型領域よりなる２個の主電極領域と該主電極領
   域と反対導電型の制御電極領域よりなる半導体トランジ
   スタの該制御電極領域を浮遊状態にし、該浮遊状態にし
   た制御電極領域の電位を、キャパシタを介して制御する
   ことにより、該浮遊状態にした制御電極領域に、光によ
   り発生したキャリアを蓄積する蓄積動作、蓄積動作によ
   り該制御電極領域に発生した蓄積電圧を読出す読出し動
   作、該制御電極領域に蓄積されたキャリアを消滅させる
   リフレッシュ動作をそれぞれさせる構造の光電変換装置
   において、該浮遊状態になされた制御電極領域と同導電
   型の高不純物領域を設け、浮遊状態になされた制御電極
   領域とトランジスタ構造をなしたことを特徴とする光電
   変換装置。