JPH0449292B2 - - Google Patents
Info
- Publication number
- JPH0449292B2 JPH0449292B2 JP57224734A JP22473482A JPH0449292B2 JP H0449292 B2 JPH0449292 B2 JP H0449292B2 JP 57224734 A JP57224734 A JP 57224734A JP 22473482 A JP22473482 A JP 22473482A JP H0449292 B2 JPH0449292 B2 JP H0449292B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- frequency divider
- division ratio
- divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
- H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Circuits Of Receivers In General (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、例えば広帯域に亘る受信が可能なラ
ジオ受信機の局部発振回路に適用して好適な可変
周波数発振回路に関する。
ジオ受信機の局部発振回路に適用して好適な可変
周波数発振回路に関する。
背景技術とその問題点
例えばラジオ受信機において、広帯域に亘つて
安定した受信を可能にするためには、局部発振回
路として、広帯域に亘つて微少ステツプでその発
振周波数を安定に可変することができるものが必
要である。
安定した受信を可能にするためには、局部発振回
路として、広帯域に亘つて微少ステツプでその発
振周波数を安定に可変することができるものが必
要である。
発明の目的
本発明は斯る点に鑑みてなされたもので、広帯
域に亘つて微少ステツプでその周波数を安定に可
変することができる可変周波数発振回路を提案せ
んとするものである。
域に亘つて微少ステツプでその周波数を安定に可
変することができる可変周波数発振回路を提案せ
んとするものである。
発明の概要
本発明は上記目的を達成するため、第１の基準
信号が第１の分周器を有する第１のPLL回路に
供給され、第１の分周器の分周比倍に逓倍された
周波数信号のこの第１のPLL回路の出力が第２
の分周器を介して第２の基準信号に関連する信号
と混合され、この混合された信号が第３の分周器
を介して第４の分周器を有する第２のPLL回路
に供給され、第２の分周器の分周比倍に逓倍され
たこの第２のPLL回路より周波数信号が出力さ
れ、第２及び第４の分周器の分周比は等しくさ
れ、上記第３の分周器の分周比はそれと第１の基
準信号に対応する信号との積が最少可変ステツプ
となるように選ばれ、上記第１、第２及び第４の
分周器の分周比が制御されることで、周波数信号
の周波数が可変されるようにしたものである。
信号が第１の分周器を有する第１のPLL回路に
供給され、第１の分周器の分周比倍に逓倍された
周波数信号のこの第１のPLL回路の出力が第２
の分周器を介して第２の基準信号に関連する信号
と混合され、この混合された信号が第３の分周器
を介して第４の分周器を有する第２のPLL回路
に供給され、第２の分周器の分周比倍に逓倍され
たこの第２のPLL回路より周波数信号が出力さ
れ、第２及び第４の分周器の分周比は等しくさ
れ、上記第３の分周器の分周比はそれと第１の基
準信号に対応する信号との積が最少可変ステツプ
となるように選ばれ、上記第１、第２及び第４の
分周器の分周比が制御されることで、周波数信号
の周波数が可変されるようにしたものである。
本発明はこのように構成され、広帯域に亘つて
微少ステツプでその周波数が安定に可変される周
波数信号を得ることができる。
微少ステツプでその周波数が安定に可変される周
波数信号を得ることができる。
実施例
以下、第１図を参照しながら本発明の一実施例
について説明しよう。
について説明しよう。
第１図において、端子１には、基準信号発振器
（図示せず）より周波数f1を有する基準信号S1が
供給される。この基準信号S1はPLL回路（フエ
ーズロツクドループ回路）２を構成する位相比較
器２ａに供給される。この位相比較器２ａからの
比較誤差信号は電圧制御型可変周波数発振器２ｂ
に制御電圧として供給される。そして、この発振
器２ｂからの発振信号は可変分周器２ｃにて分周
された後位相比較器２ａに供給される。この可変
分周器２ｃの分周比を１／N2とすると、発振器
２ｂからは、周波数N2×1の信号が得られる。
（図示せず）より周波数f1を有する基準信号S1が
供給される。この基準信号S1はPLL回路（フエ
ーズロツクドループ回路）２を構成する位相比較
器２ａに供給される。この位相比較器２ａからの
比較誤差信号は電圧制御型可変周波数発振器２ｂ
に制御電圧として供給される。そして、この発振
器２ｂからの発振信号は可変分周器２ｃにて分周
された後位相比較器２ａに供給される。この可変
分周器２ｃの分周比を１／N2とすると、発振器
２ｂからは、周波数N2×1の信号が得られる。
この発振器２ｂからの信号は可変分周器３に供
給されて分周される。この可変分周器３の分周比
を１／N1２とするとこの可変分周器３からは周
波数N2×1×１／N1の信号が得られる。
給されて分周される。この可変分周器３の分周比
を１／N1２とするとこの可変分周器３からは周
波数N2×1×１／N1の信号が得られる。
この可変分周器３からの信号はミキサ回路を構
成する掛算器４に供給される。また、端子５には
基準信号発振器（図示せず）により周波数2を有
する基準信号S2が供給され、これが掛算器４に供
給される。この掛算器４においては、可変分周器
３からの信号と基準信号S2とが掛算され、この掛
算器４からは周波数2＋N2×1×１／N1の信号が得 られる。
成する掛算器４に供給される。また、端子５には
基準信号発振器（図示せず）により周波数2を有
する基準信号S2が供給され、これが掛算器４に供
給される。この掛算器４においては、可変分周器
３からの信号と基準信号S2とが掛算され、この掛
算器４からは周波数2＋N2×1×１／N1の信号が得 られる。
この掛算器４からの信号は１／N3の分周比を
有する分周器６に供給され、この分周器６より周
波数（2＋N2×1×１／N1） １／N3）の信号が得られる。
有する分周器６に供給され、この分周器６より周
波数（2＋N2×1×１／N1） １／N3）の信号が得られる。
この分周器６の分周比１／N3は、これと基準
信号S1の周波数1との積、即ち１／N3×f1が必要と する最小ステツプとなるように選ばれる。
信号S1の周波数1との積、即ち１／N3×f1が必要と する最小ステツプとなるように選ばれる。
この分周器６からの信号はPLL回路７を構成
する位相比較器７ａに供給される。この位相比較
器７ａからの比較誤差信号は電圧制御型可変周波
数発振器７ｂに制御電圧として供給される。この
発振器７ｂからの信号は可変分周器７ｃにて分周
された後位相比較器７ａに供給される。この可変
分周器７ｃの分周比は上述した可変分周器３の分
周比と等しく可変制御される。上述したように可
変分周器３の分周比を１／N1とすると、この可
変分周器７ｃの分周比も１／N1とされる。従つ
て、発振器７ｂからは、周波数（2＋N2×1×
１／N1）１／N3×N1の信号が得られ、これが周波数信 号Sputとして出力端子８に供給される。
する位相比較器７ａに供給される。この位相比較
器７ａからの比較誤差信号は電圧制御型可変周波
数発振器７ｂに制御電圧として供給される。この
発振器７ｂからの信号は可変分周器７ｃにて分周
された後位相比較器７ａに供給される。この可変
分周器７ｃの分周比は上述した可変分周器３の分
周比と等しく可変制御される。上述したように可
変分周器３の分周比を１／N1とすると、この可
変分周器７ｃの分周比も１／N1とされる。従つ
て、発振器７ｂからは、周波数（2＋N2×1×
１／N1）１／N3×N1の信号が得られ、これが周波数信 号Sputとして出力端子８に供給される。
本例はこのように構成され、上述したように出
力端子８には周波数putが put＝（2＋N2×1×１／N1） １／N3×N1 ……(1) と表わせる周波数信号Sputが得られる。
力端子８には周波数putが put＝（2＋N2×1×１／N1） １／N3×N1 ……(1) と表わせる周波数信号Sputが得られる。
ここで、例えば基準信号S1の周波数1が5kHz、
基準信号S2の周波数2が50MHz、そして分周器６
の分周比１／N3が１／50とされれば、(1)式は、 put＝（50MHz＋N2×5kHz×１／N1） ×１／50×N1 ＝1MHz×N1＋100Hz×N2 ……(2) と表わせる。この場合、周波数putは、可変分周
器２ｃの分周比１／N2が制御されることで、100
Hz（5kHz×１／50）の微少可変ステツプで可変させ られ、また可変分周器３及び７ｃの分周比１／
N1が制御されることで1MHzのステツプで大きく
可変させられる。
基準信号S2の周波数2が50MHz、そして分周器６
の分周比１／N3が１／50とされれば、(1)式は、 put＝（50MHz＋N2×5kHz×１／N1） ×１／50×N1 ＝1MHz×N1＋100Hz×N2 ……(2) と表わせる。この場合、周波数putは、可変分周
器２ｃの分周比１／N2が制御されることで、100
Hz（5kHz×１／50）の微少可変ステツプで可変させ られ、また可変分周器３及び７ｃの分周比１／
N1が制御されることで1MHzのステツプで大きく
可変させられる。
このように本例によれば、出力端子８には、広
帯域に亘つて微少ステツプ、例えば100Hzでその
周波数putが安定に可変される周波数信号Sputを
得ることができる。
帯域に亘つて微少ステツプ、例えば100Hzでその
周波数putが安定に可変される周波数信号Sputを
得ることができる。
次に、第２図は本発明の他の実施例を示すもの
である。この第２図において第１図と対応する部
分には同一符号を付し、その詳細説明は省略す
る。
である。この第２図において第１図と対応する部
分には同一符号を付し、その詳細説明は省略す
る。
この第２図において、可変分周器３からの信号
はミキサ回路を構成するPLL回路９の位相比較
器９ａに供給される。この位相比較器９ａからの
比較誤差信号は電圧制御型可変周波数発振器９ｂ
に制御電圧として供給される。そして、この発振
器９ｂからの発振信号は掛算器９ｃに供給され
る。またこの掛算器９ｃには端子５より基準信号
S2が供給される。この掛算器９ｃからの信号は
１／N4の分周比を有する分周器９ｄで分周され
た後位相比較器９ａに供給される。従つて、発振
器９ｂからは周波数2−1×N4×N2×１／N1の信 号が得られる。この発振器９ｂからの信号は１／
N3′の分周比を有する分周器１０に供給され、こ
の分周器１０より周波数（2−1×N4×N2×
１／N1）１／N3′の信号が得られる。
はミキサ回路を構成するPLL回路９の位相比較
器９ａに供給される。この位相比較器９ａからの
比較誤差信号は電圧制御型可変周波数発振器９ｂ
に制御電圧として供給される。そして、この発振
器９ｂからの発振信号は掛算器９ｃに供給され
る。またこの掛算器９ｃには端子５より基準信号
S2が供給される。この掛算器９ｃからの信号は
１／N4の分周比を有する分周器９ｄで分周され
た後位相比較器９ａに供給される。従つて、発振
器９ｂからは周波数2−1×N4×N2×１／N1の信 号が得られる。この発振器９ｂからの信号は１／
N3′の分周比を有する分周器１０に供給され、こ
の分周器１０より周波数（2−1×N4×N2×
１／N1）１／N3′の信号が得られる。
この分周器１０の分周比１／N3′は、これと基
準信号S1の周波数1と、分周器９ｄの分周比１／
N4の逆数との積、即ち１／N3′×1×N4が必要とす る最小ステツプとなるように選ばれる。
準信号S1の周波数1と、分周器９ｄの分周比１／
N4の逆数との積、即ち１／N3′×1×N4が必要とす る最小ステツプとなるように選ばれる。
この分周器１０からの信号はPLL回路７を構
成する位相比較器７ａに供給される。従つて、発
振器７ｂからは、周波数（2−1×N4×N2×
１／N1）１／N3′×N1の信号が得られ、これが出力端 子８に供給される。
成する位相比較器７ａに供給される。従つて、発
振器７ｂからは、周波数（2−1×N4×N2×
１／N1）１／N3′×N1の信号が得られ、これが出力端 子８に供給される。
第２図例はこのように構成され、出力端子８に
は周波数putが、 put＝（2−1×N4×N2 ×１／N1）１／N3′×N1 ……(3) と表わせる周波数信号Sputが得られる。
は周波数putが、 put＝（2−1×N4×N2 ×１／N1）１／N3′×N1 ……(3) と表わせる周波数信号Sputが得られる。
ここで、例えば周波数putを55MHz〜300MHz程
度に可変させる場合には、基準信号S1の周波数1
が5kHz、基準信号S2の周波数2が56.3MHz、分周
器９ｄの分周比１／N4が１／４、そして分周器
１０の分周比１／N3′が１／200とされる。この
場合、上述(3)式は、 put＝56.3MHz−5kHz×４×N2×１／N1） ×１／200×N1 ＝281.5kHz×N1−100Hz×N2 ……(4) と表わせる。この周波数putは、可変分周器２ｃ
の分周比１／N2が制御されることで、100Hz（5k
Hz×４×１／200）の微少可変ステツプで可変させら れ、また可変分周器３及び７ｃの分周比１／N1
が制御されることで、281.5kHzのステツプで大き
く可変させられる。
度に可変させる場合には、基準信号S1の周波数1
が5kHz、基準信号S2の周波数2が56.3MHz、分周
器９ｄの分周比１／N4が１／４、そして分周器
１０の分周比１／N3′が１／200とされる。この
場合、上述(3)式は、 put＝56.3MHz−5kHz×４×N2×１／N1） ×１／200×N1 ＝281.5kHz×N1−100Hz×N2 ……(4) と表わせる。この周波数putは、可変分周器２ｃ
の分周比１／N2が制御されることで、100Hz（5k
Hz×４×１／200）の微少可変ステツプで可変させら れ、また可変分周器３及び７ｃの分周比１／N1
が制御されることで、281.5kHzのステツプで大き
く可変させられる。
このように第２図例においても、第１図例同様
の作用効果を得ることができる。
の作用効果を得ることができる。
発明の効果
以上述べた実施例からも明らかなように本発明
によれば、広帯域に亘つて微少ステツプでその周
波数が安定に可変される周波数信号を得ることが
できる。従つて、広帯域に亘る受信が可能なラジ
オ受信機の局部発振回路に適用して好適なものと
なる。
によれば、広帯域に亘つて微少ステツプでその周
波数が安定に可変される周波数信号を得ることが
できる。従つて、広帯域に亘る受信が可能なラジ
オ受信機の局部発振回路に適用して好適なものと
なる。
第１図は本発明の一実施例を示す構成図、第２
図は本発明の他の実施例を示す構成図である。 ２及び７は夫々PLL回路、２ｃ，３及び７ｃ
は夫々可変分周器、６は分周器、８は出力端子で
ある。
図は本発明の他の実施例を示す構成図である。 ２及び７は夫々PLL回路、２ｃ，３及び７ｃ
は夫々可変分周器、６は分周器、８は出力端子で
ある。
Claims (1)
- １ 第１の基準信号が第１の分周器を有する第１
のPLL回路に供給され、上記第１の分周器の分
周比倍に逓倍された周波数信号の該第１のPLL
回路の出力が第２の分周器を介して第２の基準信
号に関連する信号と混合され、この混合された信
号が第３の分周器を介して第４の分周器を有する
第２のPLL回路に供給され、上記第２の分周器
の分周比倍に逓倍された該第２のPLL回路より
周波数信号が出力され、上記第２及び第４の分周
器の分周比は等しくされ、上記第３の分周器の分
周比はそれと上記第１の基準信号に対応する信号
との積が最小可変ステツプとなるように選ばれ、
上記第１、第２及び第４の分周器の分周比が制御
されることで、上記周波数信号の周波数が可変さ
れることを特徴とする可変周波数発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57224734A JPS59114927A (ja) | 1982-12-21 | 1982-12-21 | 可変周波数発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57224734A JPS59114927A (ja) | 1982-12-21 | 1982-12-21 | 可変周波数発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59114927A JPS59114927A (ja) | 1984-07-03 |
| JPH0449292B2 true JPH0449292B2 (ja) | 1992-08-11 |
Family
ID=16818400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57224734A Granted JPS59114927A (ja) | 1982-12-21 | 1982-12-21 | 可変周波数発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59114927A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02213225A (ja) * | 1989-02-13 | 1990-08-24 | Nec Corp | 可変周波数合成回路 |
| JPH0349320A (ja) * | 1989-07-17 | 1991-03-04 | Nec Corp | 周波数シンセサイザ |
-
1982
- 1982-12-21 JP JP57224734A patent/JPS59114927A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59114927A (ja) | 1984-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5152005A (en) | High resolution frequency synthesis | |
| JPS6256689B2 (ja) | ||
| JPH0449292B2 (ja) | ||
| JPS6221418B2 (ja) | ||
| GB2098419A (en) | Electrical frequency adjusting arrangements | |
| JPS5931043Y2 (ja) | 分周回路 | |
| JPS5852374B2 (ja) | 周波数シンセサイザ受信機 | |
| JPS5921530Y2 (ja) | 可変分周器制御回路 | |
| JP2947203B2 (ja) | 周波数シンセサイザ | |
| JPS6131647B2 (ja) | ||
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JP2834740B2 (ja) | 周波数シンセサイザ | |
| JP3248453B2 (ja) | 発振装置 | |
| JPH0115177B2 (ja) | ||
| JPS6338329A (ja) | マイクロ波シンセサイザ | |
| JPH03171822A (ja) | 周波数シンセサイザ | |
| JP2002164784A (ja) | 周波数発生回路 | |
| JPH055207B2 (ja) | ||
| JPH03148916A (ja) | 周波数シンセサイザ装置 | |
| JPH0998084A (ja) | 位相同期発振回路 | |
| JPH0362619A (ja) | 周波数シンセサイザ | |
| JPS6157125A (ja) | 位相同期原子発振器 | |
| JPH0325097B2 (ja) | ||
| JPS6363136B2 (ja) | ||
| JPH0344694B2 (ja) |